JPH065493B2 - 定電流供給回路 - Google Patents
定電流供給回路Info
- Publication number
- JPH065493B2 JPH065493B2 JP61039535A JP3953586A JPH065493B2 JP H065493 B2 JPH065493 B2 JP H065493B2 JP 61039535 A JP61039535 A JP 61039535A JP 3953586 A JP3953586 A JP 3953586A JP H065493 B2 JPH065493 B2 JP H065493B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- emitter
- collector
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
- G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
- G05F3/227—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage producing a current or voltage as a predetermined function of the supply voltage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Nonlinear Science (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） この発明は、例えばモノリシックＩＣ（集積回路）のバ
イアス電流源等に使用して好適する定電流供給回路の改
良に関する。
イアス電流源等に使用して好適する定電流供給回路の改
良に関する。
（従来の技術） 周知のように、首記の如き定電流供給回路は、従来よ
り、第４図に示すように構成されている。この回路にお
いて、トランジスタＱ1とＱ2とのエミッタ面積比を１：
Ｎとし、トランジスタＱ1，Ｑ2のベース−エミッタ間電
位ＶBE1，ＶBE2の差電圧つまり抵抗Ｒ1の両端間電圧を
ΔＶBEとし、電流源１１から発生される入力電流をＩ1
とすると、トランジスタＱ2のコレクタ電流つまり出力
電流Ｉ2は、 となる。ここで、ΔＶBEは、 （但し、ＶTは熱電圧でkT/qで表わされる。なお、ｋは
ボルツマン定数、Ｔは絶対温度、ｑは電子の電荷であ
る。） と表わされる。
り、第４図に示すように構成されている。この回路にお
いて、トランジスタＱ1とＱ2とのエミッタ面積比を１：
Ｎとし、トランジスタＱ1，Ｑ2のベース−エミッタ間電
位ＶBE1，ＶBE2の差電圧つまり抵抗Ｒ1の両端間電圧を
ΔＶBEとし、電流源１１から発生される入力電流をＩ1
とすると、トランジスタＱ2のコレクタ電流つまり出力
電流Ｉ2は、 となる。ここで、ΔＶBEは、 （但し、ＶTは熱電圧でkT/qで表わされる。なお、ｋは
ボルツマン定数、Ｔは絶対温度、ｑは電子の電荷であ
る。） と表わされる。
ここにおいて、入力電流Ｉ1に含まれるノイズ電流をｉ
N1とすると、出力電流Ｉ2に含まれるノイズ電流ｉ
N2は、 となり、トランジスタＱ1のエミッタ面積に対するトラ
ンジスタＱ2のエミッタ面積比Ｎを大きくとることによ
って、入力電流Ｉ1に含まれるノイズ電流ｉN1を低減さ
せて出力することができるものである。例えば、Ｉ1＝
Ｉ2とし、Ｎ＝１４８とすると、 となり、入力電流Ｉ1に含まれるノイズ電流ｉN1を1/6に
低減させることができるものである。
N1とすると、出力電流Ｉ2に含まれるノイズ電流ｉ
N2は、 となり、トランジスタＱ1のエミッタ面積に対するトラ
ンジスタＱ2のエミッタ面積比Ｎを大きくとることによ
って、入力電流Ｉ1に含まれるノイズ電流ｉN1を低減さ
せて出力することができるものである。例えば、Ｉ1＝
Ｉ2とし、Ｎ＝１４８とすると、 となり、入力電流Ｉ1に含まれるノイズ電流ｉN1を1/6に
低減させることができるものである。
ここで、第５図は、エミッタ面積比Ｎの大きさと、入力
電流Ｉ1に含まれるノイズ電流ｉN1が出力電流Ｉ2のノイ
ズ電流ｉN2として表わされる割合NRとの関係を示したも
ので、エミッタ面積比Ｎが大きくなる程、ノイズ電流の
低減効果が大きくなることがわかるものである。
電流Ｉ1に含まれるノイズ電流ｉN1が出力電流Ｉ2のノイ
ズ電流ｉN2として表わされる割合NRとの関係を示したも
ので、エミッタ面積比Ｎが大きくなる程、ノイズ電流の
低減効果が大きくなることがわかるものである。
しかしながら、上記のような従来の定電流供給回路で
は、入力電流Ｉ1に含まれるノイズ電流ｉN1を低減させ
るために、トランジスタＱ1，Ｑ2のエミッタ面積比Ｎを
大きく設定しなければならないため、素子が大形化し、
特にＩＣ化する場合チップサイズの増大を招くという問
題を有している。
は、入力電流Ｉ1に含まれるノイズ電流ｉN1を低減させ
るために、トランジスタＱ1，Ｑ2のエミッタ面積比Ｎを
大きく設定しなければならないため、素子が大形化し、
特にＩＣ化する場合チップサイズの増大を招くという問
題を有している。
（発明が解決しようとする問題点） 以上のように、従来の定電流供給回路では、ノイズ電流
の低減化を図るために、素子の大形化を招き、特にＩＣ
化に不向きになるという問題が生じる。
の低減化を図るために、素子の大形化を招き、特にＩＣ
化に不向きになるという問題が生じる。
そこで、この発明は上記事情を考慮してなされたもの
で、素子の大形化を招くことなくノイズ電流を低減させ
ることができ、特にＩＣ化に好適する極めて良好な定電
流供給回路を提供することを目的とする。
で、素子の大形化を招くことなくノイズ電流を低減させ
ることができ、特にＩＣ化に好適する極めて良好な定電
流供給回路を提供することを目的とする。
（問題点を解決するための手段） すなわち、この発明に係る定電流供給回路は、ベースに
入力電流が供給されエミッタが基準電位点に接続された
第１のトランジスタと、この第１のトランジスタと同極
性でベース及びコレクタが前記第１のトランジスタのベ
ースに接続されエミッタが前記第１のトランジスタのコ
レクタに接続された第２のトランジスタと、この第２の
トランジスタと同極性で第１及び第２のトランジスタの
コレクタ−エミッタ共通接続点にエミッタが接続されベ
ース及びコレクタに入力電流に比例した電流が供給され
る第３のトランジスタと、この第３のトランジスタと同
極性でベースが第３のトランジスタのベース−コレクタ
供給接続点に接続されエミッタが抵抗を介して基準電位
点に接続されコレクタから出力電流を得る第４のトラン
ジスタとを備えるようにしたものである。
入力電流が供給されエミッタが基準電位点に接続された
第１のトランジスタと、この第１のトランジスタと同極
性でベース及びコレクタが前記第１のトランジスタのベ
ースに接続されエミッタが前記第１のトランジスタのコ
レクタに接続された第２のトランジスタと、この第２の
トランジスタと同極性で第１及び第２のトランジスタの
コレクタ−エミッタ共通接続点にエミッタが接続されベ
ース及びコレクタに入力電流に比例した電流が供給され
る第３のトランジスタと、この第３のトランジスタと同
極性でベースが第３のトランジスタのベース−コレクタ
供給接続点に接続されエミッタが抵抗を介して基準電位
点に接続されコレクタから出力電流を得る第４のトラン
ジスタとを備えるようにしたものである。
（作用） そして、上記のような構成によれば、第１及び第２のト
ランジスタのエミッタ面積比と第３及び第４のトランジ
スタのエミッタ面積比との積に応じて、ノイズ電流の低
減化を図ることができるので、各トランジスタの大形化
を招くことなくノイズ電流を低減させることができ、特
にＩＣ化に好適するようになるものである。
ランジスタのエミッタ面積比と第３及び第４のトランジ
スタのエミッタ面積比との積に応じて、ノイズ電流の低
減化を図ることができるので、各トランジスタの大形化
を招くことなくノイズ電流を低減させることができ、特
にＩＣ化に好適するようになるものである。
（実施例） 以下、この発明の一実施例について図面を参照して詳細
に説明する。第１図において、１２は電源電圧Ｖccの印
加された電源端子である。この電源端子１２は、入力電
流Ｉ1を出力する電流源１３を介した後、NPN形のトラン
ジスタＱ11のベースに接続されるとともに、他のNPN形
のトランジスタＱ12のコレクタ及びベースにそれぞれ接
続されている。そして、このトランジスタＱ11のエミッ
タは接地され、コレクタはトランジスタＱ12のエミッタ
に接続されている。
に説明する。第１図において、１２は電源電圧Ｖccの印
加された電源端子である。この電源端子１２は、入力電
流Ｉ1を出力する電流源１３を介した後、NPN形のトラン
ジスタＱ11のベースに接続されるとともに、他のNPN形
のトランジスタＱ12のコレクタ及びベースにそれぞれ接
続されている。そして、このトランジスタＱ11のエミッ
タは接地され、コレクタはトランジスタＱ12のエミッタ
に接続されている。
また、上記電源端子１２は、上記電流源１３からの入力
電流Ｉ1に比例する電流Ｉ2を出力する電流源１４を介し
て、NPN形のトランジスタＱ13のベース及びコレクタに
接続されている。このトランジスタＱ13のエミッタは、
トランジスタＱ11のコレクタとトランジスタＱ12のエミ
ッタとの接続点に接続されている。
電流Ｉ1に比例する電流Ｉ2を出力する電流源１４を介し
て、NPN形のトランジスタＱ13のベース及びコレクタに
接続されている。このトランジスタＱ13のエミッタは、
トランジスタＱ11のコレクタとトランジスタＱ12のエミ
ッタとの接続点に接続されている。
そして、上記トランジスタＱ13のベース−コレクタ共通
接続点は、NPN形のトランジスタＱ14のベースに接続さ
れている。このトランジスタＱ14のエミッタは、抵抗Ｒ
11を介して接地され、コレクタは図示しない負荷回路に
接続されている。そして、このトランジスタＱ14のコレ
クタ電流が出力電流Ｉ3となっている。
接続点は、NPN形のトランジスタＱ14のベースに接続さ
れている。このトランジスタＱ14のエミッタは、抵抗Ｒ
11を介して接地され、コレクタは図示しない負荷回路に
接続されている。そして、このトランジスタＱ14のコレ
クタ電流が出力電流Ｉ3となっている。
ここで、各電流源１３，１４から発生される電流Ｉ1，
Ｉ2の関係を、 とし、トランジスタＱ11とＱ12とのエミッタ面積比を
１：Ｎ1，トランジスタＱ13とＱ14とのエミッタ面積比
を１：Ｎ2とし、抵抗Ｒ11の電圧降下をＶR11とすると、
出力電流Ｉ3は、 となる。ここで、ＶR11は、 と表わされる。
Ｉ2の関係を、 とし、トランジスタＱ11とＱ12とのエミッタ面積比を
１：Ｎ1，トランジスタＱ13とＱ14とのエミッタ面積比
を１：Ｎ2とし、抵抗Ｒ11の電圧降下をＶR11とすると、
出力電流Ｉ3は、 となる。ここで、ＶR11は、 と表わされる。
ここにおいて、入力電流Ｉ1，Ｉ2に含まれるノイズ電流
をそれぞれｉN1，ｉN2とすると、両ノイズ電流ｉN1，ｉ
N2の関係も、 となっている。そして、出力電流Ｉ3に含まれるノイズ
電流ｉN3は、 となる。
をそれぞれｉN1，ｉN2とすると、両ノイズ電流ｉN1，ｉ
N2の関係も、 となっている。そして、出力電流Ｉ3に含まれるノイズ
電流ｉN3は、 となる。
ここで、先に第４図で説明したのと同様に、入力電流に
含まれるノイズ電流を1/6に低減させる場合について考
えると、 とおけばよく、Ｉ2＝Ｉ3とすれば、Ｎ1＝５，Ｎ2＝５，
Ｍ＝５となる。
含まれるノイズ電流を1/6に低減させる場合について考
えると、 とおけばよく、Ｉ2＝Ｉ3とすれば、Ｎ1＝５，Ｎ2＝５，
Ｍ＝５となる。
したがって、上記実施例のような構成によれば、第４図
に示した従来回路では入力電流のノイズ電流を1/6に低
減させるために、トランジスタＱ2のエミッタ面積をト
ランジスタＱ1のエミッタ面積の１４８倍に設定しなけ
ればならないものであったが、同様のノイズ電流低減効
果を得るためにトランジスタＱ12，Ｑ14のエミッタ面積
をトランジスタＱ11，Ｑ13のエミッタ面積の５倍に設定
すればよいものであり、素子の大形化を招くことなくノ
イズ電流を低減させることができ、特にＩＣ化に好適す
るものである。
に示した従来回路では入力電流のノイズ電流を1/6に低
減させるために、トランジスタＱ2のエミッタ面積をト
ランジスタＱ1のエミッタ面積の１４８倍に設定しなけ
ればならないものであったが、同様のノイズ電流低減効
果を得るためにトランジスタＱ12，Ｑ14のエミッタ面積
をトランジスタＱ11，Ｑ13のエミッタ面積の５倍に設定
すればよいものであり、素子の大形化を招くことなくノ
イズ電流を低減させることができ、特にＩＣ化に好適す
るものである。
また、電源端子１２と接地端との間にトランジスタのベ
ース−エミッタ接合が１つしか介在されないので、電源
電圧Ｖccとしては約０．８〜０．９〔Ｖ〕程度の低い電
圧で動作させることができるものである。
ース−エミッタ接合が１つしか介在されないので、電源
電圧Ｖccとしては約０．８〜０．９〔Ｖ〕程度の低い電
圧で動作させることができるものである。
ここで、第２図及び第３図は、それぞれ上記実施例の変
形例を示すものである。まず、第２図に示すものは、前
記電流源１３，１４に代えて抵抗Ｒ12，Ｒ13を使用する
ようにしたものである。また、第３図に示すものは、ト
ランジスタＱ14と同極性で同じエミッタ面積比を有する
複数のトランジスタＱ15l〜Ｑ15nを、トランジスタＱ14
とベース共通接続し、複数の負荷回路に出力電流Ｉ3を
供給し得るようにしたものである。
形例を示すものである。まず、第２図に示すものは、前
記電流源１３，１４に代えて抵抗Ｒ12，Ｒ13を使用する
ようにしたものである。また、第３図に示すものは、ト
ランジスタＱ14と同極性で同じエミッタ面積比を有する
複数のトランジスタＱ15l〜Ｑ15nを、トランジスタＱ14
とベース共通接続し、複数の負荷回路に出力電流Ｉ3を
供給し得るようにしたものである。
なお、この発明は上記実施例に限定されるものではな
く、この外その要旨を逸脱しない範囲で種々変形して実
施することができる。
く、この外その要旨を逸脱しない範囲で種々変形して実
施することができる。
したがって、以上詳述したようにこの発明によれば、素
子の大形化を招くことなくノイズ電流を低減させること
ができ、特にＩＣ化に好適する極めて良好な定電流供給
回路を提供することができる。
子の大形化を招くことなくノイズ電流を低減させること
ができ、特にＩＣ化に好適する極めて良好な定電流供給
回路を提供することができる。
第１図はこの発明に係る定電流供給回路の一実施例を示
す回路構成図、第２図及び第３図はそれぞれ同実施例の
変形例を示す回路構成図、第４図及び第５図はそれぞれ
従来の定電流供給回路を示す回路構成図及びその特性を
示すための特性曲線図である。 １１…電流源、１２…電源端子、１３，１４…電流源。
す回路構成図、第２図及び第３図はそれぞれ同実施例の
変形例を示す回路構成図、第４図及び第５図はそれぞれ
従来の定電流供給回路を示す回路構成図及びその特性を
示すための特性曲線図である。 １１…電流源、１２…電源端子、１３，１４…電流源。
Claims (1)
- 【請求項１】ベースに入力電流が供給されエミッタが基
準電位点に接続された第１のトランジスタと、この第１
のトランジスタと同極性でベース及びコレクタが前記第
１のトランジスタのベースに接続されエミッタが前記第
１のトランジスタのコレクタに接続された第２のトラン
ジスタと、この第２のトランジスタと同極性で前記第１
及び第２のトランジスタのコレクタ−エミッタ共通接続
点にエミッタが接続されベース及びコレクタに前記入力
電流に比例した電流が供給される第３のトランジスタ
と、この第３のトランジスタと同極性でベースが前記第
３のトランジスタのベース−コレクタ共通接続点に接続
されエミッタが抵抗を介して前記基準電位点に接続され
コレクタから出力電流を得る第４のトランジスタとを具
備してなることを特徴とする定電流供給回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61039535A JPH065493B2 (ja) | 1986-02-25 | 1986-02-25 | 定電流供給回路 |
| US07/018,475 US4733161A (en) | 1986-02-25 | 1987-02-25 | Constant current source circuit |
| KR1019870001579A KR900004562B1 (ko) | 1986-02-25 | 1987-02-25 | 정전류 공급회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61039535A JPH065493B2 (ja) | 1986-02-25 | 1986-02-25 | 定電流供給回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62196714A JPS62196714A (ja) | 1987-08-31 |
| JPH065493B2 true JPH065493B2 (ja) | 1994-01-19 |
Family
ID=12555739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61039535A Expired - Lifetime JPH065493B2 (ja) | 1986-02-25 | 1986-02-25 | 定電流供給回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4733161A (ja) |
| JP (1) | JPH065493B2 (ja) |
| KR (1) | KR900004562B1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4837496A (en) * | 1988-03-28 | 1989-06-06 | Linear Technology Corporation | Low voltage current source/start-up circuit |
| JPH0727424B2 (ja) * | 1988-12-09 | 1995-03-29 | 富士通株式会社 | 定電流源回路 |
| FR2677781B1 (fr) * | 1991-06-14 | 1993-08-20 | Thomson Composants Militaires | Source de courant adaptee a des variations rapides de tension de sortie. |
| US5122686A (en) * | 1991-07-18 | 1992-06-16 | Advanced Micro Devices, Inc. | Power reduction design for ECL outputs that is independent of random termination voltage |
| DE4344447B4 (de) * | 1993-12-24 | 2009-04-02 | Atmel Germany Gmbh | Konstantstromquelle |
| US5512815A (en) * | 1994-05-09 | 1996-04-30 | National Semiconductor Corporation | Current mirror circuit with current-compensated, high impedance output |
| US6294902B1 (en) * | 2000-08-11 | 2001-09-25 | Analog Devices, Inc. | Bandgap reference having power supply ripple rejection |
| CN114489212A (zh) * | 2022-01-27 | 2022-05-13 | 成都利普芯微电子有限公司 | 一种恒流源校准电路、恒流源驱动电路、驱动芯片、电子设备 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3875430A (en) * | 1973-07-16 | 1975-04-01 | Intersil Inc | Current source biasing circuit |
| US4612496A (en) * | 1984-10-01 | 1986-09-16 | Motorola, Inc. | Linear voltage-to-current converter |
| JPS61187406A (ja) * | 1985-02-14 | 1986-08-21 | Toshiba Corp | 低電圧用カレントミラ−回路 |
-
1986
- 1986-02-25 JP JP61039535A patent/JPH065493B2/ja not_active Expired - Lifetime
-
1987
- 1987-02-25 KR KR1019870001579A patent/KR900004562B1/ko not_active IP Right Cessation
- 1987-02-25 US US07/018,475 patent/US4733161A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4733161A (en) | 1988-03-22 |
| KR900004562B1 (ko) | 1990-06-29 |
| JPS62196714A (ja) | 1987-08-31 |
| KR870008241A (ko) | 1987-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2749925B2 (ja) | Ｉｃ温度センサ | |
| JPH0656570B2 (ja) | カスコード接続電流源回路配置 | |
| JPH02121012A (ja) | 相補性ｍｏｓ技術による回路装置 | |
| JPH065493B2 (ja) | 定電流供給回路 | |
| JP3110502B2 (ja) | カレント・ミラー回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS5894019A (ja) | 基準電圧発生回路 | |
| JPS59108411A (ja) | 電流源回路 | |
| JPH0332094Y2 (ja) | ||
| JP2591817Y2 (ja) | 定電圧生成回路 | |
| JPH0828627B2 (ja) | 増幅回路 | |
| JP2609617B2 (ja) | 電流発生回路 | |
| JPS6233365Y2 (ja) | ||
| JP2710471B2 (ja) | 定電圧供給回路 | |
| JPH0477329B2 (ja) | ||
| JPH05127766A (ja) | バンドギヤツプ定電圧回路 | |
| JPH0332096Y2 (ja) | ||
| JP2630014B2 (ja) | トランジスタ耐圧補償回路 | |
| JPS6323573B2 (ja) | ||
| JP3437274B2 (ja) | 基準電圧回路 | |
| JPS62220010A (ja) | スイツチング電流発生回路 | |
| JPS61244107A (ja) | 負帰還増幅器 | |
| JPH06236219A (ja) | 定電流回路 | |
| JPS6256685B2 (ja) | ||
| JPH05291849A (ja) | バッファ回路 |