KR900004562B1

KR900004562B1 - 정전류 공급회로

Info

Publication number: KR900004562B1
Application number: KR1019870001579A
Authority: KR
Inventors: 히사오 쿠와하라
Original assignee: 가부시기가이샤 도시바; 와다리스기 이찌로오
Priority date: 1986-02-25
Filing date: 1987-02-25
Publication date: 1990-06-29
Also published as: JPS62196714A; US4733161A; KR870008241A; JPH065493B2

Abstract

내용 없음.

Description

정전류 공급회로

제1도는 본 발명에 정전류 공급회로의 한 실시예를 도시한 회로 구성도.

제2도 및 제3도는 각각 실시예의 변형예를 도시하는 회로 구성도.

제4도 및 제5도는 각각 종래의 정전류공급 회로를 도시하는 회로구성도 및 그 특성을 표시하기 위한 특성곡선도이다.

* 도면의 주요부분에 대한 부호의 설명

11 : 전류원 12 : 전원단자

13, 14 : 전류원

본 발명은 모놀리딕 IC(집적회로)의 바이어스전류원등에 사용할 수 있는 가장 적합한 공급회로에 관한 것이다.

주지하는 바와 같이, 상기한 바와같은 종래의 정전류공급회로는 제4도에 표시한 바와같이 구성되어 있다. 이 회로에 있어서, 제1트랜지스터(Q₁)와, 제2트랜지스터(Q₂)와의 에미터 면적비를 1 : N으로 하고, 트랜지스터(Q₁)(Q₂)의 베이스와 에미터간의 전위들(V_fE1, V_BE2)의 차전압 즉 저항(R₁) 양단간의 전압을 △V_BE로 하고, 전류원(11)으로부터 발생되는 입력 전류를(I₁)로 하면, 제2트랜지스터(Q₂)의 콜렉터 전류 즉, 출력 전류 (I₂)는,

이 된다. 여기서

V_BE는,

로 표현된다.

(단, V_T는 열전압으로 KT/q로 표현된다. 또, K는 볼츠만 정수, T는 절대온도, q는 전자의 전하이다.) 상기식에 있어서, 입력 전류(I₁)에 포함되는 노이즈 전류(교류 변동분)을 (i_N1)로 하면, 출력 전류(I₂)에 포함되는 노이즈 전류(i_n2)는,

이 되고, 제1트랜지스터(Q₁)의 에미터 면적에 대한 제2트랜지스터(Q₂)의 에미터 면적비(N)를 크게 취하므로서, 입력 전류(I₁)에 포함되는 노이즈 전류(i_n1)를 저감시켜서 출력할 수 있는 것이다. 예를 들면 I₁=I₂로 하고, N=148로 하면,

이 되고, 입력 전류(I₁)에 포함되는 노이즈 전류(I_N1)를 1/6로 저감시킬 수 있는 것이다.

여기서, 제5도는 에미터 면적비(N)의 크기와, 입력 전류(L₁)에 포함되는 노이즈 전류(i_N1)가 출력 전류(I₂)의 노이즈 전류(i_N2)로서 표현되는 비율(NR)과의 관계를 표시한 것으로, 에미터 면적비(N)가 크게 될수록, 노이즈 전류의 저감효과가 크게 되는 것을 알 수가 있다.

그러나, 상기와 같은 종래의 정전류 공급회로에서는, 출력 전류(I₂)에 포함되는 노이즈 전류(i_N2)를 저감 시키기 위해서는, 제1, 제2트랜지스터(Q₁)(Q₂)의 에미터 면적비(N)를 크게 설정하지 않으면 안되므로, 소자가 대형화하고, 특히 IC화할 경우 칩사이즈의 증대를 초래하는 문제점을 갖고 있다.

이상과 같이, 종래의 정전류 공급 회로에서는, 출력 전류에 나타나는 노이즈 전류 변동분의 저감화를 도모하기 위하여, 소자의 대형화를 초래하고, 특히 IC화에 맞지 않는 문제가 발생했었다.

그리하여, 본 발명은 상기 사정을 고려한 것으로 소자의 대형화를 초래하는 일 없이 노이즈 전류를 저감시킬 수 있고, 특히 IC화에 가장 적합한 극히 양호한 정전류 공급회로를 제공하는 것을 목적으로 한다.

즉, 본 발명은 제1의 입력 전류를 공급하는 제1전류원과, 이 제1전류원으로부터 공급되는 상기 제1입력 전류에 응답하여 소정의 전위를 발생하는 제1의 트랜지스터와, 회로의 출력 전류 레벨을 제어하는 저항 회로와, 상기 제1트랜지스터 및 상기 저항 사이에 접속되고 상기 소정 전위에 응답하여 상기 저항에 상기 출력 전류를 유입시키는 소정의 에미터 면적의 에미터를 갖는 제2트랜지스터를 구비하는 정전류 공급회로에 있어서, 상기 제1트랜지스터와 제2트랜지스터와의 사이에 상기 제2트랜지스터의 에미터 면적을 실질적으로 증대시키는 일없이, 회로의 출력 전류 변동을 감축시키는 변동 감축회로를 설치하도록 한 것이다.

그리고, 상기와 같은 구성에 의하면, 제1트랜지스터 및 제1변동 감출 트랜지스터의 에미터 면적비와, 제2변동 감축 트랜지스터 및 제2의 트랜지스터의 에미터 면적비와의 적에 응하여 노이즈 전류의 저감화를 도모할 수 있으므로, 각 트랜지스터의 대형화를 초래하는 일 없이 노이즈 전류를 저감시킬수 있고, 특히 IC화에 가장 적합하도록 되는 것이다.

이하, 본 발명의 한 실시예에 대하여 도면을 참조하면서 상세히 설명한다.

제1도에 있어서, (12)는 전원전압(Vcc)이 인가된 전원 단자이다. 이 전원단자(12)는, 제1의 입력 전류(I₁)를 출력하는 제1전류원(13)을 개재한 후, NPN형의 제1트랜지스터(Q₁₁)의 베이스에 접속되는 동시에, 다른 NPN형의 제1변동 감축 트랜지스터(Q₁₂)의 콜렉터 및 베이스에 각각 접속되어 있다. 그리고, 이 제1트랜지스터(Q₁₁)의 에미터는 접지되고, 콜렉터는 제1변동 감출 트랜지스터(Q₁₂)의 에미터에 접속되어 있다.

또, 상기 전원단자(12), 상기 제1전류원(13)으로부터의 제1입력 전류(I₁)에 비례하는 제2전류를 (I₂)를 출력하는 제2전류원(14)을 개재하여, NPN형의 제2변동 감축 트랜지스터(Q₁₃)의 베이스 및 콜렉터에 접속되어 있다. 이 제2변동 감축 트랜지스터(Q₁₃)의 에미터는, 제1트랜지스터(Q₁₁)의 콜렉터와 제1변동 감축 트랜지스터(Q₁₂)의 에미터와의 접속점에 접속되어 있다.

그리고, 상기 제2변동 감축 트랜지스터(Q₁₃)의 베이스 콜렉터 공통 접속점은, NPN형의 제2트랜지스터(Q₁₄)의 베이스에 접속되어 있다. 이 제2트랜지스터(Q₁₄)의 에미터는, 저항(R₁₁)을 개재하여 접지되고, 콜렉터는 도시하지 않은 부하회로에 접속되어 있다. 그리고, 이 제2트랜지스터(Q₁₄)의 콜렉터 전류가 출력전류(I₃)로 되어 있다. 또, 제2전류원(14)과 제1 및 제2변동 감축 트랜지스터(Q₁₂, Q₁₃)는 변동 감축 회로를 구성한다.

여기서, 각 제1, 제2전류원(13, 14)으로부터 발생되는 전류(I₁, I₂)의 관계를

로 하고, 제1트랜지스터(Q₁₁)와 제1변동 감축 트랜지스터(Q₁₂)와의 에미터 면적비를 1 : N₁, 제2변동 감축 트랜지스터(Q₁₃)와 제2트랜지스터(Q₁₄)와의 에미터 면적비를 1 : N₂로 하고, 저항(R₁₁)의 전압 강화를 V_R11로 하면, 출력 전류(I₃)는,

이 된다. 여기서 V_R11는,

로 표현된다.

상기 식에 있어서, 각 제1, 제2입력 전류(I₁, I₂)에 포함되는 변동분, 즉 노이즈 전류를 각각(i_N1, i_N2)로 하면, 양 노이즈 전류(i_N1, i_N2)의 관계도.

로 되어 있다. 그리고 출력 전류(I₃)에 포함되는 노이즈 전류(i_N3)

가 된다.

여기서, 먼저 제4도에 설명한 바와 같이, 제1입력 전류(I₁)에 포함되는 노이즈 전류를 출력 전류(I₃)중에서 1/6로 저감시킬 경우에 대하여 생각하면,

로 두면 좋고, I₂=I₃로 하면, I₁=5, N₂=5, M=5가 된다.

따라서, 상기 실시예와 같은 구성에 의하면, 제4도에 표시한 종래 회로에서는 입력 전류중의 노이즈 전류를 출력 전류에 있어서 1/6로 저감시키기 위하여, 제2트랜지스터(Q₂)의 에미터 면적을 제1트랜지스터(Q₁)의 에미터 면적의 148배로 설정하지 않으면 안되었으나, 동일한 노이즈 전류 저감 효과를 얻기 위하여, 제1변동 감축 트랜지스터(Q₁₂) 및 제2트랜지스터(Q₁₄)의 에미터 면적을, 제1트랜지스터(Q₁₁) 및 제2변동 감축 트랜지스터(Q₁₃)의 에미터 면적을 각각 불과 5배로 설정하면 좋은 것으로, 소자의 대형화를 초래하지 않고 노이즈 전류를 저감시킬 수 있고, 특히 IC화에 가장 적합한 것이다.

또 전원단자(12)와 접지 단과의 사이의 직렬회로에 트랜지스터의 베이스에미터 접합이 하나만이 개재되므로, 전원전압(Vcc)으로서는 약 0.8-0.9(V) 정도의 낮은 전압으로 동작시킬 수 있는 것이다.

여기서, 제2도 및 제3도는 각각 상기 실시예의 변형예를 표시하는 것이다. 우선, 제2도에 표시하는 것은, 상기 전류원(13, 14)에 대신하여 저항(R₁₂, R₁₃)을 사용하도록 한 것이다. 또, 제3도에 표시하는 것은, 제2트랜지스터(Q₁₄)와 동극성으로, 같은 에미터 면적비를 갖는 복수의 트랜지스터(Q₁₅₁-Q_15n)를, 제2트랜지스터(Q₁₄)와 베이스 공통 접속하고, 복수의 부하회로에 출력 전류(I₃)를 공급할 수 있도록 한 것이다.

또, 본 발명은 상기 실시예에 한정되는 것은 아니고, 그 이의에 요지를 벗어나지 않는 범위내에서 여러 가지 변형시켜서 실시할 수 있다.

따라서, 이상 상술한 바와같이 본 발명에 의하면, 소자의 대형화를 초래하지 않고 노이즈 전류를 저감시킬 수 있고, 특히 IC화에 가장 적합한 극히 우수한 정전류공급 회로를 제공할 수 있다.

Claims

제1의 입력 전류를 공급하는 제1전류원(13/R₁₂)과, 이 제1전류원(13/R₁₂)으로부터 공급되는 상기 제1입력 전류(I₁)에 응답하여 소정의 전위를 발생하는 제1의 트랜지스터(Q₁₁)와, 회로의 출력 전류 레벨을 제어하는 저항회로(R₁₁)와, 상기 제1트랜지스터(Q₁₁) 및 상기 저항회로(R₁₁) 사이에 접속되고 상기 소정 전위에 응답하여 상기 저항회로(R₁₁)에 상기 출력 전류를 유입시키는 소정의 에미터 면적의 에미터를 갖는 제2트랜지스터(Q₁₄)와의 사이에 상기 제2트랜지스터(Q₁₄)의 에미터 면적을 실질적으로 증대시키는 일없이 회로의 출력 전류의 변동을 감축시키는 변동 감축회로(Q₁₂, Q₁₃, Q₁₄)를 설치한 것을 특징으로 하는 정전류 공급회로.
제1항에 있어서, 변동 감축 회로는 상기 제1전류원(13/R₁₂)과 병렬로 접속되고 정전류 공급회로 중에 제2의 입력 전류(I₂)를 공급하는 제2의 전류원(14/R₁₃)을 갖는 것을 특징으로 하는 정전류 공급회로.
제2항에 있어서, 제2전류(I₂)는 상기 제1전류(I₁)에 비하여 소정배(>1) 큰 관계를 갖는 것을 특징으로 하는 정전류 공급회로.
제2항에 있어서, 변동 감축 회로는 다시 상기 제1전류원(13/R₁₂)과 상기 제1트랜지스터(Q₁₁)와의 사이에 접속된 제1의 변동 감축 트랜지스터(Q₁₂) 및, 상기 제2전류원(14/R₁₃)과 상기 제1트랜지스터(Q₁₁)와의 사이에 접속된 제2의 변동 감축 트랜지스터(Q₁₃)를 갖는 것을 특징으로 하는 정전류 공급회로.
제4항에 있어서, 제1변동 감축 트랜지스터(Q₁₂)와 그 콜렉터. 에미터 통로가 상기 제1전유원(13/R₁₂)과 상기 제1트랜지스터(Q₁₁)와의 사이에 직렬 접속되고 그 베이스가 콜렉터에 접속된 다이오드 접속 형태를 가지며, 상기 제2변동 감축 트랜지스터(Q₁₃)도 그 콜렉터. 에미터 통로가 상기 제2전류원(14/R₁₃)과 상기 제1트랜지스터(Q₁₁)와의 사이에 직렬 접속되고 그 베이스가 그 콜렉터에 접속된 다이오드 접속 형태를 가지며 또 그 콜렉터가 상기 제2트랜지스터(Q₁₄)의 베이스에 접속되어 있는 것을 특징으로 하는 정전류 공급회로.
제5항에 있어서, 제1변동 감축 트랜지스터(Q₁₃)는 그 에미터의 면적이 상기 제1트랜지스터(Q₁₁)의 에미터의 면적에 비하여 소정배(>1) 큰 관계를 갖는 것을 특징으로 하는 정전류 공급회로.
제6항에 있어서, 제1트랜지스터(Q₁₁)의 베이스는 상기 제1변동 감축 트랜지스터(Q₁₂)와 병렬로 상기 제1전류원(13/R₁₂)에 접속되어 있는 것을 특징으로 하는 정전류 공급회로.
제6항에 있어서, 제1트랜지스터(Q₁₁)는 그 베이스가 그 콜렉터에 접속된 다이오드 접속 형태를 갖는 것을 특징으로 하는 정전류 공급회로.
제5항에 있어서, 그 제2트랜지스터(Q₁₄)는 그 에미터의 면적이 상기 제2변동 감축 트랜지스터(Q₁₃)의 에미터의 면적에 비하여 소정배(>1) 큰 관계를 갖는 것을 특징으로 하는 정전류 공급회로.