JP2630014B2 - トランジスタ耐圧補償回路 - Google Patents
トランジスタ耐圧補償回路Info
- Publication number
- JP2630014B2 JP2630014B2 JP2116200A JP11620090A JP2630014B2 JP 2630014 B2 JP2630014 B2 JP 2630014B2 JP 2116200 A JP2116200 A JP 2116200A JP 11620090 A JP11620090 A JP 11620090A JP 2630014 B2 JP2630014 B2 JP 2630014B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- collector
- power supply
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、トランジスタを使う回路一般に利用可能な
トランジスタ耐圧補償回路に関する。
トランジスタ耐圧補償回路に関する。
従来の技術 第２図に従来技術による構成を示す。図に示すNPNト
ランジスタQ12のベースを入力端子とし、コレクタを電
源端子へ、エミッタを電流源を介して接地点へ接続し、
且つ出力端子とする。
ランジスタQ12のベースを入力端子とし、コレクタを電
源端子へ、エミッタを電流源を介して接地点へ接続し、
且つ出力端子とする。
発明が解決しようとする課題 第２図において、入力端子をOvから電源電圧VCCまで
変化した場合の出力電位VEは VE＝０ 入力≦VBE時 VE＝VCC−VBE 入力＝電源電圧時 但し、電流源は最下点Ovとする。
変化した場合の出力電位VEは VE＝０ 入力≦VBE時 VE＝VCC−VBE 入力＝電源電圧時 但し、電流源は最下点Ovとする。
ここで、使用するNPNトランジスタの使用限界電圧を
コレクタ・エミッタ間耐圧VceMAXとすると、電源電圧V
CCをVceMAX以下としなければならない。
コレクタ・エミッタ間耐圧VceMAXとすると、電源電圧V
CCをVceMAX以下としなければならない。
この場合の最大出力振幅VoMAXは、 VoMAX＝VCC−VBE＝VceMAX−VBE ……（１） となり、使用するトランジスタの耐圧以下の出力振幅し
か得られない。
か得られない。
本発明はこれらの課題を解決するものであり、トラン
ジスタの耐圧を補償し、コレクタ・エミッタ間の耐圧以
上の電源電圧で動作するエミッタフォロア回路を提供す
ることを目的とする。
ジスタの耐圧を補償し、コレクタ・エミッタ間の耐圧以
上の電源電圧で動作するエミッタフォロア回路を提供す
ることを目的とする。
課題を解決するための手段 本発明は、エミッタに第１の電流源（I1）を有しベー
スに入力信号が与えられる一導電型の第１のトランジス
タ（Q1）と、前記第１のトランジスタのエミッタと電源
端子との間に直列接続された抵抗値の等しい第1,第２の
抵抗（R1,R2）と、エミッタに第２の電流源（I2）を有
し前記第1,第２の抵抗の中間接続点にベースを接続した
コレクタ接地の逆導電型の第２のトランジスタ（Q2）
と、前記第２のトランジスタのエミッタにベースを接続
しエミッタを前記第１のトランジスタのコレクタに接続
し、かつコレクタを前記電源端子に接続した一導電型の
第３のトランジスタ（Q3）とを具備し、前記第１のトラ
ンジスタのエミッタから出力信号を取り出すことを特徴
とするトランジスタ耐圧補償回路である。
スに入力信号が与えられる一導電型の第１のトランジス
タ（Q1）と、前記第１のトランジスタのエミッタと電源
端子との間に直列接続された抵抗値の等しい第1,第２の
抵抗（R1,R2）と、エミッタに第２の電流源（I2）を有
し前記第1,第２の抵抗の中間接続点にベースを接続した
コレクタ接地の逆導電型の第２のトランジスタ（Q2）
と、前記第２のトランジスタのエミッタにベースを接続
しエミッタを前記第１のトランジスタのコレクタに接続
し、かつコレクタを前記電源端子に接続した一導電型の
第３のトランジスタ（Q3）とを具備し、前記第１のトラ
ンジスタのエミッタから出力信号を取り出すことを特徴
とするトランジスタ耐圧補償回路である。
作用 本発明によると、第１のトランジスタと第３のトラン
ジスタとが電源端子に印加される電源電圧を２分割して
負担し、ゼロから電源電圧の範囲の大振幅の入力信号を
増幅することができ、耐圧以上の出力振幅を得ることが
できる。
ジスタとが電源端子に印加される電源電圧を２分割して
負担し、ゼロから電源電圧の範囲の大振幅の入力信号を
増幅することができ、耐圧以上の出力振幅を得ることが
できる。
実施例 第１図に本発明の一実施例を示す。ベースを入力端子
とするNPNトランジスタQ1のエミッタに他端を接地した
電流源I1を接続し、このコレクタにコレクタを電源端子
接続したNPNトランジスタQ3のエミッタを接続し、この
ベースと電流源I2をエミッタ接続したPNPトランジスタ
のコレクタを接地し、電源端子とトランジスタQ1のエミ
ッタ間に抵抗R2,R1を接続し、該抵抗の接続点にトラン
ジスタQ2のベースを接続し、トランジスタQ1のエミッタ
を出力端子とする。入力端子に、Ovから電源電圧VCCま
での大きさの入力電圧を与えた場合は、出力電位V0は 最下点にて V0＝０ ……（２） 最上点にて、 V0＝VCC−（VA＋VBE＋VSAT） ……（３） 但し、VAは電流源I2の損失電圧、VBEはトランジスタQ
3のベース・エミッタ間電圧、VSATはトランジスタQ1の
飽和電圧である。
とするNPNトランジスタQ1のエミッタに他端を接地した
電流源I1を接続し、このコレクタにコレクタを電源端子
接続したNPNトランジスタQ3のエミッタを接続し、この
ベースと電流源I2をエミッタ接続したPNPトランジスタ
のコレクタを接地し、電源端子とトランジスタQ1のエミ
ッタ間に抵抗R2,R1を接続し、該抵抗の接続点にトラン
ジスタQ2のベースを接続し、トランジスタQ1のエミッタ
を出力端子とする。入力端子に、Ovから電源電圧VCCま
での大きさの入力電圧を与えた場合は、出力電位V0は 最下点にて V0＝０ ……（２） 最上点にて、 V0＝VCC−（VA＋VBE＋VSAT） ……（３） 但し、VAは電流源I2の損失電圧、VBEはトランジスタQ
3のベース・エミッタ間電圧、VSATはトランジスタQ1の
飽和電圧である。
ここで、最下点での各接続点の電位を求める。抵抗値
R1,R2をR1＝R2とすると、トランジスタQ2のベース電圧V
B2は、 （２）式を代入し、R1＝R2から VB2＝VCC/2 さらに、トランジスタQ3のエミッタ電圧VE3は、 VE3＝VB2＋VBE2−VBE3 但し、VBE2はトランジスタQ2のベース・エミッタ間電
圧、VBE3はトランジスタQ3のベース・エミッタ間電圧で
ある。
R1,R2をR1＝R2とすると、トランジスタQ2のベース電圧V
B2は、 （２）式を代入し、R1＝R2から VB2＝VCC/2 さらに、トランジスタQ3のエミッタ電圧VE3は、 VE3＝VB2＋VBE2−VBE3 但し、VBE2はトランジスタQ2のベース・エミッタ間電
圧、VBE3はトランジスタQ3のベース・エミッタ間電圧で
ある。
ここでVBE2＝VBE3とすると、 VE3＝VCC/2 が得られる。さらにトランジスタQ1,Q3の各エミッタ・
コレクタ間電圧VCE1とVCE3は VCE1＝VCE3−VCC/2 となり、電源電圧をトランジスタQ1とQ3のエミッタ・コ
レクタ電位で二分割している事がわかる。
コレクタ間電圧VCE1とVCE3は VCE1＝VCE3−VCC/2 となり、電源電圧をトランジスタQ1とQ3のエミッタ・コ
レクタ電位で二分割している事がわかる。
従って、使用限界電圧をコレクタ・エミッタ間耐圧Vc
eMAXとし、動作可能な最大電源電圧をVCCMAXとすると、
最大出力振幅VoMAXは、 VoMAX＝VCCMAX＝2VceMAX ……（４） が可能となる。
eMAXとし、動作可能な最大電源電圧をVCCMAXとすると、
最大出力振幅VoMAXは、 VoMAX＝VCCMAX＝2VceMAX ……（４） が可能となる。
さらに出力振幅は（２）と（３）式の電位差をΔＶと
おいて（４）式を代入すると、 ΔＶ＝VCC−（VA＋VBE＋VSAT） ＝2Vce−（VA＋VBE＋VSAT） ここで出力振幅が前に記した（１）より大きい条件を
求めると 2Vce−（VA＋VBE＋VSAT）＞Vce−VBE Vce＞VA＋VSAT ……（５） 即ち、従来例以上の出力振幅が得られ、さらに下記の
ように耐圧以上の振幅が得られる。
おいて（４）式を代入すると、 ΔＶ＝VCC−（VA＋VBE＋VSAT） ＝2Vce−（VA＋VBE＋VSAT） ここで出力振幅が前に記した（１）より大きい条件を
求めると 2Vce−（VA＋VBE＋VSAT）＞Vce−VBE Vce＞VA＋VSAT ……（５） 即ち、従来例以上の出力振幅が得られ、さらに下記の
ように耐圧以上の振幅が得られる。
Vce＞VA＋VBE＋VSAT ……（６） 発明の効果 本発明によると、第１のトランジスタと第３のトラン
ジスタとが電源端子に印加される電源電圧を２分割して
負担し、ゼロから電源電圧の範囲の大振幅の入力信号を
増幅することができ、トランジスタの使用限界電源の２
倍の電源電圧まで使用可能になるという格別の効果を奏
し、使用するトランジスタ毎に耐圧を選択できない半導
体集積回路に活用すると特に有用である。
ジスタとが電源端子に印加される電源電圧を２分割して
負担し、ゼロから電源電圧の範囲の大振幅の入力信号を
増幅することができ、トランジスタの使用限界電源の２
倍の電源電圧まで使用可能になるという格別の効果を奏
し、使用するトランジスタ毎に耐圧を選択できない半導
体集積回路に活用すると特に有用である。
第１図は本発明による耐圧補償回路図、第２図は従来回
路図である。 Q1,Q3,Q12……NPNトランジスタ、Q2……PNPトランジス
タ、I1,I2,I11……定電流源。
路図である。 Q1,Q3,Q12……NPNトランジスタ、Q2……PNPトランジス
タ、I1,I2,I11……定電流源。
Claims (1)
- 【請求項１】エミッタに第１の電流源を有しベースに入
力信号が与えられる一導電型の第１のトランジスタと、 前記第１のトランジスタのエミッタと電源端子との間に
直列接続された抵抗値の等しい第1,第２の抵抗と、 エミッタに第２の電流源を有し前記第1,第２の抵抗の中
間接続点にベースを接続したコレクタ接地の逆導電型の
第２のトランジスタと、 前記第２のトランジスタのエミッタにベースを接続しエ
ミッタを前記第１のトランジスタのコレクタに接続し、
かつコレクタを前記電源端子に接続した一導電型の第３
のトランジスタとを具備し、 前記第１のトランジスタのエミッタから出力信号を取り
出すことを特徴とするトランジスタ耐圧補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2116200A JP2630014B2 (ja) | 1990-05-02 | 1990-05-02 | トランジスタ耐圧補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2116200A JP2630014B2 (ja) | 1990-05-02 | 1990-05-02 | トランジスタ耐圧補償回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0413302A JPH0413302A (ja) | 1992-01-17 |
| JP2630014B2 true JP2630014B2 (ja) | 1997-07-16 |
Family
ID=14681317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2116200A Expired - Fee Related JP2630014B2 (ja) | 1990-05-02 | 1990-05-02 | トランジスタ耐圧補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2630014B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5941617U (ja) * | 1982-09-13 | 1984-03-17 | トヨタ自動車株式会社 | デイ−ゼル機関の渦流室構造 |
-
1990
- 1990-05-02 JP JP2116200A patent/JP2630014B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0413302A (ja) | 1992-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4951003A (en) | Differential transconductance circuit | |
| US4591804A (en) | Cascode current-source arrangement having dual current paths | |
| CA1183893A (en) | Operational rectifier and bias generator | |
| EP0124918B1 (en) | Current-source arrangement | |
| US4786856A (en) | Temperature compensated current source | |
| KR900005552B1 (ko) | 전류미러회로 | |
| KR900004562B1 (ko) | 정전류 공급회로 | |
| KR920010238B1 (ko) | 증폭회로 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP2630014B2 (ja) | トランジスタ耐圧補償回路 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| US6191635B1 (en) | Level shifting circuit having a fixed output common mode level | |
| JP2809927B2 (ja) | 定電流源回路 | |
| US6396319B2 (en) | Semiconductor integrated circuit with quick charging/discharging circuit | |
| US4573019A (en) | Current mirror circuit | |
| JPH04127703A (ja) | 演算増幅回路 | |
| US3597698A (en) | Integratable gyrator | |
| JP2613944B2 (ja) | 電流ミラー回路 | |
| EP0087602B1 (en) | Variable gain control circuit | |
| JPH0513051Y2 (ja) | ||
| JP2716219B2 (ja) | 電流ミラー回路 | |
| JPS6121857Y2 (ja) | ||
| JPH07274039A (ja) | 画像信号補正器及び信号変換器 | |
| JP2554682B2 (ja) | 定電流発生回路 | |
| JPH057887B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |