JPH057887B2 - - Google Patents

Info

Publication number
JPH057887B2
JPH057887B2 JP57225644A JP22564482A JPH057887B2 JP H057887 B2 JPH057887 B2 JP H057887B2 JP 57225644 A JP57225644 A JP 57225644A JP 22564482 A JP22564482 A JP 22564482A JP H057887 B2 JPH057887 B2 JP H057887B2
Authority
JP
Japan
Prior art keywords
transistor
transistors
limiter
constant current
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57225644A
Other languages
English (en)
Other versions
JPS59115605A (ja
Inventor
Joichi Sato
Takashi Shiono
Tsutomu Niimura
Toshiaki Isogawa
Mitsuru Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP57225644A priority Critical patent/JPS59115605A/ja
Publication of JPS59115605A publication Critical patent/JPS59115605A/ja
Publication of JPH057887B2 publication Critical patent/JPH057887B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
    • H03G11/002—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general without controlling loop

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、例えばIC化に適したリミツタに
関する。
背景技術とその問題点 第１図〜第３図はそれぞれリミツタの一例を示
すものであるが、第１図のリミツタでは、入力信
号電圧Viが基準電圧Vrに対してVi≦Vrのときに
はトランジスタQaがオフ、トランジスタQbがオ
ンとなり、Vi＞VrのときにはトランジスタQaが
オン、トランジスタQbがオフとなるので、出力
として入力信号の電圧Vr以上の部分が取り出さ
れる。
また、第２図のリミツタでは、トランジスタ
Qa，Qbのオンオフ関係が、第１図のリミツタと
は逆になるので、リミツタ出力として入力信号の
電圧Vr以下の部分が取り出される。
しかし、これら第１図及び第２図のリミツタで
は出力を差動形式で得ることはできない。しか
も、第２図のリミツタではトランジスタQa，Qb
としてPNP形のものが必要となるので、IC化に
は適さない。
その点、第３図のリミツタでは、出力が差動形
式で得られるが、出力の切り口の直流レベル（入
力信号の電圧Vrに対応する点の直流レベル）を、
自由に選定できないので、次段との直結接続が困
難であり、この点からIC化に適さない。
発明の目的 この発明は、これらの問題点を一掃したリミツ
タを提供しようとするものである。
発明の概要 このため、この発明においては、第４図あるい
は第６図に示すようにリミツタを構成するもので
ある。
実施例 すなわち、第４図において、入力端子T1がト
ランジスタQ1，Q2のベースに接続されると共に、
トランジスタQ1，Q2のエミツタと、所定の電位
点、例えば接地との間に定電流源I1，I2がそれぞ
れ接続される。また、トランジスタQ1，Q2のエ
ミツタ間に抵抗器Ｒが接続されると共に、トラン
ジスタQ2のコレクタ・エミツタ間に、トランジ
スタQ3のコレクタ・エミツタ間が並列接続され、
トランジスタQ3のベースにリミツトレベル用の
基準電圧Vrが供給される。
なお、定電流源I1，I2の定電流（吸い込み電
流）をI1，I2とすれば、例えばI1＝I2とされる。
また、トランジスタQ1は常にオン（能動領域）
とされる。
このような構成において、トランジスタQ1の
コレクタ電流をIA、トランジスタQ2，Q3の和の
コレクタ電流をIBとする。そして、端子T1の入力
信号電圧Viが例えば第５図Ａに示すような波形で
あるとすると、Vi≦Vrの期間taには、第５図Ｂに
示すように、トランジスタQ2はオフ、トランジ
スタQ3はオンとなると共に、トランジスタQ1は
オンである。従つて、期間taには、トランジスタ
Q1，Q3が差動アンプとして働くので、第５図Ｃ
に実線で示すように、電流IAは入力電圧Viに対応
した同相の波形となると共に、電流IBは電流IAと
は逆相の波形となる。
また、Vi＞Vrの期間tbには、第５図Ｂに示すよ
うにトランジスタQ2がオン、トランジスタQ3が
オフとなると共に、トランジスタQ1はオンであ
る。従つて、期間tbには、トランジスタQ1，Q2
が差動アンプとして働くと共に、このとき、トラ
ンジスタQ1，Q2のベース入力は等しいので、第
５図Ｃに実線で示すように電流IA，IBは一定値I1，
I2となる。
こうして、この発明によれば、例えば第５図Ａ
に示すような入力電圧Viに対して第５図Ｃに示す
ようにリミツト出力として電圧Vr以下の部分を
電流IA，IBとして取り出すことができると共に、
その出力電流IA，IBを差動形式で得ることができ
る。
さらに、出力電流IA，IBの切り口の直流レベル
I1，I2は定電流源I1，I2により自由に設定でき、
次段との直結接続を簡単にできる。しかも、温度
特性も優れ、PNP形のトランジスタを必要とせ
ず、この点からもIC化に有利である。
第６図に示す例においては、電圧ViとVrとの
供給関係が第４図の例とは逆にされた場合であ
る。従つて、その動作は第７図に示すようにな
り、入力電圧Viの電圧Vr以上の部分を取り出す
ことができる。
発明の効果 リミツタ出力を差動形式で得ることができると
共に、その切り口の直流レベルを自由に設定でき
る。また、IC化にも適している。
【図面の簡単な説明】
第１図〜第３図、第５図、第７図はこの発明を
説明するための図、第４図、第６図はこの発明の
一例の接続図である。 I1，I2は定電流源である。

Claims (1)

    【特許請求の範囲】
  1. １ 第１〜第３のトランジスタを有し、この第１
    及び第２のトランジスタのベースが共通接続さ
    れ、上記第１のトランジスタのエミツタが第１の
    定電流源に接続され、上記第２及び第３のトラン
    ジスタのエミツタが互いに接続されると共に、第
    ２の定電流源に接続され、上記第１のトランジス
    タのエミツタと、上記第２及び第３のトランジス
    タのエミツタとの間に抵抗器が接続され、上記第
    ２及び第３のトランジスタのコレクタが共通接続
    され、上記第１及び第２のトランジスタのベース
    と、上記第３のトランジスタのベースとに、入力
    信号と、基準電圧とがそれぞれ供給され、上記第
    １のトランジスタのコレクタと、上記第２及び第
    ３のトランジスタのコレクタとからリミツタ出力
    がそれぞれ取り出されるリミツタ。
JP57225644A 1982-12-22 1982-12-22 リミツタ Granted JPS59115605A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57225644A JPS59115605A (ja) 1982-12-22 1982-12-22 リミツタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57225644A JPS59115605A (ja) 1982-12-22 1982-12-22 リミツタ

Publications (2)

Publication Number Publication Date
JPS59115605A JPS59115605A (ja) 1984-07-04
JPH057887B2 true JPH057887B2 (ja) 1993-01-29

Family

ID=16832524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57225644A Granted JPS59115605A (ja) 1982-12-22 1982-12-22 リミツタ

Country Status (1)

Country Link
JP (1) JPS59115605A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61184003A (ja) * 1985-02-08 1986-08-16 Matsushita Electric Ind Co Ltd 振幅制限回路
JP2884574B2 (ja) * 1988-06-27 1999-04-19 ソニー株式会社 スライス回路

Also Published As

Publication number Publication date
JPS59115605A (ja) 1984-07-04

Similar Documents

Publication Publication Date Title
US3562673A (en) Pulse width modulation to amplitude modulation conversion circuit which minimizes the effects of aging and temperature drift
JP2533201B2 (ja) Ａｍ検波回路
JPH057887B2 (ja)
US4266199A (en) Linear alternating-current amplifier
JPH0220164B2 (ja)
JPH0145766B2 (ja)
JPS6252486B2 (ja)
SU987796A2 (ru) Дифференциальный усилитель
JPH0434567Y2 (ja)
JP2630014B2 (ja) トランジスタ耐圧補償回路
JPH079615B2 (ja) 絶対値電圧電流変換回路
JPH0419881Y2 (ja)
JPS6323573B2 (ja)
JPS6034284B2 (ja) 増幅回路
JP2554682B2 (ja) 定電流発生回路
JPS6155200B2 (ja)
JPH0449701Y2 (ja)
JP2661138B2 (ja) 電流増幅回路
JPS645369Y2 (ja)
JPS6244574Y2 (ja)
JP2710471B2 (ja) 定電圧供給回路
JPH018027Y2 (ja)
JPS6052608B2 (ja) トランジスタ回路
JPH0243387B2 (ja)
JPH0680997B2 (ja) 掛算回路