JP2884574B2 - スライス回路 - Google Patents

スライス回路

Info

Publication number
JP2884574B2
JP2884574B2 JP63158995A JP15899588A JP2884574B2 JP 2884574 B2 JP2884574 B2 JP 2884574B2 JP 63158995 A JP63158995 A JP 63158995A JP 15899588 A JP15899588 A JP 15899588A JP 2884574 B2 JP2884574 B2 JP 2884574B2
Authority
JP
Japan
Prior art keywords
transistor
signal
level
clamp
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63158995A
Other languages
English (en)
Other versions
JPH029210A (ja
Inventor
龍一郎 川居
満 佐藤
豊 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP63158995A priority Critical patent/JP2884574B2/ja
Publication of JPH029210A publication Critical patent/JPH029210A/ja
Application granted granted Critical
Publication of JP2884574B2 publication Critical patent/JP2884574B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えば映像信号の輪郭を強調する信号を
作る場合等に用いて好適なスライス回路に関する。
〔発明の概要〕
本発明のスライス回路はスライスすべき入力信号を操
作せずスライスレベルを変化させて、入力信号をスライ
スする様に成したことにより、構成の簡略化、性能の向
上を図るようにしたものである。
〔従来の技術〕
入力信号波形の一部を切って、ある基準レベル以下又
は以上の部分を選択するスライス回路としては従来種々
のものが提案されており、第3図もその一例である。
同図において、(1)は入力端子、(2)はバッフ
ァ、(3)はインバータ、(4),(5)はクランプ回
路、(6)〜(9)はスライサを構成するトランジス
タ、(10),(11)はその定電流源、(12),(13)は
混合回路を構成するトランジスタ、(14)はその定電流
源、(15),(16)は出力端子、(17)はスライスレベ
ルが印加される端子である。
いま、入力端子(1)より第4図Aに示すような入力
信号S1がバッファ(2)及びインバータ(3)に供給さ
れると、バッファ(2)の出力側には第4図Bに示すよ
うな同相の信号S2が得られ、インバータ(3)の出力側
には第4図Cに示すような逆相の信号S3が得られる。
信号S2はクランプ回路(4)で所定のクランプレベル
にクランプされた後トランジスタ(6)のベースに供給
され、トランジスタ(7)のベースに端子(17)より印
加されているスライスレベルと比較される。信号S2のレ
ベルがスライスレベルより小さければトランジスタ
(6)がオフし、トランジスタ(7)がオンし、逆に信
号S2のレベルがスライスレベルより大きければトランジ
スタ(6)がオンし、トランジスタ(7)がオフする。
この結果、トランジスタ(6)及び(7)のエミッタ側
には第4図Dに実線で示すような信号S4が得られる。
また信号S3はクランプ回路(5)で所定のクランプレ
ベルにクランプされた後トランジスタ(8)のベースに
供給され、トランジスタ(9)のベースに端子(17)よ
り印加されているスライスレベルと比較される。この場
合も信号S3のレベルがスライスレベルにより小さければ
トランジスタ(8)がオフし、トランジスタ(9)がオ
ンし、逆に信号S3のレベルがスライスレベルにより大き
ければトランジスタ(8)がオンし、トランジスタ
(9)がオフする。この結果、トランジスタ(8)及び
(9)のエミッタ側には第4図Eに実線で示すような信
号S5が得られる。
信号S4とS5はトランジスタ(12),(13)から成る混
合回路に供給されて混合され、この結果出力端子(15)
には第4図Fに示すような出力信号S6が得られ、別な出
力端子(16)には信号S6と逆相関係にある第4図Gに示
すような出力信号S7が得られる。
〔発明が解決しようとする課題〕
ところで、第3図の如き構成の従来回路の場合、信号
S2,S3の直流レベルが或る一定のレベルになるようにす
るには2個のクランプ回路(4),(5)が必要であ
る。即ち、従来のスライス回路はスライスレベルは固定
し、スライスすべき入力信号側を正逆転する為の2個の
スライサを要していた。また信号S4,S5を合成するのに
混合回路が必要であるため回路構成が複雑になる欠点が
あった。
また、スライスレベルは直流的にクランプレベルと独
立して設定されているので、クランプレベルが変動する
とその差分が変動し、この結果スライス量が変動する欠
点があり、このことは温度特性で変動する場合も同様で
あった。
この発明は斯る点に鑑みてなされたもので、構成の簡
略化を図ると共に、スライス量を一定化する等性能の向
上を図ることができるスライス回路を提供するものであ
る。
〔課題を解決するための手段〕
本発明は入力信号が供給され、かつ入力信号がレベル
制御信号に応じてクランプレベルが変わる信号を発生す
るクランプ回路23と、レベル制御信号に応じてクランプ
回路23の出力信号より所定値だけ大又は小の第1及び第
2の基準信号を発生する基準信号発生回路39と、クラン
プ回路23の出力信号が供給され、基準信号発生回路39か
ら供給される第1及び第2の基準信号に応じて、クラン
プ回路23から供給される出力信号の振幅の上下端部の波
形をスライスする手段を具備して成るスライス回路と成
したものである。
〔作用〕
本発明ではスライスすべき入力信号は1つのクランプ
回路を通すのみで逆転処理等を行なわず入力信号のクラ
ンプレベルを中心に上下にずらしてスライスを行う様に
成したのでクランプ回路が1つで済み上下のスライス量
は簡単な回路で精度よく一致するものが得られる。
〔実施例〕
以下、この発明の一実施例を第1図及び第2図に基づ
いて詳しく説明する。
第1図は本実施例の回路構成を示すもので、同図にお
いて、(21)は入力信号が供給される入力端子であっ
て、この入力端子(21)をコンデンサ(22)を介してク
ランプ回路(23)の入力側に接続し、クランプ回路(2
3)の出力側を第1のトランジスタ(24)のベースに接
続する。また、トランジスタ(24)のコレクタと第2の
トランジスタ(25)のコレクタを共通接続すると共にト
ランジスタ(24)のエミッタとトランジスタ(25)のエ
ミッタも共通接続する。トランジスタ(24)のベースと
第3のトランジスタ(26)のベースを共通接続し、その
エミッタ同士を抵抗器(27)を介して接続する。トラン
ジスタ(25),(26)の各エミッタは夫々定電流源(2
8),(29)を介して接地する。
第4のトランジスタ(30)のコレクタと第5のトラン
ジスタ(31)のコレクタを共通接続すると共にトランジ
スタ(30)のエミッタとトランジスタ(31)のエミッタ
を共通接続する。トランジスタ(31)のベースと第6の
トランジスタ(32)のベースを共通接続し、そのエミッ
タ同士を抵抗器(33)を介して接続する。トランジスタ
(30),(32)の各エミッタは夫々定電流源(34),
(35)を介して接地する。トランジスタ(30)のベース
はクランプ回路(23)の出力側に接続する。トランジス
タ(32)のコレクタはトランジスタ(25)のコレクタに
接続し、これより出力端子(36)を取り出し、また、ト
ランジスタ(30)のコレクタはトランジスタ(26)のコ
レクタに接続し、これより出力端子(37)を取り出す。
また、トランジスタ(25)及び(26)の各コレクタは夫
々抵抗器(45)及び(46)を介して正の電源端子+Vcc
が印加される電源端子(47)に接続する。
(38)はクランプレベルが印加される端子、(39)は
第1及び第2の基準電圧を発生する基準電圧発生回路で
あって、端子(38)からのクランプレベルはクランプ回
路(23)に供給されると共に演算増幅器(40)の非反転
入力端子に供給される。その反転入力端子は抵抗器(4
2)を介して自己の出力端子に接続すると共に抵抗器(4
3)及び定電流源(44)を介して接地する。そして演算
増幅器(40)の出力端子をトランジスタ(32)のベース
に接続すると共に抵抗器(43)と定電流源(44)の接続
点P2をトランジスタ(25)のベースに接続する。
演算増幅器(40)の非反転入力端子と反転入力端子は
同電位とされており、従って抵抗器(42)及び(43)の
接続点P1の電位はクランプレベルに等しい。また、抵抗
器(42)及び(43)の値は略同じ値とされており、従っ
て定電流源(44)を調節して一定の電流をこれ等の抵抗
器(42),(43)を流すと抵抗器(42)と(43)の両端
には同じ電圧降下が生じ、その電圧降下分をΔVとする
と、演算増幅器(40)の出力端子の電位はクランプレベ
ル+ΔV、接続点P2の電位はクランプレベル−ΔVとな
る。そこで、これ等のクランプレベル+ΔVを第1のス
ライスレベル(第1の基準電圧)としてトランジスタ
(32),(31)のベースに供給すると共にクランプレベ
ル−ΔVを第2のスライスレベル(第2の基準電圧)と
してトランジスタ(25)のベースに供給するようにす
る。
次に第1図の回路動作を第2図を参照し乍ら説明す
る。
いま、入力端子(21)より第2図Aに示すような入力
信号S1がクランプ回路(23)に供給されるとここでこの
信号S1は端子(38)からの1つのクランプレベルにクラ
ンプされ、その出力側には第2図B及びCに示すような
信号S2が得られる。この信号S2はトランジスタ(30)及
び(26)のベースに夫々供給される。
先ず、トランジスタ(30)側を見てみると、トランジ
スタ(31)及び(32)のベースには上述の如く第1のス
ライスレベル(クランプレベル+ΔV)が印加されてお
り、トランジスタ(30)のベースに供給された信号S2
この第1のスライスレベルと第2図Bの如く比較され
る。第2図Bにおいて、期間T1においては信号S2のクラ
ンプレベルは第1のスライスレベルにより小さいのでト
ランジスタ(30)はオフし、トランジスタ(31),(3
2)はオンし、トランジスタ(30)と(31)は差動アン
プとして働かないので入力信号はないと看做され、出力
信号は発生されない。一方、期間T2においては信号S2
クランプレベルは第1のスライスレベルより大きいので
トランジスタ(30)はオンし、トランジスタ(31),
(32)はオンし、トランジスタ(30)と(31)は実質的
に差動アンプとして働くので、出力信号が発生される。
期間T3においては期間T1と同様の動作となる従って、ト
ランジスタ(32)のコレクタ側には第2図Dに示すよう
な出力信号S3が得られる。
次にトランジスタ(26)側を見てみると、トランジス
タ(25)のベースには上述の如く第2のスライスレベル
(クランプレベル−ΔV)が印加されており、トランジ
スタ(26)のベースに供給された信号S2はこの第2のス
ライスレベルと第2図Cの如く比較される。第2図Cに
おいて、期間T1においては信号S2のクランプレベルは第
1のスライスレベルより大きいのでトランジスタ(2
6),(24)はオンし、トランジスタ(25)はオフし、
トランジスタ(24)と(25)は差動アンプとして働かな
いので入力信号はないと看做され、出力信号は発生され
ない。一方、期間T2においては信号S2のクランプレベル
は第2のスライスレベルより大きいのでトランジスタ
(26),(24)はオフし、トランジスタ(25)はオン
し、トランジスタ(24)と(25)は実質的に差動アンプ
として働くので、出力信号が発生される。期間T3におい
ては期間T1と同様の動作となる。従って、トランジスタ
(25)のコレクタ側には第2図Eに示すような出力信号
S4が得られる。
このようにして得られた出力信号S3とS4は接続点P3
合成され、もって出力端子(36)には第2図Fに示すよ
うな合成された出力信号S5が得られる。
また、トランジスタ(30)及び(26)のコレクタ側に
は夫々トランジスタ(32)及び(25)のコレクタ側に得
られる出力信号S3,S4と逆相関係の出力信号が得られ、
これ等は接続点P4で合成され、もって出力端子(37)に
は、第2図Gに示すように信号S2と逆相関係にある合成
された出力信号S6が得られる。
このようにして本実施例ではクランプ回路は1個で済
み、また混合回路は不要になるので回路構成を簡略化で
きる。また、IC化のときクランプ回路が1個で済むので
外付けのコンデンサ(図示せず)も1個で済み、ピン数
も1個減らせることができる。
また、スライスレベルは1つのクランプレベルを基準
にして設定しているので、クランプレベルが変動しても
これに追従してスライスレベルが変わるだけでその差分
は変わらないのでスライス量は変わらず、スライス量が
クランプレベルの変動の影響を受けることがなく、また
温度特性の影響を受けることもない。
〔発明の効果〕
上述の如くこの発明によれば、スライスレベルを入力
信号のクランプレベルを中心に上下にずらして設定する
ようにしたので、従来2個必要であったクランプ回路を
1個とすると共に混合回路を省略できる等回路構成を簡
略化できる。また、スライス量をクランプレベルの変動
の影響や温度特性の影響を受けないようにできる等性能
を向上できる。
【図面の簡単な説明】
第1図はこの発明の一実施例を示す回路構成図、第2図
は第1図の動作説明に供するための図、第3図は従来回
路の一例を示す回路構成図、第4図は第3図の動作説明
に供するための図である。 (24)は第1のトランジスタ、(25)は第2のトランジ
スタ、(26)は第3のトランジスタ、(27),(33)は
抵抗器、(30)は第4のトランジスタ、(31)は第5の
トランジスタ、(32)は第6のトランジスタ、(39)は
基準電圧発生回路である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−158211(JP,A) 特開 昭59−115605(JP,A) 特開 昭57−148476(JP,A) (58)調査した分野(Int.Cl.6,DB名) H03G 11/00 H04N 5/18

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】入力信号が供給され、かつ該入力信号がレ
    ベル制御信号に応じてクランプレベルが変わる信号を発
    生するクランプ回路と、 上記レベル制御信号に応じて上記クランプ回路の出力信
    号より所定値だけ大又は小の第1及び第2の基準信号を
    発生する基準信号発生回路と、 上記クランプ回路の出力信号が供給され、上記基準信号
    発生回路から供給される第1及び第2の基準信号に応じ
    て、該クランプ回路から供給される出力信号の振幅の上
    下端部の波形をスライスする手段を具備して成るスライ
    ス回路。
JP63158995A 1988-06-27 1988-06-27 スライス回路 Expired - Fee Related JP2884574B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63158995A JP2884574B2 (ja) 1988-06-27 1988-06-27 スライス回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63158995A JP2884574B2 (ja) 1988-06-27 1988-06-27 スライス回路

Publications (2)

Publication Number Publication Date
JPH029210A JPH029210A (ja) 1990-01-12
JP2884574B2 true JP2884574B2 (ja) 1999-04-19

Family

ID=15683925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63158995A Expired - Fee Related JP2884574B2 (ja) 1988-06-27 1988-06-27 スライス回路

Country Status (1)

Country Link
JP (1) JP2884574B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4769030B2 (ja) * 2005-06-22 2011-09-07 株式会社ノダ 曲面施工方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59115605A (ja) * 1982-12-22 1984-07-04 Sony Corp リミツタ
JPS61158211A (ja) * 1984-12-29 1986-07-17 Sony Corp クリツプ形相関器

Also Published As

Publication number Publication date
JPH029210A (ja) 1990-01-12

Similar Documents

Publication Publication Date Title
JPH0556049B2 (ja)
JPH0322723B2 (ja)
JP2884574B2 (ja) スライス回路
JPH0446009B2 (ja)
JP2542722B2 (ja) 非対称信号生成回路
JPS6059414A (ja) 直流信号変換回路
JPH0321927B2 (ja)
JPS6252486B2 (ja)
JPS6331214A (ja) 可変遅延回路
JPS60113507A (ja) トランジスタ回路
US3946253A (en) Pulse train generator
JPH0522633A (ja) 画質調整回路
JPH0151207B2 (ja)
JPH04240917A (ja) パルス信号処理回路
JPH0231894B2 (ja)
JP3423216B2 (ja) クリップ回路
JPH0793567B2 (ja) 電流切換型論理回路の定電流源制御用電源回路
JP2908123B2 (ja) 半導体装置
KR940002275Y1 (ko) 접힌 래치회로
JPH0693614B2 (ja) インターフェイス回路
JPH0563067B2 (ja)
JPH0424909B2 (ja)
JPH0226805B2 (ja)
JPH057887B2 (ja)
JPH08125887A (ja) レベルシフト回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees