JPH08125887A - レベルシフト回路 - Google Patents
レベルシフト回路Info
- Publication number
- JPH08125887A JPH08125887A JP6287541A JP28754194A JPH08125887A JP H08125887 A JPH08125887 A JP H08125887A JP 6287541 A JP6287541 A JP 6287541A JP 28754194 A JP28754194 A JP 28754194A JP H08125887 A JPH08125887 A JP H08125887A
- Authority
- JP
- Japan
- Prior art keywords
- level shift
- transistor
- level
- shift circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【目的】本発明は、レベルシフト回路において、低電源
電圧で入力信号を正負両方向にレベルシフトさせる際、
従来と同様のダイナミツクレンジを確保する。 【構成】第１のトランジスタ（Ｑ９）のエミツタと、コ
レクタと同一の電位をベースに与えた第２のトランジス
タ（Ｑ８）のエミツタとを抵抗（Ｒ4 ）を介して共通に
接続すると共に、それぞれのコレクタに第１及び第２の
定電流（Ｉ2 及びＩ1 ）を流し、抵抗（Ｒ4 ）に流れる
電流を制御入力（Ｅ1 ）に応じて調整する。これによ
り、低電源電圧（ＶCC）で入力信号（Ｓ３）を正負両方
向にレベルシフトさせる際、入力信号（Ｓ３）を予めレ
ベルシフトさせる必要がなくなつて、従来と同様のダイ
ナミツクレンジを確保し得る。
電圧で入力信号を正負両方向にレベルシフトさせる際、
従来と同様のダイナミツクレンジを確保する。 【構成】第１のトランジスタ（Ｑ９）のエミツタと、コ
レクタと同一の電位をベースに与えた第２のトランジス
タ（Ｑ８）のエミツタとを抵抗（Ｒ4 ）を介して共通に
接続すると共に、それぞれのコレクタに第１及び第２の
定電流（Ｉ2 及びＩ1 ）を流し、抵抗（Ｒ4 ）に流れる
電流を制御入力（Ｅ1 ）に応じて調整する。これによ
り、低電源電圧（ＶCC）で入力信号（Ｓ３）を正負両方
向にレベルシフトさせる際、入力信号（Ｓ３）を予めレ
ベルシフトさせる必要がなくなつて、従来と同様のダイ
ナミツクレンジを確保し得る。
Description
【０００１】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術（図３及び図４） 発明が解決しようとする課題（図４） 課題を解決するための手段（図１） 作用（図１） 実施例（図１及び図２） 発明の効果
【０００２】
【産業上の利用分野】本発明はレベルシフト回路に関
し、例えばビデオ信号の同期信号の直流レベルを規定電
位にクランプする同期クランプ回路に適用し得る。
し、例えばビデオ信号の同期信号の直流レベルを規定電
位にクランプする同期クランプ回路に適用し得る。
【０００３】
【従来の技術】従来、この種の同期クランプ回路には、
入力されたビデオ信号の同期信号の直流レベルが別個の
同期レベル検出回路で検出され、この検出出力をフイー
ドバツクして、同期信号の直流レベルを規定電位へ調整
するものがある。
入力されたビデオ信号の同期信号の直流レベルが別個の
同期レベル検出回路で検出され、この検出出力をフイー
ドバツクして、同期信号の直流レベルを規定電位へ調整
するものがある。
【０００４】すなわち図３に示すように、同期フイード
バツククランプ回路１は、検出回路（図示せず）の検出
出力に応じて調節されるフイードバツク電圧Ｅ1 がフイ
ードバツク入力部２に入力され、このフイードバツク入
力部２の出力Ｅ2 をレベルシフト部３に出力する。レベ
ルシフト部３は入力ビデオ信号Ｓ１を入力され、この出
力Ｅ2 に応じて、入力ビデオ信号Ｓ１の電位を下げる方
向いわゆる負方向にシフトした出力ビデオ信号Ｓ２を出
力する。
バツククランプ回路１は、検出回路（図示せず）の検出
出力に応じて調節されるフイードバツク電圧Ｅ1 がフイ
ードバツク入力部２に入力され、このフイードバツク入
力部２の出力Ｅ2 をレベルシフト部３に出力する。レベ
ルシフト部３は入力ビデオ信号Ｓ１を入力され、この出
力Ｅ2 に応じて、入力ビデオ信号Ｓ１の電位を下げる方
向いわゆる負方向にシフトした出力ビデオ信号Ｓ２を出
力する。
【０００５】フイードバツク電圧Ｅ1 は、フイードバツ
ク入力部２のトランジスタＱ１に入力される。トランジ
スタＱ１とダーリントン接続（Darlington connection
）されたＱ２は、電流Ｉを抵抗Ｒ1 を介してダイオー
ド接続されたトランジスタＱ３に流す。トランジスタＱ
３はベース電圧を出力Ｅ2 として出力する。
ク入力部２のトランジスタＱ１に入力される。トランジ
スタＱ１とダーリントン接続（Darlington connection
）されたＱ２は、電流Ｉを抵抗Ｒ1 を介してダイオー
ド接続されたトランジスタＱ３に流す。トランジスタＱ
３はベース電圧を出力Ｅ2 として出力する。
【０００６】レベルシフト部３のトランジスタＱ４は、
ベースがトランジスタＱ３と共通に接続されてカレント
ミラーに構成されている。これによりトランジスタＱ４
は電流Ｉを流す。またトランジスタＱ４は、電流Ｉを抵
抗Ｒ2 を介してトランジスタＱ５のエミツタより流す。
入力ビデオ信号Ｓ１は、トランジスタＱ５のベースに入
力され、トランジスタＱ４のコレクタ及び抵抗Ｒ2 の接
続中点より出力ビデオ信号Ｓ２として出力される。
ベースがトランジスタＱ３と共通に接続されてカレント
ミラーに構成されている。これによりトランジスタＱ４
は電流Ｉを流す。またトランジスタＱ４は、電流Ｉを抵
抗Ｒ2 を介してトランジスタＱ５のエミツタより流す。
入力ビデオ信号Ｓ１は、トランジスタＱ５のベースに入
力され、トランジスタＱ４のコレクタ及び抵抗Ｒ2 の接
続中点より出力ビデオ信号Ｓ２として出力される。
【０００７】抵抗Ｒ2 に発生する電圧は、フイードバツ
ク電圧Ｅ1 に応じて増減する電流Ｉに従つて増減する。
これにより図４に示すように、出力ビデオ信号Ｓ２の同
期信号のクランプレベルは、入力ビデオ信号Ｓ１の同期
信号のレベルから抵抗Ｒ1 に発生する電圧だけ低下した
レベルにレベルシフトするように調整されることにな
る。因みに、同期フイードバツククランプ回路１には、
電源電圧ＶCCとして５〔Ｖ〕が供給されている。抵抗Ｒ
1 及びＲ2 は同一値である。
ク電圧Ｅ1 に応じて増減する電流Ｉに従つて増減する。
これにより図４に示すように、出力ビデオ信号Ｓ２の同
期信号のクランプレベルは、入力ビデオ信号Ｓ１の同期
信号のレベルから抵抗Ｒ1 に発生する電圧だけ低下した
レベルにレベルシフトするように調整されることにな
る。因みに、同期フイードバツククランプ回路１には、
電源電圧ＶCCとして５〔Ｖ〕が供給されている。抵抗Ｒ
1 及びＲ2 は同一値である。
【０００８】
【発明が解決しようとする課題】ところで上述の同期フ
イードバツククランプ回路１のレベルシフトさせる方向
は、負方向に限定される。このため正負両方向にレベル
シフトさせた出力ビデオ信号Ｓ２を得るには、予め抵抗
Ｒ2 に一定電流を流して、抵抗Ｒ2 に発生する電圧をレ
ベルシフトさせる。また入力ビデオ信号Ｓ１を予め正方
向にレベルシフトさせて入力する。さらに抵抗Ｒ2 に流
す電流を調整して増減させることによつて、みかけ上、
正負両方向にレベルシフトされた出力ビデオ信号Ｓ２が
得られた。
イードバツククランプ回路１のレベルシフトさせる方向
は、負方向に限定される。このため正負両方向にレベル
シフトさせた出力ビデオ信号Ｓ２を得るには、予め抵抗
Ｒ2 に一定電流を流して、抵抗Ｒ2 に発生する電圧をレ
ベルシフトさせる。また入力ビデオ信号Ｓ１を予め正方
向にレベルシフトさせて入力する。さらに抵抗Ｒ2 に流
す電流を調整して増減させることによつて、みかけ上、
正負両方向にレベルシフトされた出力ビデオ信号Ｓ２が
得られた。
【０００９】ところがこの方法では、入力ビデオ信号Ｓ
１を予め正方向にレベルシフトさせて入力するため、ダ
イナミツクレンジを狭くするという問題があつた。また
この方法のまま同期フイードバツククランプ回路１に供
給する電源電圧ＶCCを例えば３〔Ｖ〕に低下させると、
ダイナミツクレンジも電源電圧ＶCCに応じて狭くなる。
このため実際上、同期フイードバツククランプ回路１は
集積回路構成として低電圧で使用することに適さなかつ
た。
１を予め正方向にレベルシフトさせて入力するため、ダ
イナミツクレンジを狭くするという問題があつた。また
この方法のまま同期フイードバツククランプ回路１に供
給する電源電圧ＶCCを例えば３〔Ｖ〕に低下させると、
ダイナミツクレンジも電源電圧ＶCCに応じて狭くなる。
このため実際上、同期フイードバツククランプ回路１は
集積回路構成として低電圧で使用することに適さなかつ
た。
【００１０】本発明は以上の点を考慮してなされたもの
で、低電源電圧で入力信号を正負両方向にレベルシフト
させる際、従来と同様のダイナミツクレンジを確保し得
るレベルシフト回路を提案しようとするものである。
で、低電源電圧で入力信号を正負両方向にレベルシフト
させる際、従来と同様のダイナミツクレンジを確保し得
るレベルシフト回路を提案しようとするものである。
【００１１】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、入力信号（Ｓ３）を制御入力（Ｅ
1 ）に応じてレベルシフトした出力信号（Ｓ４）を出力
するレベルシフト回路（４）において、第１の定電流
（Ｉ2 ）をコレクタに流す第１のトランジスタ（Ｑ９）
と、第２の定電流（Ｉ1 ）をコレクタに流し、コレクタ
と同一の電位をベースに与えた第２のトランジスタ（Ｑ
８）と、第１及び第２のトランジスタ（Ｑ９及びＱ８）
のそれぞれのエミツタを接続し、制御入力（Ｅ1 ）に応
じたレベルシフト電圧を発生する抵抗（Ｒ4 ）とを設
け、入力信号（Ｓ３）を第１のトランジスタ（Ｑ９）の
ベースに入力し、入力信号（Ｓ３）をレベルシフト電圧
だけレベルシフトさせた出力信号（Ｓ４）を第２のトラ
ンジスタ（Ｑ８）のベースより出力させる。
め本発明においては、入力信号（Ｓ３）を制御入力（Ｅ
1 ）に応じてレベルシフトした出力信号（Ｓ４）を出力
するレベルシフト回路（４）において、第１の定電流
（Ｉ2 ）をコレクタに流す第１のトランジスタ（Ｑ９）
と、第２の定電流（Ｉ1 ）をコレクタに流し、コレクタ
と同一の電位をベースに与えた第２のトランジスタ（Ｑ
８）と、第１及び第２のトランジスタ（Ｑ９及びＱ８）
のそれぞれのエミツタを接続し、制御入力（Ｅ1 ）に応
じたレベルシフト電圧を発生する抵抗（Ｒ4 ）とを設
け、入力信号（Ｓ３）を第１のトランジスタ（Ｑ９）の
ベースに入力し、入力信号（Ｓ３）をレベルシフト電圧
だけレベルシフトさせた出力信号（Ｓ４）を第２のトラ
ンジスタ（Ｑ８）のベースより出力させる。
【００１２】
【作用】第１のトランジスタ（Ｑ９）のエミツタと、コ
レクタと同一の電位をベースに与えた第２のトランジス
タ（Ｑ８）のエミツタとを抵抗（Ｒ4 ）を介して共通に
接続すると共に、それぞれのコレクタに第１及び第２の
定電流（Ｉ2 及びＩ1 ）を流し、抵抗（Ｒ4 ）に流れる
電流を制御入力（Ｅ1 ）に応じて調整することにより、
低電源電圧（ＶCC）で入力信号（Ｓ３）を正負両方向に
レベルシフトさせる際、入力信号（Ｓ３）を予めレベル
シフトさせる必要がなくなつて、従来と同様のダイナミ
ツクレンジを確保し得る。
レクタと同一の電位をベースに与えた第２のトランジス
タ（Ｑ８）のエミツタとを抵抗（Ｒ4 ）を介して共通に
接続すると共に、それぞれのコレクタに第１及び第２の
定電流（Ｉ2 及びＩ1 ）を流し、抵抗（Ｒ4 ）に流れる
電流を制御入力（Ｅ1 ）に応じて調整することにより、
低電源電圧（ＶCC）で入力信号（Ｓ３）を正負両方向に
レベルシフトさせる際、入力信号（Ｓ３）を予めレベル
シフトさせる必要がなくなつて、従来と同様のダイナミ
ツクレンジを確保し得る。
【００１３】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００１４】図３との対応部分に同一符号を付して示す
図１において、４は全体としてビデオテープレコーダの
同期フイードバツククランプ回路を示し、３〔Ｖ〕の電
源電圧ＶCCが供給される集積回路構成でなる。同期フイ
ードバツククランプ回路４は、フイードバツク電圧Ｅ1
がフイードバツク入力部５に入力され、このフイードバ
ツク入力部５の出力Ｅ3 をレベルシフト部６に出力す
る。
図１において、４は全体としてビデオテープレコーダの
同期フイードバツククランプ回路を示し、３〔Ｖ〕の電
源電圧ＶCCが供給される集積回路構成でなる。同期フイ
ードバツククランプ回路４は、フイードバツク電圧Ｅ1
がフイードバツク入力部５に入力され、このフイードバ
ツク入力部５の出力Ｅ3 をレベルシフト部６に出力す
る。
【００１５】レベルシフト部３は入力ビデオ信号Ｓ３が
入力され、この出力Ｅ3 に応じて入力ビデオ信号Ｓ３の
電位を正方向又は負方向にシフトする。これによりレベ
ルシフト部３は同期信号の直流レベルを規定値にクラン
プした出力ビデオ信号Ｓ４を出力する。因みに、フイー
ドバツク電圧Ｅ1 は、検出回路（図示せず）が入力ビデ
オ信号Ｓ３の同期信号を所定の基準電圧と比較して出力
する検出出力に応じて調節される。
入力され、この出力Ｅ3 に応じて入力ビデオ信号Ｓ３の
電位を正方向又は負方向にシフトする。これによりレベ
ルシフト部３は同期信号の直流レベルを規定値にクラン
プした出力ビデオ信号Ｓ４を出力する。因みに、フイー
ドバツク電圧Ｅ1 は、検出回路（図示せず）が入力ビデ
オ信号Ｓ３の同期信号を所定の基準電圧と比較して出力
する検出出力に応じて調節される。
【００１６】フイードバツク電圧Ｅ1 は、フイードバツ
ク入力部５のＮＰＮ形トランジスタＱ６に入力される。
トランジスタＱ６と、ベースをトランジスタＱ６のコレ
クタに接続されたＰＮＰ形トランジスタＱ７とは、電流
Ｉ1 を抵抗Ｒ3 を介してダイオード接続されたＮＰＮ形
トランジスタＱ３に流す。トランジスタＱ３はベース電
圧を出力Ｅ3 として出力する。
ク入力部５のＮＰＮ形トランジスタＱ６に入力される。
トランジスタＱ６と、ベースをトランジスタＱ６のコレ
クタに接続されたＰＮＰ形トランジスタＱ７とは、電流
Ｉ1 を抵抗Ｒ3 を介してダイオード接続されたＮＰＮ形
トランジスタＱ３に流す。トランジスタＱ３はベース電
圧を出力Ｅ3 として出力する。
【００１７】レベルシフト部６のＮＰＮ形トランジスタ
Ｑ４は、ベースがトランジスタＱ３と共通に接続されて
カレントミラーに構成されている。これによりトランジ
スタＱ４は、電流Ｉ1 を流す。またトランジスタＱ４の
コレクタは、ダイオード接続されたＮＰＮ形トランジス
タＱ８のエミツタに接続されていると共に、抵抗Ｒ4を
介してＮＰＮ形トランジスタＱ９のエミツタに接続され
ている。
Ｑ４は、ベースがトランジスタＱ３と共通に接続されて
カレントミラーに構成されている。これによりトランジ
スタＱ４は、電流Ｉ1 を流す。またトランジスタＱ４の
コレクタは、ダイオード接続されたＮＰＮ形トランジス
タＱ８のエミツタに接続されていると共に、抵抗Ｒ4を
介してＮＰＮ形トランジスタＱ９のエミツタに接続され
ている。
【００１８】トランジスタＱ８及びＱ９は、コレクタが
ＰＮＰ形トランジスタＱ１０及びダイオード接続された
ＰＮＰ形トランジスタＱ１１でなるカレントミラーのそ
れぞれのコレクタに接続されている。入力ビデオ信号Ｓ
３は、トランジスタＱ９のベースに入力され、出力ビデ
オ信号Ｓ４は、トランジスタＱ８のベースより出力され
る。トランジスタＱ９のエミツタ及び抵抗Ｒ4 の接続中
点は電流Ｉ2 を流す定電流源７を介して接地ラインに接
続されている。
ＰＮＰ形トランジスタＱ１０及びダイオード接続された
ＰＮＰ形トランジスタＱ１１でなるカレントミラーのそ
れぞれのコレクタに接続されている。入力ビデオ信号Ｓ
３は、トランジスタＱ９のベースに入力され、出力ビデ
オ信号Ｓ４は、トランジスタＱ８のベースより出力され
る。トランジスタＱ９のエミツタ及び抵抗Ｒ4 の接続中
点は電流Ｉ2 を流す定電流源７を介して接地ラインに接
続されている。
【００１９】以上の構成において、電流Ｉ2 及びＩ1 が
次式、
次式、
【数１】 となるとき、抵抗Ｒ4 に流れる電流ＩR は、ＩR ＝０と
なり、抵抗Ｒ4 の両端には電圧が発生しない。これによ
り入力ビデオ信号Ｓ３の電圧をＶIN、出力ビデオ信号Ｓ
４の電圧をＶOUT とすると、次式、
なり、抵抗Ｒ4 の両端には電圧が発生しない。これによ
り入力ビデオ信号Ｓ３の電圧をＶIN、出力ビデオ信号Ｓ
４の電圧をＶOUT とすると、次式、
【数２】 が求められる。
【００２０】ここで電流Ｉ1 をΔＩだけ増やし、Ｉ1 ＋
ΔＩとする場合を考える。この場合、トランジスタＱ８
及びＱ９のそれぞれのコレクタ電流Ｉ8C及びＩ9Cは、カ
レントミラーのトランジスタＱ１０及びＱ１１で折り返
されていることにより、次式、
ΔＩとする場合を考える。この場合、トランジスタＱ８
及びＱ９のそれぞれのコレクタ電流Ｉ8C及びＩ9Cは、カ
レントミラーのトランジスタＱ１０及びＱ１１で折り返
されていることにより、次式、
【数３】 の関係となる。
【００２１】従つて、トランジスタＱ８及びＱ９のエミ
ツタ電流Ｉ8E及びＩ9Eは、近似的に、次式、
ツタ電流Ｉ8E及びＩ9Eは、近似的に、次式、
【数４】 の関係となる。またエミツタ電流Ｉ8E及びＩ9Eは、次
式、
式、
【数５】 で求められる。（１）式及び（３）式より、次式、
【数６】 が求められる。
【００２２】トランジスタＱ９のエミツタ側の定電流源
７は定電流Ｉ2 を流していることにより、トランジスタ
Ｑ９のエミツタ側より抵抗Ｒ4 を介してトランジスタＱ
８のエミツタ側に流れる電流ＩR は、ＩR ＝ΔＩ／２と
なる。このときの電圧ＶIN及びＶOUT は、次式、
７は定電流Ｉ2 を流していることにより、トランジスタ
Ｑ９のエミツタ側より抵抗Ｒ4 を介してトランジスタＱ
８のエミツタ側に流れる電流ＩR は、ＩR ＝ΔＩ／２と
なる。このときの電圧ＶIN及びＶOUT は、次式、
【数７】 で求められる。すなわち図４に示すように、入力ビデオ
信号Ｓ３に対して−ΔＩ・Ｒ4 ／２だけレベルシフトさ
せたものが出力ビデオ信号Ｓ４となる。
信号Ｓ３に対して−ΔＩ・Ｒ4 ／２だけレベルシフトさ
せたものが出力ビデオ信号Ｓ４となる。
【００２３】一方、電流Ｉ1 をΔＩだけ減らし、Ｉ1 −
ΔＩとする場合を考える。この場合、上述した電流Ｉ1
をΔＩだけ増や場合と同様の手順で考えることによつ
て、電圧ＶIN及びＶOUT は、次式、
ΔＩとする場合を考える。この場合、上述した電流Ｉ1
をΔＩだけ増や場合と同様の手順で考えることによつ
て、電圧ＶIN及びＶOUT は、次式、
【数８】 で求められる。すなわち入力ビデオ信号Ｓ３に対してΔ
Ｉ・Ｒ4 ／２だけレベルシフトさせたものが出力ビデオ
信号Ｓ４となる。
Ｉ・Ｒ4 ／２だけレベルシフトさせたものが出力ビデオ
信号Ｓ４となる。
【００２４】電流Ｉ2 を基準の定電流とし、電流Ｉ1 を
同期レベル検出回路の検出出力に応じた誤差電流等で可
変させた時のレベルシフト電圧をＶOFF とすると、次
式、
同期レベル検出回路の検出出力に応じた誤差電流等で可
変させた時のレベルシフト電圧をＶOFF とすると、次
式、
【数９】 となる。これにより電流Ｉ1 及びＩ2 が、次式、
【数１０】 のときには負のレベルシフトが発生する。一方、電流Ｉ
1 及びＩ2 が、次式、
1 及びＩ2 が、次式、
【数１１】 のときには正のレベルシフトが発生することになる。
【００２５】このようにして、入力ビデオ信号Ｓ３を予
め規定レベルと異なるようレベルシフトさせることな
く、入力ビデオ信号Ｓ３に対して正負両方向のレベルシ
フトを発生させることができる。これにより入力ビデオ
信号Ｓ３に与えていたレベルシフトが不要となつて、低
電圧でも従来と同様のダイナミツクレンジを確保するこ
とができる。
め規定レベルと異なるようレベルシフトさせることな
く、入力ビデオ信号Ｓ３に対して正負両方向のレベルシ
フトを発生させることができる。これにより入力ビデオ
信号Ｓ３に与えていたレベルシフトが不要となつて、低
電圧でも従来と同様のダイナミツクレンジを確保するこ
とができる。
【００２６】因みに、レベルシフト特性線の傾きは、電
流Ｉ1 及びＩ2 と、抵抗Ｒ4 とによつて決められる。フ
イードバツククランプの誤差電流に対する感度は、抵抗
Ｒ3及びＲ4 の比で決められる（ここではＲ3 ＝Ｒ4 ／
２に設定されている）。トランジスタＱ８のベースに接
続される出力部は、トランジスタＱ８のベースとコレク
タとを同電位とするものであれば、バートン回路等、任
意の構成をとることができる。
流Ｉ1 及びＩ2 と、抵抗Ｒ4 とによつて決められる。フ
イードバツククランプの誤差電流に対する感度は、抵抗
Ｒ3及びＲ4 の比で決められる（ここではＲ3 ＝Ｒ4 ／
２に設定されている）。トランジスタＱ８のベースに接
続される出力部は、トランジスタＱ８のベースとコレク
タとを同電位とするものであれば、バートン回路等、任
意の構成をとることができる。
【００２７】以上の構成によれば、トランジスタＱ９の
エミツタと、ダイオード接続されたトランジスタＱ８の
エミツタとを抵抗Ｒ4 を介して共通に接続すると共に、
それぞれのコレクタに同一電流を流し、抵抗Ｒ4 に流れ
る電流ＩR をフイードバツク電圧Ｅ1 に応じて調整する
ことにより、低電源電圧で入力ビデオ信号Ｓ３を正負両
方向にレベルシフトさせる際、入力ビデオ信号Ｓ３を予
めレベルシフトさせる必要がなくなつて、従来と同様の
ダイナミツクレンジを確保することができる。
エミツタと、ダイオード接続されたトランジスタＱ８の
エミツタとを抵抗Ｒ4 を介して共通に接続すると共に、
それぞれのコレクタに同一電流を流し、抵抗Ｒ4 に流れ
る電流ＩR をフイードバツク電圧Ｅ1 に応じて調整する
ことにより、低電源電圧で入力ビデオ信号Ｓ３を正負両
方向にレベルシフトさせる際、入力ビデオ信号Ｓ３を予
めレベルシフトさせる必要がなくなつて、従来と同様の
ダイナミツクレンジを確保することができる。
【００２８】また感度が抵抗Ｒ3 及びＲ4 の比で設定さ
れることにより、感度設定を簡素化することができる。
れることにより、感度設定を簡素化することができる。
【００２９】なお上述の実施例においては、トランジス
タＱ８及びＱ９のエミツタにそれぞれトランジスタＱ４
及び定電流源７を接続する場合について述べたが、本発
明はこれに限らず、トランジスタＱ８及びＱ９のエミツ
タにそれぞれ定電流源７及びトランジスタＱ４を接続す
ることによつて、上述と逆向きのレベルシフトを発生す
ることができる。この場合にも上述と同様の効果を得る
ことができる。
タＱ８及びＱ９のエミツタにそれぞれトランジスタＱ４
及び定電流源７を接続する場合について述べたが、本発
明はこれに限らず、トランジスタＱ８及びＱ９のエミツ
タにそれぞれ定電流源７及びトランジスタＱ４を接続す
ることによつて、上述と逆向きのレベルシフトを発生す
ることができる。この場合にも上述と同様の効果を得る
ことができる。
【００３０】また上述の実施例においては、トランジス
タＱ３、Ｑ４、Ｑ６〜Ｑ９がＮＰＮ形でなり、トランジ
スタＱ１０及びＱ１１がＰＮＰ形でなる場合について述
べたが、本発明はこれに限らず、トランジスタＱ３、Ｑ
４、Ｑ６〜Ｑ９がＰＮＰ形でなり、トランジスタＱ１０
及びＱ１１がＮＰＮ形でなる場合にも適用できる。
タＱ３、Ｑ４、Ｑ６〜Ｑ９がＮＰＮ形でなり、トランジ
スタＱ１０及びＱ１１がＰＮＰ形でなる場合について述
べたが、本発明はこれに限らず、トランジスタＱ３、Ｑ
４、Ｑ６〜Ｑ９がＰＮＰ形でなり、トランジスタＱ１０
及びＱ１１がＮＰＮ形でなる場合にも適用できる。
【００３１】さらに上述の実施例においては、電流Ｉ1
及びＩ2 が等しく設定されている場合について述べた
が、本発明はこれに限らず、電流Ｉ1 及びＩ2 が不等に
設定されている場合にも適用できる。
及びＩ2 が等しく設定されている場合について述べた
が、本発明はこれに限らず、電流Ｉ1 及びＩ2 が不等に
設定されている場合にも適用できる。
【００３２】さらに上述の実施例においては、入力ビデ
オ信号Ｓ３の同期信号の直流レベルをクランプする場合
について述べたが、本発明はこれに限らず、任意の信号
の直流レベルを検出した検出出力に応じて入力信号をレ
ベルシフトする場合に広く適用できる。
オ信号Ｓ３の同期信号の直流レベルをクランプする場合
について述べたが、本発明はこれに限らず、任意の信号
の直流レベルを検出した検出出力に応じて入力信号をレ
ベルシフトする場合に広く適用できる。
【００３３】
【発明の効果】上述のように本発明によれば、第１のト
ランジスタのエミツタと、コレクタと同一の電位をベー
スに与えた第２のトランジスタのエミツタとを抵抗を介
して共通に接続すると共に、それぞれのコレクタに第１
及び第２の定電流を流し、抵抗に流れる電流を制御入力
に応じて調整することにより、低電源電圧で入力信号を
正負両方向にレベルシフトさせる際、入力信号を予めレ
ベルシフトさせる必要がなくなつて、従来と同様のダイ
ナミツクレンジを確保し得るレベルシフト回路を実現で
きる。
ランジスタのエミツタと、コレクタと同一の電位をベー
スに与えた第２のトランジスタのエミツタとを抵抗を介
して共通に接続すると共に、それぞれのコレクタに第１
及び第２の定電流を流し、抵抗に流れる電流を制御入力
に応じて調整することにより、低電源電圧で入力信号を
正負両方向にレベルシフトさせる際、入力信号を予めレ
ベルシフトさせる必要がなくなつて、従来と同様のダイ
ナミツクレンジを確保し得るレベルシフト回路を実現で
きる。
【図１】本発明によるレベルシフト回路の一実施例によ
る同期フイードバツククランプ回路を示す接続図であ
る。
る同期フイードバツククランプ回路を示す接続図であ
る。
【図２】実施例によるレベルシフトの方向を示す波形図
である。
である。
【図３】従来の同期フイードバツククランプ回路を示す
接続図である。
接続図である。
【図４】従来のレベルシフトの方向を示す波形図であ
る。
る。
１、４……同期フイードバツククランプ回路、２、５…
…フイードバツク入力部、３、６……レベルシフト部、
７……定電流源。
…フイードバツク入力部、３、６……レベルシフト部、
７……定電流源。
Claims (7)
- 【請求項１】入力信号を制御入力に応じてレベルシフト
した出力信号を出力するレベルシフト回路において、 第１の定電流をコレクタに流す第１のトランジスタと、 第２の定電流をコレクタに流し、コレクタと同一の電位
をベースに与えた第２のトランジスタと、 上記第１及び第２のトランジスタのそれぞれのエミツタ
を接続し、上記制御入力に応じたレベルシフト電圧を発
生する抵抗とを具え、上記入力信号を上記第１のトラン
ジスタのベースに入力し、当該入力信号を上記レベルシ
フト電圧だけレベルシフトさせた上記出力信号を上記第
２のトランジスタのベースより出力することを特徴とす
るレベルシフト回路。 - 【請求項２】上記第１及び第２の定電流は、ほぼ等し
く、 上記レベルシフト電圧は、上記抵抗の両端側にそれぞれ
流す電流を異ならせることによつて発生させることを特
徴とする請求項１に記載のレベルシフト回路。 - 【請求項３】第１の電源に接続して、上記第１及び第２
の定電流を流すカレントミラー電流源と、 上記第１のトランジスタのエミツタと上記抵抗の一端と
の接続中点を第２の電源に接続する第２の電流源と、 上記第２のトランジスタのエミツタと上記抵抗の他端と
の接続中点を上記第２の電源に接続する第３の電流源と
を有し、上記第２又は第３の電流源が流す電流を上記制
御入力に応じて制御して、上記抵抗の両端側にそれぞれ
流す電流を異ならせることによつて上記レベルシフト電
圧を発生させることを特徴とする請求項１又は請求項２
に記載のレベルシフト回路。 - 【請求項４】上記第１及び第２の電源の差電圧は、ほぼ
３〔Ｖ〕以下でなることを特徴とする請求項１、請求項
２又は請求項３に記載のレベルシフト回路。 - 【請求項５】上記第１及び第２のトランジスタは、第１
導電形でなり上記カレントミラー電流源は、第２導電形
のトランジスタで構成されることを特徴とする請求項
１、請求項２又は請求項３に記載のレベルシフト回路。 - 【請求項６】上記制御入力は、上記入力信号の直流成分
に基づいて調整されることを特徴とする請求項１に記載
のレベルシフト回路。 - 【請求項７】上記入力信号は、ビデオ信号でなり、 上記直流成分は、上記ビデオ信号の同期信号の直流成分
でなり、 上記制御入力は、上記同期信号の直流成分と基準電圧と
の誤差電圧に応じて調整され、 上記同期信号の直流成分を所定の値にクランプすること
を特徴とする請求項１又は請求項６に記載のレベルシフ
ト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6287541A JPH08125887A (ja) | 1994-10-26 | 1994-10-26 | レベルシフト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6287541A JPH08125887A (ja) | 1994-10-26 | 1994-10-26 | レベルシフト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08125887A true JPH08125887A (ja) | 1996-05-17 |
Family
ID=17718677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6287541A Pending JPH08125887A (ja) | 1994-10-26 | 1994-10-26 | レベルシフト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08125887A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010258813A (ja) * | 2009-04-24 | 2010-11-11 | Mitsumi Electric Co Ltd | 映像信号入力回路 |
-
1994
- 1994-10-26 JP JP6287541A patent/JPH08125887A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010258813A (ja) * | 2009-04-24 | 2010-11-11 | Mitsumi Electric Co Ltd | 映像信号入力回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6292031B1 (en) | Level shift circuit with common mode level control | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| JPH08125887A (ja) | レベルシフト回路 | |
| EP0496449A1 (en) | Switching bridge amplifier | |
| JP3127878B2 (ja) | クランプ回路 | |
| US4788478A (en) | Speed control system for DC motor | |
| US6441645B2 (en) | Low voltage bipolar drive circuits | |
| EP1076925B1 (en) | Rectifier circuit | |
| JPH0518307B2 (ja) | ||
| JP2557552B2 (ja) | ピーククリップ回路 | |
| JP2754824B2 (ja) | 定電圧回路 | |
| JP3068903B2 (ja) | ゲイン制御回路 | |
| JPH0522633A (ja) | 画質調整回路 | |
| US4450412A (en) | Balanced amplifier output stage | |
| JP2591853B2 (ja) | クランプ回路 | |
| JP2828836B2 (ja) | 帰還型増幅器のバイアス回路 | |
| JP3290264B2 (ja) | ガンマ補正回路 | |
| JP3398907B2 (ja) | バイアス電流制御装置 | |
| JP2884574B2 (ja) | スライス回路 | |
| JP2931713B2 (ja) | クランプ回路 | |
| JPH0618011B2 (ja) | 直流基準電圧発生回路 | |
| JPH0533105Y2 (ja) | ||
| JPH0122288Y2 (ja) | ||
| JPH0576044B2 (ja) | ||
| JPH0653747A (ja) | 雑音低減回路 |