JP2591853B2 - クランプ回路 - Google Patents
クランプ回路Info
- Publication number
- JP2591853B2 JP2591853B2 JP2232889A JP23288990A JP2591853B2 JP 2591853 B2 JP2591853 B2 JP 2591853B2 JP 2232889 A JP2232889 A JP 2232889A JP 23288990 A JP23288990 A JP 23288990A JP 2591853 B2 JP2591853 B2 JP 2591853B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- differential amplifier
- voltage
- circuit
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はクランプ回路に関し、特に入力電圧が一定値
以下、又は一定値以上になると出力電圧を一定に保つク
ランプ回路に関する。
以下、又は一定値以上になると出力電圧を一定に保つク
ランプ回路に関する。
従来、入力電圧が一定値（VL）以下、又は一定値以上
（VH）になると出力電圧を一定に保つクランプ回路は、
第３図に示す様な回路構成となっていた。
（VH）になると出力電圧を一定に保つクランプ回路は、
第３図に示す様な回路構成となっていた。
第３図において、従来のクランプ回路は、npnトラン
ジスタTr10,Tr11,Tr12と、トランジスタのベース・コレ
クタを短絡してなるダイオードD3,D4と、抵抗R3と、定
電流源I4,I5と、定電圧源VL,VHと、電源端子１と、入力
端子２と、出力端子３とを備えている。次に従来回路の
動作を、第３図を用いて説明する。入力電圧VINを差動
で構成するトランジスタTr10のベースに接続し、もう一
つの差動を構成するトランジスタ11のベースには、第１
のクランプ電圧設定電圧源（VL）を印加し、トランジス
タTr10,11のエミッタは共通となり、定電流源I4に接続
されている。従って、節点４での電圧Ｖ（４）は、次式
となる。
ジスタTr10,Tr11,Tr12と、トランジスタのベース・コレ
クタを短絡してなるダイオードD3,D4と、抵抗R3と、定
電流源I4,I5と、定電圧源VL,VHと、電源端子１と、入力
端子２と、出力端子３とを備えている。次に従来回路の
動作を、第３図を用いて説明する。入力電圧VINを差動
で構成するトランジスタTr10のベースに接続し、もう一
つの差動を構成するトランジスタ11のベースには、第１
のクランプ電圧設定電圧源（VL）を印加し、トランジス
タTr10,11のエミッタは共通となり、定電流源I4に接続
されている。従って、節点４での電圧Ｖ（４）は、次式
となる。
VIN＞VLの時、 Ｖ（４）＝VIN−VBE(Tr10) …… ここで、VBE…ベースエミッタ間順方向電圧降下。
VIN＜VLの時、 Ｖ（４）＝VL−VBE(Tr11) …… 次に、トランジスタTr12のベースには、第２のクラン
プ電圧設定用電源（VH）を印加し、エミッタには定電流
源I5を接続している為、節点５での電圧Ｖ（５）は、次
式となる。
プ電圧設定用電源（VH）を印加し、エミッタには定電流
源I5を接続している為、節点５での電圧Ｖ（５）は、次
式となる。
Ｖ（５）＝VH−VBE(Tr12) …… 次に節点4,5にダイオードD3,D4のカソード側（エミッ
タ側）を接続し、そのアノード側（コレクタ・ベースシ
ョート側）を共通とし、抵抗R3を介し電源に接続してお
り、ダイオードD3,D4のアノード側を出力端子としてい
る。ここで、出力電圧VOは、次式となる。
タ側）を接続し、そのアノード側（コレクタ・ベースシ
ョート側）を共通とし、抵抗R3を介し電源に接続してお
り、ダイオードD3,D4のアノード側を出力端子としてい
る。ここで、出力電圧VOは、次式となる。
Ｖ（４）＞Ｖ（５）のとき、 VO＝Ｖ（５）＋VBE(D4) …… Ｖ（４）＜Ｖ（５）のとき、 VO＝Ｖ（４）＋VBE(D3) …… 従って、第１のクランプ電圧設定用電源VL,第２のク
ランプ電圧設定用電源VHを、VL＜VHの関係が成り立つ様
に設定し、さらにトランジスタTr10,11,ダイオードD3,D
4,トランジスタTr12を同一サイズ、同一型状にすると、
VIN＜VL＜VHのとき、出力電圧VOは、前記，式よ
り、次式となる。
ランプ電圧設定用電源VHを、VL＜VHの関係が成り立つ様
に設定し、さらにトランジスタTr10,11,ダイオードD3,D
4,トランジスタTr12を同一サイズ、同一型状にすると、
VIN＜VL＜VHのとき、出力電圧VOは、前記，式よ
り、次式となる。
VO＝VL−VBE(Tr11)＋VBE(D3) ここで、VBE(Tr11)とVBE(D3)とが、等しい状態（Trサ
イズ型状が同じ）の為、VBE(Tr11)＝VBE(D3)となる。従
って、VO＝VLとなる。第１のクランプ電圧設定用電圧源
VLの値でクランプされる。この時の出力電圧をVOLとお
くと、VOL＝VLとなる。
イズ型状が同じ）の為、VBE(Tr11)＝VBE(D3)となる。従
って、VO＝VLとなる。第１のクランプ電圧設定用電圧源
VLの値でクランプされる。この時の出力電圧をVOLとお
くと、VOL＝VLとなる。
VL＜VIN＜VHのとき、出力電圧VOは前記，式よ
り、次式となる。
り、次式となる。
VO＝VIN−VBE(Tr10)＋VBE(D3)ここで、トランジスタT
r10,ダイオードD3は同一型状，サイズの為、VBE(Tr10)
＝VBE(D3)となり、VO＝VINとなる。
r10,ダイオードD3は同一型状，サイズの為、VBE(Tr10)
＝VBE(D3)となり、VO＝VINとなる。
VL＜VH＜VINのとき、出力電圧VOは前記，式よ
り、次式となる。
り、次式となる。
VO＝VH−VBE(Tr12)＋VBE(D4)ここで、トランジスタTr
12とダイオードD3とは同一型状，サイズの為、V
BE(Tr12)＝VBE(D4)となる。従ってVO＝VHとなり、第２
のクランプ電圧設定用電圧源VHの値でクランプされる。
この時出力電圧をVOHおくと、VOH＝VHとなる。
12とダイオードD3とは同一型状，サイズの為、V
BE(Tr12)＝VBE(D4)となる。従ってVO＝VHとなり、第２
のクランプ電圧設定用電圧源VHの値でクランプされる。
この時出力電圧をVOHおくと、VOH＝VHとなる。
入力電圧VINは、以上の様な関係にある為、第４図に
示す特性となる。第４図の破線は、クランプのかからな
い場合の入出力関係を示す。
示す特性となる。第４図の破線は、クランプのかからな
い場合の入出力関係を示す。
前述した従来のクランプ回路は、トランジスタのVBE
による電圧降下を利用している為、入力電圧がVL＜VIN
＜VHの状態に於てVO＝VINとなり、電圧利得は１倍とな
り、増幅する事が出来ないという欠点がある。
による電圧降下を利用している為、入力電圧がVL＜VIN
＜VHの状態に於てVO＝VINとなり、電圧利得は１倍とな
り、増幅する事が出来ないという欠点がある。
本発明の目的は、クランプしない範囲内において、電
圧利得が得られるようにしたクランプ回路を提供するこ
とにある。
圧利得が得られるようにしたクランプ回路を提供するこ
とにある。
本発明は、第一のカレントミラー回路の基準側トラン
ジスタを負荷としベースに外部からの入力を受ける反転
入力トランジスタのエミッタと前記第一のカレントミラ
ー回路のミラー側トランジスタを負荷とする非反転入力
トランジスタのエミッタとを共通接続し、その共通接続
のエミッタに定電流源を接続してなる差動増幅器と、そ
の差動増幅器の非反転出力点に接続されて前記差動増幅
器の非反転出力をエミッタフォロワで出力するトランジ
スタとを含んでなり、前記エミッタフォロワの負荷を直
列接続の抵抗で構成することによりエミッタフォロワの
出力を抵抗分割して前記非反転入力トランジスタのベー
スに帰還させる構成の帰還回路を有する第一の差動増幅
器に対し、エミッタが前記第一の差動増幅器の共通エミ
ッタに接続されベースに第一のクランプ電圧設定用電圧
源が接続された、前記反転入力トランジスタと同一導電
型のトランジスタであって、第二のカレントミラー回路
の基準側トランジスタを負荷とするトランジスタを設け
ると共に、前記第二のカレントミラー回路のミラー側ト
ランジスタを前記第一のカレントミラー回路のミラー側
トランジスタに並列に接続し、前記第一の差動増幅器を
構成するトランジスタとは逆導電型の二つのトランジス
タで構成される第二の差動増幅器を設け、その第二の差
動増幅器の一方の入力点を前記第一の差動増幅器のエミ
ッタフォロワの出力点に接続し、他方の入力点を第二の
クランプ電圧設定用電圧源に接続し、前記第二の差動増
幅器の共通のエミッタをこのクランプ回路の出力点とし
たことを特徴とする。
ジスタを負荷としベースに外部からの入力を受ける反転
入力トランジスタのエミッタと前記第一のカレントミラ
ー回路のミラー側トランジスタを負荷とする非反転入力
トランジスタのエミッタとを共通接続し、その共通接続
のエミッタに定電流源を接続してなる差動増幅器と、そ
の差動増幅器の非反転出力点に接続されて前記差動増幅
器の非反転出力をエミッタフォロワで出力するトランジ
スタとを含んでなり、前記エミッタフォロワの負荷を直
列接続の抵抗で構成することによりエミッタフォロワの
出力を抵抗分割して前記非反転入力トランジスタのベー
スに帰還させる構成の帰還回路を有する第一の差動増幅
器に対し、エミッタが前記第一の差動増幅器の共通エミ
ッタに接続されベースに第一のクランプ電圧設定用電圧
源が接続された、前記反転入力トランジスタと同一導電
型のトランジスタであって、第二のカレントミラー回路
の基準側トランジスタを負荷とするトランジスタを設け
ると共に、前記第二のカレントミラー回路のミラー側ト
ランジスタを前記第一のカレントミラー回路のミラー側
トランジスタに並列に接続し、前記第一の差動増幅器を
構成するトランジスタとは逆導電型の二つのトランジス
タで構成される第二の差動増幅器を設け、その第二の差
動増幅器の一方の入力点を前記第一の差動増幅器のエミ
ッタフォロワの出力点に接続し、他方の入力点を第二の
クランプ電圧設定用電圧源に接続し、前記第二の差動増
幅器の共通のエミッタをこのクランプ回路の出力点とし
たことを特徴とする。
次に図面を参照しながら本発明を説明する。
第１図は本発明の一実施例のクランプ回路図を示す回
路図である。トランジスタTr1,Tr3,は差動入力回路で、
ダイオードD1,トランジスタTr5は第１のカレントミラー
回路で、これらトランジスタTr1,Tr3,ダイオードD1,Tr5
により差動増幅器を構成し、トランジスタTr6のエミッ
タを出力とし、さらに抵抗R1,R2により帰還回路を構成
する。ここで、第１のクランプ電圧設定用電圧源VLをベ
ースに、エミッタを差動増幅器の共通エミッタに、コレ
クタを第２のカレントミラー回路の基準側に接続した第
１のトランジスタTr2,第２のカレントミラー回路を構成
するダイオードD2,トランジスタTr4の出力であるトラン
ジスタTr4のコレクタは、差動増幅器の非反転入力トラ
ンジスタTr3のコレクタに接続している。半波整流回路
はTr7,8により差動構成され、半波整流回路の入力であ
るトランジスタTr7のベースには、前記差動増幅器の出
力が接続されている。また、半波整流回路の基準側であ
るトランジスタTr8のベースには、第２のクランプ電圧
設定用電圧源VHを印加し、トランジスタTr7,Tr8の共通
エミッタを半波整流回路の出力とし、トランジスタTr9
のベースに接続し、トランジスタTr9のエミッタには負
荷である定電流源I3を接続し、トランジスタTr9のエミ
ッタを出力端子３としてある。
路図である。トランジスタTr1,Tr3,は差動入力回路で、
ダイオードD1,トランジスタTr5は第１のカレントミラー
回路で、これらトランジスタTr1,Tr3,ダイオードD1,Tr5
により差動増幅器を構成し、トランジスタTr6のエミッ
タを出力とし、さらに抵抗R1,R2により帰還回路を構成
する。ここで、第１のクランプ電圧設定用電圧源VLをベ
ースに、エミッタを差動増幅器の共通エミッタに、コレ
クタを第２のカレントミラー回路の基準側に接続した第
１のトランジスタTr2,第２のカレントミラー回路を構成
するダイオードD2,トランジスタTr4の出力であるトラン
ジスタTr4のコレクタは、差動増幅器の非反転入力トラ
ンジスタTr3のコレクタに接続している。半波整流回路
はTr7,8により差動構成され、半波整流回路の入力であ
るトランジスタTr7のベースには、前記差動増幅器の出
力が接続されている。また、半波整流回路の基準側であ
るトランジスタTr8のベースには、第２のクランプ電圧
設定用電圧源VHを印加し、トランジスタTr7,Tr8の共通
エミッタを半波整流回路の出力とし、トランジスタTr9
のベースに接続し、トランジスタTr9のエミッタには負
荷である定電流源I3を接続し、トランジスタTr9のエミ
ッタを出力端子３としてある。
次に本発明の実施例により、動作の説明を行う。VIN
＜VLのとき、差動増幅器は、トランジスタTr2,ダイオー
ドD2,トランジスタTr4,Tr3の回路が動作し、差動増幅器
出力である節点２の電圧を、抵抗R1,R2で分割し、非反
転入力トランジスタTr3のベースに帰還している為、節
点１での電圧Ｖ（１）は、次式となる。
＜VLのとき、差動増幅器は、トランジスタTr2,ダイオー
ドD2,トランジスタTr4,Tr3の回路が動作し、差動増幅器
出力である節点２の電圧を、抵抗R1,R2で分割し、非反
転入力トランジスタTr3のベースに帰還している為、節
点１での電圧Ｖ（１）は、次式となる。
Ｖ（１）＝VL …… 前記式を代入すると、次式となる。
ここで、抵抗R1,R2の抵抗値をそれぞれR1,R2とする。
VIN＜VLのとき、差動増幅器はトランジスタTr1,ダイ
オードD1,トランジスタTr5,Tr3で構成され、差動増幅器
出力である節点の電圧を抵抗R1,R2で分割し、トランジ
スタTr3のベースに帰還しているため、次式となる。
オードD1,トランジスタTr5,Tr3で構成され、差動増幅器
出力である節点の電圧を抵抗R1,R2で分割し、トランジ
スタTr3のベースに帰還しているため、次式となる。
Ｖ（１）＝VIN …… 従って、前記式に代入する事により、次式となる。
次に、半波整流回路の入力となるトランジスタTr7の
ベースと基準側トランジスタTr8について述べる。
ベースと基準側トランジスタTr8について述べる。
Ｖ（２）＜VHの場合、節点３の電圧Ｖ（３）は、次式
となる。
となる。
Ｖ（３）＝Ｖ（２）＋VBE(Tr7) …… さらに、Ｖ（２）＞VHの場合、節点３の電圧Ｖ（３）
は、次式となる。
は、次式となる。
Ｖ（３）＝VH＋VBE(Tr8) …… Ｖ（２）＞VHの状態になると、Ｖ（３）の電位はVH＋
VBE(Tr8)でクランプされる。また、出力端子電圧VOは、
トランジスタTr7,Tr8,Tr9のVBEを一定にすることによ
り、次式となる。
VBE(Tr8)でクランプされる。また、出力端子電圧VOは、
トランジスタTr7,Tr8,Tr9のVBEを一定にすることによ
り、次式となる。
VO＝Ｖ（３）−VBE(Tr9) …… 前記，式より、 Ｖ（２）＜VHの場合、 VO＝V(2) …… Ｖ（２）＞VHの場合、 VO＝VH …… 以上の動作になる為、 VIN＜VL＜VHの状態に於て、 前記，式より、次式が得られる。
この時出力電圧はVOは、 でクランプされる為、この時の出力電圧をVOLとする。
VL＜VIN＜VHの状態に於ては、前記，式より、次
式が得られる。
式が得られる。
VL＜VH＜VINの状態に於ては、前記，式より、次
式となる。
式となる。
VO＝VH …… この時出力電圧VOは第２のクランプ電圧設定用電源VH
でクランプされる為、この時の出力電圧をVOHとする。
でクランプされる為、この時の出力電圧をVOHとする。
R1を０Ωとすると、前記，，式は、次式とな
る。
る。
VIN＜VL＜VHのとき、VO＝VOL＝VL VL＜VIN＜VHのとき、VO＝VIN VL＜VH＜VINのとき、VO＝VOH＝VH このように、従来と同様の特性となる。これを、第２
図のａに示す。ここで、破線はクランプしない時の入出
力を表わす。又、抵抗値R1とR2の比を1:1とし、さらに
トランジスタTr2のベース電位をVL/2とすると、次式が
得られる。前記，，式は、次式となる。
図のａに示す。ここで、破線はクランプしない時の入出
力を表わす。又、抵抗値R1とR2の比を1:1とし、さらに
トランジスタTr2のベース電位をVL/2とすると、次式が
得られる。前記，，式は、次式となる。
VIN＜VL/2＜VHのとき、VO＝VOL＝２・VL/2＝VL ＶL/2＜VIN＜VHのとき、VO＝2VIN ＶL/2＜VH＜VINのとき、VO＝VOH＝VH この為、出力電圧は従来のクランプ値VL,VHでクラン
プされるが、VL/2＜VIN＜VHの入力の時のみ、VO＝２・V
INとなり電圧利得は２倍となる。この特性を第２図のｂ
に示す。
プされるが、VL/2＜VIN＜VHの入力の時のみ、VO＝２・V
INとなり電圧利得は２倍となる。この特性を第２図のｂ
に示す。
同様に抵抗R1,R2の比をＮ倍にし、VLの値をVL/（１＋
Ｎ）にすることにより、電圧利得は（１＋Ｎ）倍にする
ことが出来る。
Ｎ）にすることにより、電圧利得は（１＋Ｎ）倍にする
ことが出来る。
〔発明の効果〕 以上説明したように、本発明は、帰還回路を有した差
動増幅回路の帰還量と、第１のトランジスタのベースに
印加する第１のクランプ電圧設定用電圧源の値を変える
ことにより、出力電圧のクランプ値を一定にし、さらに
出力をクランプしない入力電圧に於ては、希望する電圧
利得を得ることが出来るという効果がある。
動増幅回路の帰還量と、第１のトランジスタのベースに
印加する第１のクランプ電圧設定用電圧源の値を変える
ことにより、出力電圧のクランプ値を一定にし、さらに
出力をクランプしない入力電圧に於ては、希望する電圧
利得を得ることが出来るという効果がある。
尚、本発明の一実施例で示した差動増幅回路，カレン
トミラー回路半波整流回路の極性を、NPN→PNP,PNP→NP
Nの様に変えることによっても、同様の特性を得ること
が出来る。
トミラー回路半波整流回路の極性を、NPN→PNP,PNP→NP
Nの様に変えることによっても、同様の特性を得ること
が出来る。
第１図は本発明の一実施例のクランプ回路の回路図、第
２図は第１図のクランプ回路による入出力特性図、第３
図は従来のクランプ回路を示す回路図、第４図は第３図
の従来回路による入出力特性図である。 Tr1,Tr2,Tr3,Tr6,Tr9,Tr10,Tr11,Tr12……NPN型トラン
ジスタ、Tr4,Tr5,Tr7,Tr8……PNP型トランジスタ、D1,D
2……PNP型コレクタ・ベースショートダイオード、D3,D
4……NPN型コレクタ・ベースショートダイオード、R1,R
3……抵抗、I1〜I5……定電流源、VIN……入力電圧、VO
……出力電圧、ａ……電圧利得１倍の入出力特性、ｂ…
…電圧利得２倍の入出力特性、VL……第１のクランプ電
圧設定用電圧、VH……第２のクランプ電圧設定用電圧、
VOL……第１のクランプ電圧設定用電圧源でクランプさ
れた出力電圧、VOH……第２のクランプ電圧設定用電圧
源でクランプされた出力電圧。
２図は第１図のクランプ回路による入出力特性図、第３
図は従来のクランプ回路を示す回路図、第４図は第３図
の従来回路による入出力特性図である。 Tr1,Tr2,Tr3,Tr6,Tr9,Tr10,Tr11,Tr12……NPN型トラン
ジスタ、Tr4,Tr5,Tr7,Tr8……PNP型トランジスタ、D1,D
2……PNP型コレクタ・ベースショートダイオード、D3,D
4……NPN型コレクタ・ベースショートダイオード、R1,R
3……抵抗、I1〜I5……定電流源、VIN……入力電圧、VO
……出力電圧、ａ……電圧利得１倍の入出力特性、ｂ…
…電圧利得２倍の入出力特性、VL……第１のクランプ電
圧設定用電圧、VH……第２のクランプ電圧設定用電圧、
VOL……第１のクランプ電圧設定用電圧源でクランプさ
れた出力電圧、VOH……第２のクランプ電圧設定用電圧
源でクランプされた出力電圧。
Claims (1)
- 【請求項１】第一のカレントミラー回路の基準側トラン
ジスタを負荷としベースに外部からの入力を受ける反転
入力トランジスタのエミッタと前記第一のカレントミラ
ー回路のミラー側トランジスタを負荷とする非反転入力
トランジスタのエミッタとを共通接続し、その共通接続
のエミッタに定電流源を接続してなる差動増幅器と、そ
の差動増幅器の非反転出力点に接続されて前記差動増幅
器の非反転出力をエミッタフォロワで出力するトランジ
スタとを含んでなり、前記エミッタフォロワの負荷を直
列接続の抵抗で構成することによりエミッタフォロワの
出力を抵抗分割して前記非反転入力トランジスタのベー
スに帰還させる構成の、帰還回路を有する第一の差動増
幅器に対し、 エミッタが前記第一の差動増幅器の共通エミッタに接続
され、ベースに第一のクランプ電圧設定用電圧源が接続
された、前記反転入力トランジスタと同一導電型のトラ
ンジスタであって、第二のカレントミラー回路の基準側
トランジスタを負荷とするトランジスタを設けると共
に、前記第二のカレントミラー回路のミラー側トランジ
スタを前記第一のカレントミラー回路のミラー側トラン
ジスタに並列に接続し、 前記第一の差動増幅器を構成するトランジスタとは逆導
電型の二つのトランジスタで構成される第二の差動増幅
器を設け、その第二の差動増幅器の一方の入力点を前記
第一の差動増幅器のエミッタフォロワの出力点に接続
し、他方の入力点を第二のクランプ電圧設定用電圧源に
接続し、 前記第二の差動増幅器の共通のエミッタをこのクランプ
回路の出力点としたことを特徴とするクランプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2232889A JP2591853B2 (ja) | 1990-09-03 | 1990-09-03 | クランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2232889A JP2591853B2 (ja) | 1990-09-03 | 1990-09-03 | クランプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04117711A JPH04117711A (ja) | 1992-04-17 |
| JP2591853B2 true JP2591853B2 (ja) | 1997-03-19 |
Family
ID=16946433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2232889A Expired - Lifetime JP2591853B2 (ja) | 1990-09-03 | 1990-09-03 | クランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2591853B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020195103A (ja) * | 2019-05-30 | 2020-12-03 | 株式会社日立製作所 | 増幅回路 |
-
1990
- 1990-09-03 JP JP2232889A patent/JP2591853B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04117711A (ja) | 1992-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4516081A (en) | Voltage controlled variable gain circuit | |
| JPS5810008B2 (ja) | ブツシユブルゾウフクキ | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| US6285258B1 (en) | Offset voltage trimming circuit | |
| JP2591853B2 (ja) | クランプ回路 | |
| JP2778781B2 (ja) | 閾値電圧生成回路 | |
| JP3153569B2 (ja) | 電圧電流変換回路 | |
| JP3107590B2 (ja) | 電流極性変換回路 | |
| JPH0478044B2 (ja) | ||
| JP2793194B2 (ja) | 定電流回路 | |
| JP2781850B2 (ja) | 利得可変増幅回路 | |
| JP3243947B2 (ja) | 演算増幅器 | |
| KR830001932B1 (ko) | 증폭회로 | |
| JP3116359B2 (ja) | ベース電流補償回路 | |
| JP2969665B2 (ja) | バイアス電圧設定回路 | |
| JPH0151207B2 (ja) | ||
| JP2536156B2 (ja) | 絶対値回路 | |
| JP2602984Y2 (ja) | 差動増幅回路 | |
| JP2901397B2 (ja) | 非線型増幅器 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JP3170112B2 (ja) | 増幅回路 | |
| JPH0744410B2 (ja) | 利得制御回路 | |
| JPH0332096Y2 (ja) | ||
| JPH0142530B2 (ja) | ||
| JPH06152257A (ja) | 電圧電流変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |