JP2969665B2 - バイアス電圧設定回路 - Google Patents
バイアス電圧設定回路Info
- Publication number
- JP2969665B2 JP2969665B2 JP1212282A JP21228289A JP2969665B2 JP 2969665 B2 JP2969665 B2 JP 2969665B2 JP 1212282 A JP1212282 A JP 1212282A JP 21228289 A JP21228289 A JP 21228289A JP 2969665 B2 JP2969665 B2 JP 2969665B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- adj1
- inverting input
- output
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバイアス設定回路に関し、特に半導体集積回
路に用いられ、外部から調整可能なバイアス電圧設定回
路に関する。
路に用いられ、外部から調整可能なバイアス電圧設定回
路に関する。
従来この種のバイアス電圧設定回路としては第２図に
示されているような回路がある。Q1〜Q6はトランジス
タ、R10およびR11は抵抗,RADJ1は可変抵抗,VREFは基準
電圧源,A5は差動増幅回路,Vccは電源,VOUT1およびVOUT2
は出力電圧,T1は可変抵抗RADJ1（以下、可変抵抗は略
す）接続用端子であり、RADJ1以外は半導体集積回路内
部に形成される。
示されているような回路がある。Q1〜Q6はトランジス
タ、R10およびR11は抵抗,RADJ1は可変抵抗,VREFは基準
電圧源,A5は差動増幅回路,Vccは電源,VOUT1およびVOUT2
は出力電圧,T1は可変抵抗RADJ1（以下、可変抵抗は略
す）接続用端子であり、RADJ1以外は半導体集積回路内
部に形成される。
次にこの回路の動作を説明する。基準電圧源VREF（以
下VREFと略す）は差動増幅回路A5（以下A5等と呼び差動
増幅回路は略す）の非反転入力に接続されており、トラ
ンジスタQ6（以下Q6等と呼びトランジスタは略す）はエ
ミッタホロワ接続になっており、Q6のエミッタからA5と
反転入力に全帰還がかけられているので端子T2にほぼV
REFに等しい電位が発生する。
下VREFと略す）は差動増幅回路A5（以下A5等と呼び差動
増幅回路は略す）の非反転入力に接続されており、トラ
ンジスタQ6（以下Q6等と呼びトランジスタは略す）はエ
ミッタホロワ接続になっており、Q6のエミッタからA5と
反転入力に全帰還がかけられているので端子T2にほぼV
REFに等しい電位が発生する。
したがって、Q6のエミッタ電流はVREF/RADJで表さ
れ、したがってQ6のベース接地電流増幅率がほぼ１であ
るから、Q4,Q5からなるカレントミラー回路の入力電流
もほぼVREF/RADJで決定される。よって抵抗R10およびR1
1を流れる電流もほぼVREF/RADJとなりさらに抵抗R10
（以下抵抗は略す）とR11の接続点にはVREFが接続され
ているのでR10およびR11の抵抗値が等しくROとすれば、
出力電圧VOUT1およびVOUT2は夫々 なる電圧に設定される。このVOUT1及びVOUT2の様な外部
から調整可能で基準電圧VREFについて対称な２つの電圧
は、VREFを基準として動作する集積回路のウィンドウコ
ンパレータ用のしきい値電圧等として多く用いられる。
れ、したがってQ6のベース接地電流増幅率がほぼ１であ
るから、Q4,Q5からなるカレントミラー回路の入力電流
もほぼVREF/RADJで決定される。よって抵抗R10およびR1
1を流れる電流もほぼVREF/RADJとなりさらに抵抗R10
（以下抵抗は略す）とR11の接続点にはVREFが接続され
ているのでR10およびR11の抵抗値が等しくROとすれば、
出力電圧VOUT1およびVOUT2は夫々 なる電圧に設定される。このVOUT1及びVOUT2の様な外部
から調整可能で基準電圧VREFについて対称な２つの電圧
は、VREFを基準として動作する集積回路のウィンドウコ
ンパレータ用のしきい値電圧等として多く用いられる。
次に、第３図にはこの種のバイアス電圧設定回路の別
の従来例が示してある。IADJ1およびIADJ2は電流源,R
ADJ1およびRADJ2は可変抵抗、VOUT1およびVOUT2は出力
電圧,VREFは基準電圧,Vccは電源,T3〜T5はRADJ1およびR
ADJ2接続用端子でRADJ1およびRADJ2以外は半導体集積回
路内部で形成される。
の従来例が示してある。IADJ1およびIADJ2は電流源,R
ADJ1およびRADJ2は可変抵抗、VOUT1およびVOUT2は出力
電圧,VREFは基準電圧,Vccは電源,T3〜T5はRADJ1およびR
ADJ2接続用端子でRADJ1およびRADJ2以外は半導体集積回
路内部で形成される。
次にこの回路の動作を説明する。電流源IADJ1およびI
ADJ2の電流値が等しくIO、抵抗RADJ1およびRADJ2の抵抗
値が等しくRO、基準電圧端子T4に基準電圧VREFを与えれ
ば出力電圧VOUT1およびVOUT2はそれぞれVREF＋ROIO、V
REF−ROIOのバイアス電圧が設定される。そしてこれら
の２つのVREFについて対称な２つの電圧は従来例１同様
ウィンドウコンパレータ用のしきい値電圧等に多用され
る。
ADJ2の電流値が等しくIO、抵抗RADJ1およびRADJ2の抵抗
値が等しくRO、基準電圧端子T4に基準電圧VREFを与えれ
ば出力電圧VOUT1およびVOUT2はそれぞれVREF＋ROIO、V
REF−ROIOのバイアス電圧が設定される。そしてこれら
の２つのVREFについて対称な２つの電圧は従来例１同様
ウィンドウコンパレータ用のしきい値電圧等に多用され
る。
上述した従来のバイアス電圧設定回路は第２図の回路
においては、R10およびR11は半導体集積回路内部に形成
された内部抵抗であり、可変抵抗RADJ1は外付抵抗であ
る。したがって半導体集積回路では内部抵抗のバラツキ
が生じるために、上述したように、出力電圧が のようにR10およびR11の抵抗値ROが影響するため、VREF
およびRADJの値が既知であっても内部抵抗ROの値がバラ
ツキにより、正確な電圧値が得られないという欠点があ
る。
においては、R10およびR11は半導体集積回路内部に形成
された内部抵抗であり、可変抵抗RADJ1は外付抵抗であ
る。したがって半導体集積回路では内部抵抗のバラツキ
が生じるために、上述したように、出力電圧が のようにR10およびR11の抵抗値ROが影響するため、VREF
およびRADJの値が既知であっても内部抵抗ROの値がバラ
ツキにより、正確な電圧値が得られないという欠点があ
る。
またQ4,Q5で構成されるカレントミラー回路におい
て、入力電流に対し出力電流はQ4とQ5のベース電流分、
即ち2Ibだけ損失する。したがって、R10およびR11を流
れる電流には2Ibだけ差が生じゆえにR10およびR11の抵
抗値が等しくとも、出力電圧VOUT1およびVOUT2はVREFを
基準とした場合対称なバイアス電圧を得られなくなると
いう欠点があり、さらにQ4およびQ5のエミッタ接地電流
増幅率が低いほど2Ibは大きくなるのでこの欠点はより
著しいものになる。
て、入力電流に対し出力電流はQ4とQ5のベース電流分、
即ち2Ibだけ損失する。したがって、R10およびR11を流
れる電流には2Ibだけ差が生じゆえにR10およびR11の抵
抗値が等しくとも、出力電圧VOUT1およびVOUT2はVREFを
基準とした場合対称なバイアス電圧を得られなくなると
いう欠点があり、さらにQ4およびQ5のエミッタ接地電流
増幅率が低いほど2Ibは大きくなるのでこの欠点はより
著しいものになる。
また出力電圧VOUT1およびVOUT2に接続される回路のバ
イアス電流によってR10およびR11を流れる電流値が変動
し、ゆえに出力電圧VOUT1,VOUT2が変動するという欠点
をもつ。さらにVREFに対するバイアス電圧は で表されるがこの値を小さく設定するためには可変抵抗
であるRADJ1を極めて大きな値に設定するしかなくゆえ
にこの場合の調整が困難になるという欠点をもつ。
イアス電流によってR10およびR11を流れる電流値が変動
し、ゆえに出力電圧VOUT1,VOUT2が変動するという欠点
をもつ。さらにVREFに対するバイアス電圧は で表されるがこの値を小さく設定するためには可変抵抗
であるRADJ1を極めて大きな値に設定するしかなくゆえ
にこの場合の調整が困難になるという欠点をもつ。
次に第３図の回路においてはRADJ1およびRADJ2接続用
端子がT3〜T5と３端子必要となり半導体集積回路を構成
する上で端子数増加はコスト面等で不利になるという欠
点がある。さらに出力電圧調整に必要であるところの可
変抵抗はRADJ1及びRADJ2と２つ必要であり、ゆえに外付
部品数増加によるコスト面の不利を生じるという欠点を
もつ。また第２図の回路の場合と同様に出力電圧VOUT1
およびVOUT2に接続される回路のバイアス電流によってR
ADJ1、RADJ2を流れる電流が変動し、ゆえにバイアス電
圧が変動するという欠点をもつ。
端子がT3〜T5と３端子必要となり半導体集積回路を構成
する上で端子数増加はコスト面等で不利になるという欠
点がある。さらに出力電圧調整に必要であるところの可
変抵抗はRADJ1及びRADJ2と２つ必要であり、ゆえに外付
部品数増加によるコスト面の不利を生じるという欠点を
もつ。また第２図の回路の場合と同様に出力電圧VOUT1
およびVOUT2に接続される回路のバイアス電流によってR
ADJ1、RADJ2を流れる電流が変動し、ゆえにバイアス電
圧が変動するという欠点をもつ。
本発明の目的は、バイアス電圧を正確に設定でき、し
かも出力端子に接続される回路のバイアス電流による影
響が受けにくく、更に端子数および外付け部品を最小限
にすることができるバイアス電圧設定回路を提供するこ
とにある。
かも出力端子に接続される回路のバイアス電流による影
響が受けにくく、更に端子数および外付け部品を最小限
にすることができるバイアス電圧設定回路を提供するこ
とにある。
本発明のバイアス電圧設定回路は差入力電圧を接地電
位に対する絶対電位に変換する様に構成された第１及び
第２の差動増幅回路と，前記第１の差動増幅回路の出力
が反転入力に接続された前記第１の差動増幅回路の非反
転入力が出力に接続された第３の差動増幅回路と、前記
第２の差動増幅回路の出力が非反転入力に接続され前記
第２の差動増幅回路の反転入力が出力に接続された第４
の差動増幅回路と、前記第１の差動増幅回路の反転入力
及び前記第２の差動増幅回路の非反転入力が共通接続さ
れた基準電圧源と、前記第３の差動増幅回路の非反転入
力及び前記第４の差動増幅回路の反転入力に所定の電圧
を印加する手段とを備えたことを特徴とする。
位に対する絶対電位に変換する様に構成された第１及び
第２の差動増幅回路と，前記第１の差動増幅回路の出力
が反転入力に接続された前記第１の差動増幅回路の非反
転入力が出力に接続された第３の差動増幅回路と、前記
第２の差動増幅回路の出力が非反転入力に接続され前記
第２の差動増幅回路の反転入力が出力に接続された第４
の差動増幅回路と、前記第１の差動増幅回路の反転入力
及び前記第２の差動増幅回路の非反転入力が共通接続さ
れた基準電圧源と、前記第３の差動増幅回路の非反転入
力及び前記第４の差動増幅回路の反転入力に所定の電圧
を印加する手段とを備えたことを特徴とする。
〔実施例〕 次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を説明するための回路図で
ある。A1乃至A4は差動増幅回路、R1乃至R8は抵抗、VREF
は基準電圧源,IADJ1は定電流源,RADJ1は可変抵抗、T1は
RADJ1接続用端子、VOUT1およびVOUT2は出力電圧であ
り、RADJ1以外は半導体集積回路内部に構成される。
ある。A1乃至A4は差動増幅回路、R1乃至R8は抵抗、VREF
は基準電圧源,IADJ1は定電流源,RADJ1は可変抵抗、T1は
RADJ1接続用端子、VOUT1およびVOUT2は出力電圧であ
り、RADJ1以外は半導体集積回路内部に構成される。
IADJ1をT1,RADJ1を介して接地し、T1をA2の非反転入
力およびA4の反転入力に接続し、A1の出力およびA3の出
力をそれぞれA2の反転入力およびA4の非反転入力へ接続
する。またA1の非反転入力はR1を介して接地すると同時
にR2を介してA2の出力へ接続し、A3の反転入力はR8を介
してA3の出力へ接続すると同時にR7を介してA4の出力へ
接続する。さらにA1の反転入力はR3を介してVREFに接続
するとともにR4を介してR1の出力に接続し、R3の非反転
入力はR5を介してVREFに接続するとともにR6を介して接
地する。これによってA1A2及びA3A4から成る２つの負帰
還ループが構成される。
力およびA4の反転入力に接続し、A1の出力およびA3の出
力をそれぞれA2の反転入力およびA4の非反転入力へ接続
する。またA1の非反転入力はR1を介して接地すると同時
にR2を介してA2の出力へ接続し、A3の反転入力はR8を介
してA3の出力へ接続すると同時にR7を介してA4の出力へ
接続する。さらにA1の反転入力はR3を介してVREFに接続
するとともにR4を介してR1の出力に接続し、R3の非反転
入力はR5を介してVREFに接続するとともにR6を介して接
地する。これによってA1A2及びA3A4から成る２つの負帰
還ループが構成される。
次に本回路図の動作を説明する。T1にはIADJ1およびR
ADJ1により電圧VTH＝IADJ1・RADJ1が発生する。したが
ってA2の非反転入力（以下プラス入力と略す）およびA4
の反転入力（以下マイナス入力と略す）の電位はVTHと
なりA2およびA4の開放電圧利得が十分大きければA2のマ
イナス入力、A4のプラス入力の電位負帰還動作によりV
THがA1およびA3の出力から与えられるこのときA1のマイ
ナス入力の電位V1-はVTH,VREF,R3およびR4で決定され次
式で与えられる。
ADJ1により電圧VTH＝IADJ1・RADJ1が発生する。したが
ってA2の非反転入力（以下プラス入力と略す）およびA4
の反転入力（以下マイナス入力と略す）の電位はVTHと
なりA2およびA4の開放電圧利得が十分大きければA2のマ
イナス入力、A4のプラス入力の電位負帰還動作によりV
THがA1およびA3の出力から与えられるこのときA1のマイ
ナス入力の電位V1-はVTH,VREF,R3およびR4で決定され次
式で与えられる。
またA3のプラス入力の電位V3+はVREF,R5,およびR6で
決定され次式で与えられる。
決定され次式で与えられる。
ここでA2、A4同様A1およびA3の開放電圧利得も十分大
きいとすれば負帰還動作によりA1のプラス入力電位V1+
およびA3のマイナス入力電位V3-はそれぞれV1-およびV
3+に等しくなる。したがってA2の出力電圧、すなわちV
OUT1はV1+、R1、R2で決定され、また（１）式より となり、A4の出力電圧、すなわちVOUT2はV3-、VTH、R
7、R8で決定され、また（２）式より となる。このときR1〜R8の抵抗値をすべて等しくすれば
（３）式および（４）式は次のようになる。
きいとすれば負帰還動作によりA1のプラス入力電位V1+
およびA3のマイナス入力電位V3-はそれぞれV1-およびV
3+に等しくなる。したがってA2の出力電圧、すなわちV
OUT1はV1+、R1、R2で決定され、また（１）式より となり、A4の出力電圧、すなわちVOUT2はV3-、VTH、R
7、R8で決定され、また（２）式より となる。このときR1〜R8の抵抗値をすべて等しくすれば
（３）式および（４）式は次のようになる。
VOUT1＝VREF＋VTH ……（５） VOUT2＝VREF−VTH ……（６） （５）式および（６）式からわかるように出力電圧V
OUT1およびVOUT2には基準電圧VREFに対してRADJ1で設定
した電圧VTHだけ対称なバイアス電圧が発生する。
OUT1およびVOUT2には基準電圧VREFに対してRADJ1で設定
した電圧VTHだけ対称なバイアス電圧が発生する。
〔発明の効果〕 以上説明したように本発明は半導体集積回路の外部の
可変抵抗RADJ1に発生する電圧が出力電圧端の基準電圧
に対するバイアス電圧と等しくなるので、RADJ1の両端
の電圧を調整することによりバイアス電圧を正確に設定
できるという効果がある。また電圧出力端の出力インピ
ーダンスは負帰還効果により低くなっているので、出力
端に接続される回路のバイアス電流による影響を受けに
くいという効果がある。
可変抵抗RADJ1に発生する電圧が出力電圧端の基準電圧
に対するバイアス電圧と等しくなるので、RADJ1の両端
の電圧を調整することによりバイアス電圧を正確に設定
できるという効果がある。また電圧出力端の出力インピ
ーダンスは負帰還効果により低くなっているので、出力
端に接続される回路のバイアス電流による影響を受けに
くいという効果がある。
また可変抵抗RADJ1およびRADJ1接続端子が１つのみで
出力電圧を調整できるので半導体集積回路の端子数およ
び外付け部品を最小限にすることができることにより低
コストを実現できるという効果がある。さらに本発明に
おいて基準電圧に対するバイアス電圧の絶対値はRADJ1
・IADJ1で表わされるのでRADJ1の値−を直線的に変化さ
せることで出力電圧を調整できるため、バイアス電圧を
広い範囲で設定することがより容易になるという効果が
ある。
出力電圧を調整できるので半導体集積回路の端子数およ
び外付け部品を最小限にすることができることにより低
コストを実現できるという効果がある。さらに本発明に
おいて基準電圧に対するバイアス電圧の絶対値はRADJ1
・IADJ1で表わされるのでRADJ1の値−を直線的に変化さ
せることで出力電圧を調整できるため、バイアス電圧を
広い範囲で設定することがより容易になるという効果が
ある。
第１図は本発明のバイアス電圧設定回路を説明するため
の回路図、第２図、および第３図は従来のバイアス電圧
設定回路を説明するための回路図である。 A1乃至A5……差動増幅回路、Q1乃至Q6……トランジス
タ、R1〜R11……抵抗、RADJ1,RADJ2……可変抵抗、VREF
……基準電圧源、IADJ1,IADJ2……電流源、Vcc…電源、
T1乃至T5……半導体集積回路の端子、VOUT1,VOUT2……
電圧出力端。
の回路図、第２図、および第３図は従来のバイアス電圧
設定回路を説明するための回路図である。 A1乃至A5……差動増幅回路、Q1乃至Q6……トランジス
タ、R1〜R11……抵抗、RADJ1,RADJ2……可変抵抗、VREF
……基準電圧源、IADJ1,IADJ2……電流源、Vcc…電源、
T1乃至T5……半導体集積回路の端子、VOUT1,VOUT2……
電圧出力端。
Claims (1)
- 【請求項１】差入力電圧を接地電位に対する絶対電位に
変換する様に構成された第１及び第２の差動増幅回路
と，前記第１の差動増幅回路の出力が反転入力に接続さ
れ前記第１の差動増幅回路の非反転入力が出力に接続さ
れた第３の差動増幅回路と、前記第２の差動増幅回路の
出力が非反転入力に接続され前記第２の差動増幅回路の
反転入力が出力に接続された第４の差動増幅回路と、前
記第１の差動増幅回路の反転入力及び前記第２の差動増
幅回路の非反転入力が共通接続された基準電圧源と、前
記第３の差動増幅回路の非反転入力及び前記第４の差動
増幅回路の反転入力に所定の電圧を印加する手段とを備
えたことを特徴とするバイアス電圧設定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1212282A JP2969665B2 (ja) | 1989-08-18 | 1989-08-18 | バイアス電圧設定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1212282A JP2969665B2 (ja) | 1989-08-18 | 1989-08-18 | バイアス電圧設定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0376406A JPH0376406A (ja) | 1991-04-02 |
| JP2969665B2 true JP2969665B2 (ja) | 1999-11-02 |
Family
ID=16620020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1212282A Expired - Lifetime JP2969665B2 (ja) | 1989-08-18 | 1989-08-18 | バイアス電圧設定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2969665B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112683115B (zh) * | 2020-12-16 | 2024-01-30 | 陕西航天时代导航设备有限公司 | 一种基于cpld控制的鱼雷舵机驱动系统 |
-
1989
- 1989-08-18 JP JP1212282A patent/JP2969665B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0376406A (ja) | 1991-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3409053B2 (ja) | 複合差動増幅器 | |
| JPS6038048B2 (ja) | 誤差増幅回路 | |
| JPH0714135B2 (ja) | フィルタ回路 | |
| JPH08237054A (ja) | 利得可変回路 | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| US4928073A (en) | DC amplifier | |
| JP2969665B2 (ja) | バイアス電圧設定回路 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| EP0812062A2 (en) | Gain-variable amplifier with wide control range | |
| JPH03154508A (ja) | 増幅器回路 | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JP3129071B2 (ja) | 電圧制御増幅器 | |
| JPH0241927Y2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH066612Y2 (ja) | 可変利得回路 | |
| JP2754824B2 (ja) | 定電圧回路 | |
| JPS61157108A (ja) | 電圧−電流変換回路 | |
| JP2579932B2 (ja) | ヒステリシスコンパレ−タ | |
| JP2722769B2 (ja) | 利得制御回路 | |
| JP2793194B2 (ja) | 定電流回路 | |
| JPH0837430A (ja) | 演算増幅器 | |
| JP2776019B2 (ja) | 定電圧回路 | |
| JPH067375Y2 (ja) | 出力電圧温度補償型安定化直流電源 | |
| JPS6261410A (ja) | カレントミラ−回路 | |
| JPS59181802A (ja) | 電流入力型増幅装置 |