JPH0837430A - 演算増幅器 - Google Patents
演算増幅器Info
- Publication number
- JPH0837430A JPH0837430A JP6170606A JP17060694A JPH0837430A JP H0837430 A JPH0837430 A JP H0837430A JP 6170606 A JP6170606 A JP 6170606A JP 17060694 A JP17060694 A JP 17060694A JP H0837430 A JPH0837430 A JP H0837430A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- input section
- current
- operational amplifier
- offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】演算増幅器のオフセット調整にあたり、調整用
の端子数を削減し且つ調整後の温度変化に対ししてもオ
フセット値の変動を小さくすることにある。 【構成】入力端子Ｔ２，Ｔ３からの信号を差動増幅する
ための差動入力部１と、この差動入力部１の負荷抵抗Ｒ
２に定電流ＩO を供給する電流源回路２と、一つのオフ
セット調整用端子Ｔ６と、このオフセット調整用端子Ｔ
６および電源端子Ｔ１，Ｔ４間に接続される外付け可変
抵抗４もしくは外部安定化電源とを備えている。定電流
ＩO は、端子Ｔ６に印加する電圧により調整するととも
に、差動入力部１の出力Ａからみたオフセットが零にな
るように、外部から端子Ｔ６に温度変化による変動がな
い電圧を与える。
の端子数を削減し且つ調整後の温度変化に対ししてもオ
フセット値の変動を小さくすることにある。 【構成】入力端子Ｔ２，Ｔ３からの信号を差動増幅する
ための差動入力部１と、この差動入力部１の負荷抵抗Ｒ
２に定電流ＩO を供給する電流源回路２と、一つのオフ
セット調整用端子Ｔ６と、このオフセット調整用端子Ｔ
６および電源端子Ｔ１，Ｔ４間に接続される外付け可変
抵抗４もしくは外部安定化電源とを備えている。定電流
ＩO は、端子Ｔ６に印加する電圧により調整するととも
に、差動入力部１の出力Ａからみたオフセットが零にな
るように、外部から端子Ｔ６に温度変化による変動がな
い電圧を与える。
Description
【０００１】
【産業上の利用分野】本発明は演算増幅器に関し、特に
オフセット調整機能を備えた演算増幅器に関する。
オフセット調整機能を備えた演算増幅器に関する。
【０００２】
【従来の技術】従来、かかる演算増幅器は入力部に初段
差動入力部を有するが、この差動入力部に発生するオフ
セット電圧を調整することが精度の良い増幅器を実現す
る上で重要となっている。例えば、特開平３−２２７１
０５号公報でもオフセット対策を施した演算増幅器が開
示されており、以下主な回路を取り上て説明する。
差動入力部を有するが、この差動入力部に発生するオフ
セット電圧を調整することが精度の良い増幅器を実現す
る上で重要となっている。例えば、特開平３−２２７１
０５号公報でもオフセット対策を施した演算増幅器が開
示されており、以下主な回路を取り上て説明する。
【０００３】図５は従来の一例を示す演算増幅器の回路
図である。図５に示すように、従来の演算増幅器は、Ｖ
ＣＣなどの最高電位端子Ｔ１と接地電位などの最低電位
端子Ｔ４間に接続された初段差動入力部１を備え、入力
端子Ｔ２，Ｔ３からの二入力の電位差を差動増幅して出
力端子Ａに出力する。この初段差動入力部１はトランジ
スタＱ１〜Ｑ４と抵抗Ｒ１，Ｒ２と定電流源３とから構
成され、具体的にはトランジスタＱ１，Ｑ２が差動回路
を形成し、これらトランジスタＱ１，Ｑ２のコレクタに
カレントミラー回路を形成するトランジスタＱ３，Ｑ４
が負荷として接続される。また、初段差動入力部１のゲ
インはトランジスタＱ２の抵抗比ＲL ／ＲE で決まるた
め、トランジスタＱ２の負荷をカレントミラー回路のコ
レクタ抵抗にすることにより、ＲL がハイインピーダン
スとなり、ゲインを大きくすることができる。なお、Ｒ
E は出力端子Ａが無負荷時のトランジスタＱ２のエミッ
タ抵抗であり、ＲL は同様にトランジスタＱ２，Ｑ４の
合成コレクタ抵抗である。このため、入力端子Ｔ２，Ｔ
３に電位差を与えると、出力端子Ａには、電位差のゲイ
ン倍が出力される。
図である。図５に示すように、従来の演算増幅器は、Ｖ
ＣＣなどの最高電位端子Ｔ１と接地電位などの最低電位
端子Ｔ４間に接続された初段差動入力部１を備え、入力
端子Ｔ２，Ｔ３からの二入力の電位差を差動増幅して出
力端子Ａに出力する。この初段差動入力部１はトランジ
スタＱ１〜Ｑ４と抵抗Ｒ１，Ｒ２と定電流源３とから構
成され、具体的にはトランジスタＱ１，Ｑ２が差動回路
を形成し、これらトランジスタＱ１，Ｑ２のコレクタに
カレントミラー回路を形成するトランジスタＱ３，Ｑ４
が負荷として接続される。また、初段差動入力部１のゲ
インはトランジスタＱ２の抵抗比ＲL ／ＲE で決まるた
め、トランジスタＱ２の負荷をカレントミラー回路のコ
レクタ抵抗にすることにより、ＲL がハイインピーダン
スとなり、ゲインを大きくすることができる。なお、Ｒ
E は出力端子Ａが無負荷時のトランジスタＱ２のエミッ
タ抵抗であり、ＲL は同様にトランジスタＱ２，Ｑ４の
合成コレクタ抵抗である。このため、入力端子Ｔ２，Ｔ
３に電位差を与えると、出力端子Ａには、電位差のゲイ
ン倍が出力される。
【０００４】しかるに、理想演算増幅器であれば、入力
のの差電圧を零（０）とすると、出力も零である。しか
しながら、現実の演算増幅器はオフセットを持っている
ため、入力を零としても出力が零とはならない。このオ
フセットは主としてトランジスタＱ１，Ｑ２およびトラ
ンジスタＱ３，Ｑ４におけるベース・エミッタ間電圧Ｖ
BEの相対誤差が原因となっている。すなわち、トランジ
スタＱ１とＱ２、トランジスタＱ３とＱ４は、それぞれ
大きさが同じサイズのトランジスタであるため、入力端
子Ｔ２，Ｔ３に同じ電圧を与えると、トランジスタＱ
１，Ｑ２に同じＶBEを与えることになり、そのときのコ
レクタ電流ＩC は、次の式で表わされる。
のの差電圧を零（０）とすると、出力も零である。しか
しながら、現実の演算増幅器はオフセットを持っている
ため、入力を零としても出力が零とはならない。このオ
フセットは主としてトランジスタＱ１，Ｑ２およびトラ
ンジスタＱ３，Ｑ４におけるベース・エミッタ間電圧Ｖ
BEの相対誤差が原因となっている。すなわち、トランジ
スタＱ１とＱ２、トランジスタＱ３とＱ４は、それぞれ
大きさが同じサイズのトランジスタであるため、入力端
子Ｔ２，Ｔ３に同じ電圧を与えると、トランジスタＱ
１，Ｑ２に同じＶBEを与えることになり、そのときのコ
レクタ電流ＩC は、次の式で表わされる。
【０００５】ＩC ≒ＩS ｅｘｐ（ｑ・ＶBE／ｋＴ） このため、理論的には、トランジスタＱ１〜Ｑ４の各コ
レクタ電流は等しくなり、出力端子Ａに出力される電流
は零となる。しかし実際のトランジスタＱ１とＱ２、ト
ランジスタＱ３とＱ４には、製造上ＶBEの相対誤差があ
り、同じＶBEを与えても、同じコレクタ電流とはなら
ず、トランジスタＱ２のコレクタ電流とトランジスタＱ
４のコレクタ電流とに差が生じる。従って、出力を零と
する（トランジスタＱ２，Ｑ４のコレクタ電流を等しく
する）ためには、入力端子Ｔ２，Ｔ３に微少の電圧差が
必要となり、これをオフセット電圧と称している。かか
るオフセット電圧があると増幅器としての精度が悪くな
るので、高精度の演算増幅器を実現するためには、オフ
セット電圧が零になるように調整する必要がある。
レクタ電流は等しくなり、出力端子Ａに出力される電流
は零となる。しかし実際のトランジスタＱ１とＱ２、ト
ランジスタＱ３とＱ４には、製造上ＶBEの相対誤差があ
り、同じＶBEを与えても、同じコレクタ電流とはなら
ず、トランジスタＱ２のコレクタ電流とトランジスタＱ
４のコレクタ電流とに差が生じる。従って、出力を零と
する（トランジスタＱ２，Ｑ４のコレクタ電流を等しく
する）ためには、入力端子Ｔ２，Ｔ３に微少の電圧差が
必要となり、これをオフセット電圧と称している。かか
るオフセット電圧があると増幅器としての精度が悪くな
るので、高精度の演算増幅器を実現するためには、オフ
セット電圧が零になるように調整する必要がある。
【０００６】図５においては、かかるオフセット調整の
ために、初段差動入力部１に接続されるオフセット調整
用端子Ｔ７，Ｔ８および最低電位端子Ｔ４間に外付け可
変抵抗４を設けている。この外付け可変抵抗４を調整し
てトランジスタＱ３，Ｑ４のエミッタ抵抗を等価的に変
化させ、トランジスタＱ３，Ｑ４のコレクタ電流を変化
させることにより、オフセットの調整を行うことができ
る。
ために、初段差動入力部１に接続されるオフセット調整
用端子Ｔ７，Ｔ８および最低電位端子Ｔ４間に外付け可
変抵抗４を設けている。この外付け可変抵抗４を調整し
てトランジスタＱ３，Ｑ４のエミッタ抵抗を等価的に変
化させ、トランジスタＱ３，Ｑ４のコレクタ電流を変化
させることにより、オフセットの調整を行うことができ
る。
【０００７】上述した演算増幅器は、ＩＣに組込む場
合、内部抵抗Ｒ１，Ｒ２と外部の可変抵抗４とによりオ
フセットを調整しているため、温度変化があると、抵抗
の温度特性の違いによりトランジスタＱ３，Ｑ４のコレ
クタ電流のバランスが崩れ、オフセットが増大したり、
ＩＣのオフセット調整用外部端子を２つ必要とする問題
がある。これらの問題を解決しようとして、上述の文献
には、以下のような別の演算増幅器におけるオフセット
調整回路が提案されている。
合、内部抵抗Ｒ１，Ｒ２と外部の可変抵抗４とによりオ
フセットを調整しているため、温度変化があると、抵抗
の温度特性の違いによりトランジスタＱ３，Ｑ４のコレ
クタ電流のバランスが崩れ、オフセットが増大したり、
ＩＣのオフセット調整用外部端子を２つ必要とする問題
がある。これらの問題を解決しようとして、上述の文献
には、以下のような別の演算増幅器におけるオフセット
調整回路が提案されている。
【０００８】図６は従来の他の例を示す演算増幅器の回
路図である。図６に示すように、かかる演算増幅器にお
けるオフセット調整回路は、前述した図５の従来例と同
様、初段差動入力部１と外付け可変抵抗４を設ける他
に、トランジスタＱ３，Ｑ４のエミッタ抵抗Ｒ１，Ｒ２
に常時電流を供給する電流源回路を用いたものである。
この電流源回路はトランジスタＱ１３〜Ｑ２２と、抵抗
Ｒ７〜Ｒ１２と、定電流源８と、基準電源Ｅおよびコン
デンサＣとにより構成され、外付け可変抵抗４の１つの
端子をコンデンサＣを接続した端子Ｔ８を兼用したこと
に特徴がある。
路図である。図６に示すように、かかる演算増幅器にお
けるオフセット調整回路は、前述した図５の従来例と同
様、初段差動入力部１と外付け可変抵抗４を設ける他
に、トランジスタＱ３，Ｑ４のエミッタ抵抗Ｒ１，Ｒ２
に常時電流を供給する電流源回路を用いたものである。
この電流源回路はトランジスタＱ１３〜Ｑ２２と、抵抗
Ｒ７〜Ｒ１２と、定電流源８と、基準電源Ｅおよびコン
デンサＣとにより構成され、外付け可変抵抗４の１つの
端子をコンデンサＣを接続した端子Ｔ８を兼用したこと
に特徴がある。
【０００９】この演算増幅器のオフセット調整回路にお
いては、抵抗Ｒ１，Ｒ２に常時供給する電流の一方の電
流を可変にすることにより、トランジスタＱ３，Ｑ４の
コレクタ電流を変化させ、オフセット電圧を調整するも
のである。
いては、抵抗Ｒ１，Ｒ２に常時供給する電流の一方の電
流を可変にすることにより、トランジスタＱ３，Ｑ４の
コレクタ電流を変化させ、オフセット電圧を調整するも
のである。
【００１０】
【発明が解決しようとする課題】上述した従来の演算増
幅器は、図５および図６の従来例とも、オフセット調整
用の端子としてＴ７，Ｔ８の２端子を必要とし、ＩＣの
小型化，高集積化を行うときには、端子数の削減で問題
になる。ここで、特に後者の例についてみると、オフセ
ット調整用の２つの端子のうち、１つをコンデンサＣが
接続される端子と共有することにより、端子の有効利用
を図っているが、実質的には２つの外部端子が必要であ
り、ＩＣの外部端子数を削減していないことでは、前者
の例と同様である。
幅器は、図５および図６の従来例とも、オフセット調整
用の端子としてＴ７，Ｔ８の２端子を必要とし、ＩＣの
小型化，高集積化を行うときには、端子数の削減で問題
になる。ここで、特に後者の例についてみると、オフセ
ット調整用の２つの端子のうち、１つをコンデンサＣが
接続される端子と共有することにより、端子の有効利用
を図っているが、実質的には２つの外部端子が必要であ
り、ＩＣの外部端子数を削減していないことでは、前者
の例と同様である。
【００１１】また、従来の演算増幅器、特にオフセット
調整回路においては、ＩＣ内部の抵抗と、外付けの可変
抵抗とにより、最終的にカレントミラー回路を形成する
トランジスタのコレクタ電流を変化させているが、これ
らのＩＣ内部抵抗と、外付け抵抗とでは、抵抗の温度特
性が異っている。そのため、温度が変化すると、並列抵
抗の値が変化してしまい、上述したトランジスタのコレ
クタ電流も変化してしまう。要するに、或る温度条件に
おいて、オフセットが零となるように可変抵抗の値を調
整しても、その後の温度変化によりトランジスタ（Ｑ
４）のコレクタ電流が変動し、再びオフセットが生じて
しまうという問題がある。
調整回路においては、ＩＣ内部の抵抗と、外付けの可変
抵抗とにより、最終的にカレントミラー回路を形成する
トランジスタのコレクタ電流を変化させているが、これ
らのＩＣ内部抵抗と、外付け抵抗とでは、抵抗の温度特
性が異っている。そのため、温度が変化すると、並列抵
抗の値が変化してしまい、上述したトランジスタのコレ
クタ電流も変化してしまう。要するに、或る温度条件に
おいて、オフセットが零となるように可変抵抗の値を調
整しても、その後の温度変化によりトランジスタ（Ｑ
４）のコレクタ電流が変動し、再びオフセットが生じて
しまうという問題がある。
【００１２】本発明の目的は、かかるオフセットの調整
にあたり、必要とする外部端子数の削減と、オフセット
調整後に温度変化が起きてもオフセット値の変動が少な
い演算増幅器を提供することにある。
にあたり、必要とする外部端子数の削減と、オフセット
調整後に温度変化が起きてもオフセット値の変動が少な
い演算増幅器を提供することにある。
【００１３】
【課題を解決するための手段】本発明の演算増幅器は、
入力端子からの信号を差動増幅するための差動トランジ
スタおよび前記差動トランジスタのコレクタにカレント
ミラー回路を介してそれぞれ接続される負荷を備えた差
動入力部と、前記差動入力部と共通の電源間および一つ
のオフセット調整端子に接続され前記負荷の少なくとも
一方に電流を供給する電流源回路とを有し、前記一つの
オフセット調整端子に印加される外部可変電圧に応じて
前記差動入力部の前記負荷に供給される電流を可変にす
るようにして構成される。
入力端子からの信号を差動増幅するための差動トランジ
スタおよび前記差動トランジスタのコレクタにカレント
ミラー回路を介してそれぞれ接続される負荷を備えた差
動入力部と、前記差動入力部と共通の電源間および一つ
のオフセット調整端子に接続され前記負荷の少なくとも
一方に電流を供給する電流源回路とを有し、前記一つの
オフセット調整端子に印加される外部可変電圧に応じて
前記差動入力部の前記負荷に供給される電流を可変にす
るようにして構成される。
【００１４】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明の概要を説明するための演算
増幅器の構成図である。図１に示すように、本発明の演
算増幅器は、その主要部を形成する初段差動入力部１
と、この差動入力部１の負荷抵抗Ｒ２に定電流ＩO を供
給する電流源回路２とを含んでいる。ここで、初段差動
入力部１は、前述した図５あるいは図６の従来例と同
様、入力端子Ｔ２，Ｔ３からの信号を差動増幅するトラ
ンジスタＱ１，Ｑ２と、カレントミラーを形成するトラ
ンジスタＱ３，Ｑ４と、エミッタ抵抗である負荷抵抗Ｒ
１，Ｒ２と、定電流源３とから構成される。本発明は外
部端子としてのオフセット調整端子Ｔ６を１端子備え、
差動入力部１の負荷抵抗Ｒ２に定電流ＩO を供給する電
流源回路２を設けることにある。
て説明する。図１は本発明の概要を説明するための演算
増幅器の構成図である。図１に示すように、本発明の演
算増幅器は、その主要部を形成する初段差動入力部１
と、この差動入力部１の負荷抵抗Ｒ２に定電流ＩO を供
給する電流源回路２とを含んでいる。ここで、初段差動
入力部１は、前述した図５あるいは図６の従来例と同
様、入力端子Ｔ２，Ｔ３からの信号を差動増幅するトラ
ンジスタＱ１，Ｑ２と、カレントミラーを形成するトラ
ンジスタＱ３，Ｑ４と、エミッタ抵抗である負荷抵抗Ｒ
１，Ｒ２と、定電流源３とから構成される。本発明は外
部端子としてのオフセット調整端子Ｔ６を１端子備え、
差動入力部１の負荷抵抗Ｒ２に定電流ＩO を供給する電
流源回路２を設けることにある。
【００１５】すなわち、差動入力部１におけるトランジ
スタＱ４のエミッタ抵抗Ｒ２と電流源回路２の出力は接
続されており、オフセット調整端子Ｔ６の電圧に応じた
電流ＩO が電流源回路２から抵抗Ｒ２に供給される。従
って、オフセット調整端子Ｔ６の電圧を変化させて電流
ＩO を変化させることにより、トランジスタＱ４のエミ
ッタ電位を変化させる。これにより、トランジスタＱ
３，Ｑ４のコレクタ電流を変化させられるので、オフセ
ットの調整を行うことができる。
スタＱ４のエミッタ抵抗Ｒ２と電流源回路２の出力は接
続されており、オフセット調整端子Ｔ６の電圧に応じた
電流ＩO が電流源回路２から抵抗Ｒ２に供給される。従
って、オフセット調整端子Ｔ６の電圧を変化させて電流
ＩO を変化させることにより、トランジスタＱ４のエミ
ッタ電位を変化させる。これにより、トランジスタＱ
３，Ｑ４のコレクタ電流を変化させられるので、オフセ
ットの調整を行うことができる。
【００１６】尚、これらの差動入力部１および電流源回
路２を備えた演算増幅器は、ＩＣの内部に作り込まれ、
端子Ｔ１，Ｔ２，Ｔ３，Ｔ４およびＴ６はＩＣの外部端
子である。また、差動入力部１の出力端子Ａはそのまま
外部に取り出してもよい。
路２を備えた演算増幅器は、ＩＣの内部に作り込まれ、
端子Ｔ１，Ｔ２，Ｔ３，Ｔ４およびＴ６はＩＣの外部端
子である。また、差動入力部１の出力端子Ａはそのまま
外部に取り出してもよい。
【００１７】図２は本発明の一実施例を示す演算増幅器
の回路図である。図２に示すように、この演算増幅器の
電流源回路２は、最高位電源端子Ｔ１と最低位電源端子
Ｔ４間に接続される外付け可変抵抗４を設け、この抵抗
値をオフセット調整用端子Ｔ６を介して変化させる。こ
のため、定電流ＩO は端子Ｔ６に印加する電圧により調
整することができる。また、外部から端子Ｔ６に与える
電圧は、差動入力部１の出力Ａからみたオフセットが零
になるような温度変化による変動がない電圧を与える。
の回路図である。図２に示すように、この演算増幅器の
電流源回路２は、最高位電源端子Ｔ１と最低位電源端子
Ｔ４間に接続される外付け可変抵抗４を設け、この抵抗
値をオフセット調整用端子Ｔ６を介して変化させる。こ
のため、定電流ＩO は端子Ｔ６に印加する電圧により調
整することができる。また、外部から端子Ｔ６に与える
電圧は、差動入力部１の出力Ａからみたオフセットが零
になるような温度変化による変動がない電圧を与える。
【００１８】かかる電流源回路２は、定電流源５と、差
動回路を形成するトランジスタＱ５，Ｑ６と、カレント
ミラー回路を形成するトランジスタＱ７〜Ｑ１２と、負
荷抵抗Ｒ５，Ｒ６とで構成され、差動入力部１における
トランジスタＱ４のエミッタに定電流ＩO を供給する。
この電流源回路２の各電流は、次の関係式が成り立って
いる。
動回路を形成するトランジスタＱ５，Ｑ６と、カレント
ミラー回路を形成するトランジスタＱ７〜Ｑ１２と、負
荷抵抗Ｒ５，Ｒ６とで構成され、差動入力部１における
トランジスタＱ４のエミッタに定電流ＩO を供給する。
この電流源回路２の各電流は、次の関係式が成り立って
いる。
【００１９】Ｉ1 ＝Ｉ3 Ｉ2 ＝Ｉ4 ＝Ｉ5 ＩO ＝Ｉ3 −Ｉ5 これらの式より、ＩO ＝Ｉ1 −Ｉ2 が成り立つ。
【００２０】従って、節点Ｂと節点Ｃの差電圧が変化す
ることにより、Ｉ1 とＩ2 の電流比が変化し、その結果
電流ＩO を変えることができる。節点Ｂと節点Ｃの電位
が等しい場合は、電流ＩO が０（零）となるので、トラ
ンジスタＱ３，Ｑ４のコレクタ電流は変化しない。ま
た、節点Ｃの電位が節点Ｂの電位よりも高い場合は、電
流ＩO がトランジスタＱ４のエミッタから電流を引っ張
る方向の電流となるので、トランジスタＱ４のコレクタ
電流は増加する。さらに、節点Ｃの電位が節点Ｂの電位
よりも低い場合は、電流ＩO がトランジスタＱ４のエミ
ッタに電流を流し込む方向の電流となるので、その結果
トランジスタＱ４のコレクタ電流は減少する。
ることにより、Ｉ1 とＩ2 の電流比が変化し、その結果
電流ＩO を変えることができる。節点Ｂと節点Ｃの電位
が等しい場合は、電流ＩO が０（零）となるので、トラ
ンジスタＱ３，Ｑ４のコレクタ電流は変化しない。ま
た、節点Ｃの電位が節点Ｂの電位よりも高い場合は、電
流ＩO がトランジスタＱ４のエミッタから電流を引っ張
る方向の電流となるので、トランジスタＱ４のコレクタ
電流は増加する。さらに、節点Ｃの電位が節点Ｂの電位
よりも低い場合は、電流ＩO がトランジスタＱ４のエミ
ッタに電流を流し込む方向の電流となるので、その結果
トランジスタＱ４のコレクタ電流は減少する。
【００２１】また、節点Ｂの電位はＩＣの内部抵抗Ｒ
３，Ｒ４による電源電圧（ＶＣＣ）の抵抗分割により与
えており、一方節点Ｃの電位は外付け抵抗４によるＶＣ
Ｃの抵抗分割により与えているため、抵抗の温度特性に
より、温度変化による抵抗の絶対値に変動があっても、
抵抗の相対比は変動しない。従って、節点Ｂ，Ｃの電位
は共に温度変化による変動を起こさないので、電流ＩO
の値は一定となり、温度変化によるオフセットの発生を
防止することができる。
３，Ｒ４による電源電圧（ＶＣＣ）の抵抗分割により与
えており、一方節点Ｃの電位は外付け抵抗４によるＶＣ
Ｃの抵抗分割により与えているため、抵抗の温度特性に
より、温度変化による抵抗の絶対値に変動があっても、
抵抗の相対比は変動しない。従って、節点Ｂ，Ｃの電位
は共に温度変化による変動を起こさないので、電流ＩO
の値は一定となり、温度変化によるオフセットの発生を
防止することができる。
【００２２】図３は図２に示す電流源回路のオフセット
調整端子に関連する電圧・電流特性図である。図３に示
すように、この電圧・電流特性では、〔端子Ｔ６ど電圧
−節点Ｂの電圧〕を横軸にとり、そのときの電流ＩO を
縦軸にとっている。すなわち、節点Ｂの電位との差電圧
を端子Ｔ６に印加し調整することにより、電流ＩO の値
を調整することができる。このように、電流ＩO を調整
することにより、トランジスタＱ４のエミッタ電位が変
化し、トランジスタＱ４のコレクタ電流を調節すること
ができる。しかるに、オフセットは入力端子Ｔ２，Ｔ３
を同電位にしたときのトランジスタＱ２，Ｑ４のコレク
タ電流のアンバランスによるものであるので、オフセッ
ト調整端子Ｔ６に与える電圧を調整し、トランジスタＱ
４のコレクタ電流をトランジスタＱ２のコレクタ電流と
等しくしてやれば、オフセットの調整を行うことができ
る。
調整端子に関連する電圧・電流特性図である。図３に示
すように、この電圧・電流特性では、〔端子Ｔ６ど電圧
−節点Ｂの電圧〕を横軸にとり、そのときの電流ＩO を
縦軸にとっている。すなわち、節点Ｂの電位との差電圧
を端子Ｔ６に印加し調整することにより、電流ＩO の値
を調整することができる。このように、電流ＩO を調整
することにより、トランジスタＱ４のエミッタ電位が変
化し、トランジスタＱ４のコレクタ電流を調節すること
ができる。しかるに、オフセットは入力端子Ｔ２，Ｔ３
を同電位にしたときのトランジスタＱ２，Ｑ４のコレク
タ電流のアンバランスによるものであるので、オフセッ
ト調整端子Ｔ６に与える電圧を調整し、トランジスタＱ
４のコレクタ電流をトランジスタＱ２のコレクタ電流と
等しくしてやれば、オフセットの調整を行うことができ
る。
【００２３】上述した実施例によれば、温度変化による
オフセットの変動を受けることなく、外部端子１つで高
精度のオフセット調整を行うことができる。その際、外
付け可変抵抗４による抵抗分割によってオフセット調整
端子Ｔ６に調整可能な電圧を与えているが、外部から調
整可能な定電圧を与える手段であれば、他の手段でも構
わない。同様に、節点Ｂの電位はＩＣ内部の抵抗分割に
より与えているが、かかる電圧印加に限らず、温度変化
があっても変動しない定電圧を印加できる手段であれば
よい。また、電流源回路２におけるトランジスタＱ５，
Ｑ６のエミッタに接続される抵抗Ｒ５，Ｒ６は、オフセ
ット調整端子Ｔ６に与える調整電圧の電圧範囲を広く取
るために接続している抵抗であり、省略することもでき
る。
オフセットの変動を受けることなく、外部端子１つで高
精度のオフセット調整を行うことができる。その際、外
付け可変抵抗４による抵抗分割によってオフセット調整
端子Ｔ６に調整可能な電圧を与えているが、外部から調
整可能な定電圧を与える手段であれば、他の手段でも構
わない。同様に、節点Ｂの電位はＩＣ内部の抵抗分割に
より与えているが、かかる電圧印加に限らず、温度変化
があっても変動しない定電圧を印加できる手段であれば
よい。また、電流源回路２におけるトランジスタＱ５，
Ｑ６のエミッタに接続される抵抗Ｒ５，Ｒ６は、オフセ
ット調整端子Ｔ６に与える調整電圧の電圧範囲を広く取
るために接続している抵抗であり、省略することもでき
る。
【００２４】図４は本発明の他の実施例を示す演算増幅
器の回路図である。図４に示すように、本実施例は前述
した一実施例における外付け可変抵抗４に代えて、端子
Ｔ６と端子Ｔ４間に外部安定化電源６を接続し、しかも
節点Ｂの電位としてバンドギャップレギュレータ７をト
ランジスタＱ５のベースに接続したことにある。すなわ
ち、電流源回路２にバンドギャップレギュレータ７と調
整可能な外部安定化電源６を接続し、それぞれの電圧を
供給しても、同様に電流ＩO を調整することができる。
器の回路図である。図４に示すように、本実施例は前述
した一実施例における外付け可変抵抗４に代えて、端子
Ｔ６と端子Ｔ４間に外部安定化電源６を接続し、しかも
節点Ｂの電位としてバンドギャップレギュレータ７をト
ランジスタＱ５のベースに接続したことにある。すなわ
ち、電流源回路２にバンドギャップレギュレータ７と調
整可能な外部安定化電源６を接続し、それぞれの電圧を
供給しても、同様に電流ＩO を調整することができる。
【００２５】
【発明の効果】以上説明したように、本発明の演算増幅
器は、差動入力部に接続する電流源回路へ外付け可変抵
抗もしくは外部安定化電源を接続し、外部から電圧を印
加することにより、１端子の追加のみでオフセット調整
を実現することができるという効果がある。
器は、差動入力部に接続する電流源回路へ外付け可変抵
抗もしくは外部安定化電源を接続し、外部から電圧を印
加することにより、１端子の追加のみでオフセット調整
を実現することができるという効果がある。
【００２６】また、本発明はオフセット調整用の端子に
印加する電圧を抵抗分割等の温度変化による変動が小さ
い電圧源より与えることにより、オフセット調整後に温
度変化が起きてもオフセット値の変動が少ないという効
果がある。
印加する電圧を抵抗分割等の温度変化による変動が小さ
い電圧源より与えることにより、オフセット調整後に温
度変化が起きてもオフセット値の変動が少ないという効
果がある。
【図１】本発明の概要を説明するための演算増幅器の構
成図である。
成図である。
【図２】本発明の一実施例を示す演算増幅器の回路図で
ある。
ある。
【図３】図２に示す電流源回路のオフセット調整端子に
関連する電圧・電流特性図である。
関連する電圧・電流特性図である。
【図４】本発明の他の実施例を示す演算増幅器の回路図
である。
である。
【図５】従来の一例を示す演算増幅器の回路図である。
【図６】従来の他の例を示す演算増幅器の回路図であ
る。
る。
１ 初段差動入力部 ２ 電流源回路 ３，５ 定電流源 ４ 外付け可変抵抗 ６ 外部安定化電源 ７ バンドギャップレギュレータ Ｔ１ 最高電位端子 Ｔ２，Ｔ３ 入力端子 Ｔ４ 最低電位端子 Ｔ６ オフセット調整用端子 Ａ 初段差動出力端子
Claims (5)
- 【請求項１】 入力端子からの信号を差動増幅するため
の差動トランジスタおよび前記差動トランジスタのコレ
クタにカレントミラー回路を介してそれぞれ接続される
負荷を備えた差動入力部と、前記差動入力部と共通の電
源間および一つのオフセット調整端子に接続され前記負
荷の少なくとも一方に電流を供給する電流源回路とを有
し、前記一つのオフセット調整端子に印加される外部可
変電圧に応じて前記差動入力部の前記負荷に供給される
電流を可変にすることを特徴とする演算増幅器。 - 【請求項２】 前記オフセット調整端子は、外付け可変
抵抗の可動端子に接続され且つ前記外付け可変抵抗の両
端を前記差動入力部と前記電流源回路が接続される前記
共通の電源間に接続した請求項１記載の演算増幅器。 - 【請求項３】 前記オフセット調整端子は、電圧を可変
できる外部安定化電源に接続される請求項１記載の演算
増幅器。 - 【請求項４】 入力端子からの信号を差動増幅するため
の差動トランジスタおよび前記差動トランジスタのコレ
クタにカレントミラー回路を介してそれぞれ接続される
負荷を備えた差動入力部と、前記差動入力部と共通の電
源間に接続される電流源回路と、前記電源間に接続され
る外付け可変抵抗と、前記電流源回路に所定の外部可変
電圧を供給する一つのオフセット調整端子とを有し、前
記外部可変電圧に応じて前記差動入力部の前記負荷に供
給される電流を可変にすることを特徴とする演算増幅
器。 - 【請求項５】 入力端子からの信号を差動増幅するため
の差動トランジスタおよび前記差動トランジスタのコレ
クタにカレントミラー回路を介してそれぞれ接続される
負荷を備えた差動入力部と、前記差動入力部と共通の電
源間に接続される電流源回路と、前記電流源回路に所定
の外部可変電圧を供給する一つのオフセット調整端子
と、前記オフセット調整端子に接続される外付け安定化
電源とを有し、前記外部可変電圧に応じて前記差動入力
部の前記負荷に供給される電流を可変にすることを特徴
とする演算増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6170606A JPH0837430A (ja) | 1994-07-22 | 1994-07-22 | 演算増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6170606A JPH0837430A (ja) | 1994-07-22 | 1994-07-22 | 演算増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0837430A true JPH0837430A (ja) | 1996-02-06 |
Family
ID=15907976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6170606A Pending JPH0837430A (ja) | 1994-07-22 | 1994-07-22 | 演算増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0837430A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008017354A (ja) * | 2006-07-07 | 2008-01-24 | Yamaha Corp | オフセット電圧補正回路 |
| JP2008301083A (ja) * | 2007-05-30 | 2008-12-11 | Mitsubishi Electric Corp | 差動信号生成回路 |
| US7816992B2 (en) | 2006-07-07 | 2010-10-19 | Yamaha Corporation | Offset voltage correction circuit and class D amplifier |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05243864A (ja) * | 1992-02-29 | 1993-09-21 | Sony Corp | 差動増幅回路 |
-
1994
- 1994-07-22 JP JP6170606A patent/JPH0837430A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05243864A (ja) * | 1992-02-29 | 1993-09-21 | Sony Corp | 差動増幅回路 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008017354A (ja) * | 2006-07-07 | 2008-01-24 | Yamaha Corp | オフセット電圧補正回路 |
| US7816992B2 (en) | 2006-07-07 | 2010-10-19 | Yamaha Corporation | Offset voltage correction circuit and class D amplifier |
| US7924089B2 (en) | 2006-07-07 | 2011-04-12 | Yamaha Corporation | Offset voltage correction circuit and class D amplifier |
| JP4725441B2 (ja) * | 2006-07-07 | 2011-07-13 | ヤマハ株式会社 | 差動増幅器 |
| JP2008301083A (ja) * | 2007-05-30 | 2008-12-11 | Mitsubishi Electric Corp | 差動信号生成回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5612614A (en) | Current mirror and self-starting reference current generator | |
| US5557238A (en) | Differential amplifier with common mode regulation | |
| US4437023A (en) | Current mirror source circuitry | |
| US4600893A (en) | Differential amplifier with improved dynamic range | |
| EP0196906A2 (en) | Automatic gain control detection circuit | |
| US4587478A (en) | Temperature-compensated current source having current and voltage stabilizing circuits | |
| JPH01212105A (ja) | 集積ジャイレータ発振器 | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| KR20030057278A (ko) | 이득 제어 회로 | |
| US5134318A (en) | Adjustable analog filter circuit with temperature compensation | |
| JPH1124769A (ja) | 定電流回路 | |
| JPH0837430A (ja) | 演算増幅器 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| US4983863A (en) | Logarithmic amplification circuit for obtaining output voltage corresponding to difference between logarithmically amplified values of two input currents | |
| JPH07142941A (ja) | 増幅器出力段 | |
| US5712557A (en) | Constant current supply circuit with stabilization based on voltage and current ratios relative to a reference voltage and a related control current | |
| JPH0252892B2 (ja) | ||
| JPWO2004032319A1 (ja) | 温度補償機能付き差動増幅器 | |
| JPH11330876A (ja) | 電圧制御増幅回路 | |
| US20050077956A1 (en) | Integrated circuit | |
| JP2969665B2 (ja) | バイアス電圧設定回路 | |
| US5631608A (en) | Driver for N-channel VFET output stage of power amplifier | |
| JP3074888B2 (ja) | 半導体集積回路 | |
| KR100376484B1 (ko) | 차동 전류/전압 변환회로 | |
| JPH10335951A (ja) | 差動増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970909 |