JPH10335951A - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JPH10335951A JPH10335951A JP14121497A JP14121497A JPH10335951A JP H10335951 A JPH10335951 A JP H10335951A JP 14121497 A JP14121497 A JP 14121497A JP 14121497 A JP14121497 A JP 14121497A JP H10335951 A JPH10335951 A JP H10335951A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- differential
- circuit
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 線形性が高い差動増幅器を実現する。
【解決手段】 差動増幅器において、２つの入力電圧が
接続される第１の差動回路と、一方の出力が正電圧源に
それぞれ接続される第２及び第３の差動回路と、第１の
差動回路の一方の出力及び第２の差動回路の他方の出力
が接続され、また、第１の差動回路及び第３の差動回路
の他方の出力が接続される負荷抵抗と、この負荷抵抗に
接続されるカスコード回路と、このカスコード回路の出
力がそれぞれ接続される２つの定電流源と、カスコード
回路の出力がそれぞれ接続され出力電圧を出力すると共
に第２及び第３の差動回路の一方の入力端子に接続され
る２つのバッファ回路と、第２及び第３の差動回路の他
方の入力端子に接続される第１の電圧源と、カスコード
回路にバイアス電圧を印加する第２の電圧源とを設け
る。
接続される第１の差動回路と、一方の出力が正電圧源に
それぞれ接続される第２及び第３の差動回路と、第１の
差動回路の一方の出力及び第２の差動回路の他方の出力
が接続され、また、第１の差動回路及び第３の差動回路
の他方の出力が接続される負荷抵抗と、この負荷抵抗に
接続されるカスコード回路と、このカスコード回路の出
力がそれぞれ接続される２つの定電流源と、カスコード
回路の出力がそれぞれ接続され出力電圧を出力すると共
に第２及び第３の差動回路の一方の入力端子に接続され
る２つのバッファ回路と、第２及び第３の差動回路の他
方の入力端子に接続される第１の電圧源と、カスコード
回路にバイアス電圧を印加する第２の電圧源とを設け
る。
Description
【０００１】
【発明の属する技術分野】本発明は、差動増幅器に関
し、特に線形性が高く、コモンモード電圧が安定した差
動増幅器に関する。
し、特に線形性が高く、コモンモード電圧が安定した差
動増幅器に関する。
【０００２】
【従来の技術】差動増幅器はオシロスコープ等の入力段
に用いられ差動入力される被測定信号のコモンモード電
圧を調整しながら被測定信号を増幅して出力するもので
ある。
に用いられ差動入力される被測定信号のコモンモード電
圧を調整しながら被測定信号を増幅して出力するもので
ある。
【０００３】図３このような従来の差動増幅器の一例を
示す回路図であり、図３において１，２，８，９，１
０，１１，１２，１３，２６，２７，３１及び３２はト
ランジスタ、３，４，６，７，１４，１５，１６，１
７，２４，２５，２９及び３０は抵抗、５，２０，２
１，２２，２３及び２８は定電流源、１８及び１９はバ
ッファ回路、３３は容量、１００及び１０１は入力電
圧、１０２及び１０３は出力電圧である。また、２４〜
３３は演算増幅器５０を構成している。
示す回路図であり、図３において１，２，８，９，１
０，１１，１２，１３，２６，２７，３１及び３２はト
ランジスタ、３，４，６，７，１４，１５，１６，１
７，２４，２５，２９及び３０は抵抗、５，２０，２
１，２２，２３及び２８は定電流源、１８及び１９はバ
ッファ回路、３３は容量、１００及び１０１は入力電
圧、１０２及び１０３は出力電圧である。また、２４〜
３３は演算増幅器５０を構成している。
【０００４】入力電圧１００及び１０１はトランジスタ
１及び２のベースに接続され、トランジスタ１及び２の
エミッタは抵抗３及び４の一端に接続され、抵抗３の他
端は抵抗４の他端及び定電流源５の一端に接続される。
１及び２のベースに接続され、トランジスタ１及び２の
エミッタは抵抗３及び４の一端に接続され、抵抗３の他
端は抵抗４の他端及び定電流源５の一端に接続される。
【０００５】トランジスタ１のコレクタは抵抗６の一
端、トランジスタ８のエミッタ及びトランジスタ１０の
コレクタにそれぞれ接続され、トランジスタ２のコレク
タは抵抗７の一端、トランジスタ９のエミッタ及びトラ
ンジスタ１３のコレクタにそれぞれ接続される。
端、トランジスタ８のエミッタ及びトランジスタ１０の
コレクタにそれぞれ接続され、トランジスタ２のコレク
タは抵抗７の一端、トランジスタ９のエミッタ及びトラ
ンジスタ１３のコレクタにそれぞれ接続される。
【０００６】トランジスタ８のコレクタはバッファ回路
１８の入力端子及び定電流源２０の一端に接続され、ト
ランジスタ９のコレクタはバッファ回路１９の入力端子
及び定電流源２３の一端に接続される。
１８の入力端子及び定電流源２０の一端に接続され、ト
ランジスタ９のコレクタはバッファ回路１９の入力端子
及び定電流源２３の一端に接続される。
【０００７】トランジスタ１０及び１１のエミッタは抵
抗１４及び１５の一端に接続され、抵抗１４の他端は抵
抗１５の他端及び定電流源２１の一端に接続される。
抗１４及び１５の一端に接続され、抵抗１４の他端は抵
抗１５の他端及び定電流源２１の一端に接続される。
【０００８】同様にトランジスタ１２及び１３のエミッ
タは抵抗１６及び１７の一端に接続され、抵抗１６の他
端は抵抗１７の他端及び定電流願２２の一端に接続され
る。
タは抵抗１６及び１７の一端に接続され、抵抗１６の他
端は抵抗１７の他端及び定電流願２２の一端に接続され
る。
【０００９】バッファ回路１８の出力端子は出力電圧１
０３を出力すると共にトランジスタ１０のベース及び抵
抗２５の一端に接続され、バッファ回路１９の出力端子
は出力電圧１０２を出力すると共にトランジスタ１３の
ベース及び抵抗２４の一端に接続される。
０３を出力すると共にトランジスタ１０のベース及び抵
抗２５の一端に接続され、バッファ回路１９の出力端子
は出力電圧１０２を出力すると共にトランジスタ１３の
ベース及び抵抗２４の一端に接続される。
【００１０】抵抗２４の他端は抵抗２５の他端及びトラ
ンジスタ２６のベースに接続され、トランジスタ２６の
エミッタはトランジスタ２７のエミッタ及び定電流源２
８の一端に接続される。
ンジスタ２６のベースに接続され、トランジスタ２６の
エミッタはトランジスタ２７のエミッタ及び定電流源２
８の一端に接続される。
【００１１】トランジスタ２６のコレクタはトランジス
タ３１及び３２のベースとトランジスタ３１のコレクタ
に接続され、トランジスタ２７のコレクタはトランジス
タ８及び９のベース、トランジスタ３２のコレクタと容
量３３の一端に接続される。
タ３１及び３２のベースとトランジスタ３１のコレクタ
に接続され、トランジスタ２７のコレクタはトランジス
タ８及び９のベース、トランジスタ３２のコレクタと容
量３３の一端に接続される。
【００１２】また、トランジスタ３１及び３２のエミッ
タは抵抗２９及び３０の一端に接続される。
タは抵抗２９及び３０の一端に接続される。
【００１３】さらに、抵抗６，７，２９及び３０の他端
とトランジスタ１１及び１２のコレクタは正電圧源に接
続され、定電流源５，２０，２１，２２，２３及び２８
の他端は負電圧源に接続され、トランジスタ１１，１２
及び２７のベースと容量３３の他端は接地される。
とトランジスタ１１及び１２のコレクタは正電圧源に接
続され、定電流源５，２０，２１，２２，２３及び２８
の他端は負電圧源に接続され、トランジスタ１１，１２
及び２７のベースと容量３３の他端は接地される。
【００１４】ここで、図３に示す従来例の動作を説明す
る。トランジスタ１，２，１０，１１，１２及び１３、
トランジスタ２６及び２７、トランジスタ３１及び３２
はそれぞれ同じサイズのＮＰＮトランジスタであり、ト
ランジスタ８及び９は同じサイズのＰＮＰトランジスタ
である。
る。トランジスタ１，２，１０，１１，１２及び１３、
トランジスタ２６及び２７、トランジスタ３１及び３２
はそれぞれ同じサイズのＮＰＮトランジスタであり、ト
ランジスタ８及び９は同じサイズのＰＮＰトランジスタ
である。
【００１５】抵抗３，４，１４，１５，１６及び１７の
抵抗値、抵抗６及び７の抵抗値、抵抗２４及び２５の抵
抗値、抵抗２９及び３０の抵抗値はそれぞれ同じ値であ
る。
抵抗値、抵抗６及び７の抵抗値、抵抗２４及び２５の抵
抗値、抵抗２９及び３０の抵抗値はそれぞれ同じ値であ
る。
【００１６】また、定電流源５，２１及び２２の出力電
流を”Ｉ１”、定電流源２０及び２３の出力電流を”Ｉ
０”とし、 Ｉ１＝Ｉ０×２ （１） なる関係を満たすものとする。
流を”Ｉ１”、定電流源２０及び２３の出力電流を”Ｉ
０”とし、 Ｉ１＝Ｉ０×２ （１） なる関係を満たすものとする。
【００１７】トランジスタ８及び９のベース電圧は演算
増幅器５０から印加されるバイアス電圧”Ｖｂｉａｓ”
であり、このため、トランジスタ８及び９のエミッタ電
圧”Ｖｅ８”及び”Ｖｅ９”はトランジスタ８及び９の
ベース−エミッタ間電圧を”Ｖｂｅ”とすれば、 Ｖｅ８＝Ｖｅ９＝Ｖｂｉａｓ＋Ｖｂｅ （２） となる。
増幅器５０から印加されるバイアス電圧”Ｖｂｉａｓ”
であり、このため、トランジスタ８及び９のエミッタ電
圧”Ｖｅ８”及び”Ｖｅ９”はトランジスタ８及び９の
ベース−エミッタ間電圧を”Ｖｂｅ”とすれば、 Ｖｅ８＝Ｖｅ９＝Ｖｂｉａｓ＋Ｖｂｅ （２） となる。
【００１８】従って、抵抗６及び７に流れる電流値は同
じになるので”Ｖｂｉａｓ”や抵抗６及び７の抵抗値を
適宜設定して、抵抗６及び7に流れる電流値”Ｉ６”及
び”Ｉ７”が Ｉ６＝Ｉ７＝３×Ｉ０ （３） となるようにする。
じになるので”Ｖｂｉａｓ”や抵抗６及び７の抵抗値を
適宜設定して、抵抗６及び7に流れる電流値”Ｉ６”及
び”Ｉ７”が Ｉ６＝Ｉ７＝３×Ｉ０ （３） となるようにする。
【００１９】この時、トランジスタ１，８及び１０のコ
レクタ電流を”Ｉｃ１”、”Ｉｃ８”及び”Ｉｃ１０”
とすると、 となる。
レクタ電流を”Ｉｃ１”、”Ｉｃ８”及び”Ｉｃ１０”
とすると、 となる。
【００２０】トランジスタ８のコレクタ電流は定電流源
２０の出力電流そのものであるので上記条件から、 Ｉｃ８＝Ｉ０ （５） となり、式（４）は、 Ｉｃ１＋Ｉ０＋Ｉｃ１０＝３×Ｉ０ Ｉｃ１＋Ｉｃ１０＝２×Ｉ０ （６） となる。
２０の出力電流そのものであるので上記条件から、 Ｉｃ８＝Ｉ０ （５） となり、式（４）は、 Ｉｃ１＋Ｉ０＋Ｉｃ１０＝３×Ｉ０ Ｉｃ１＋Ｉｃ１０＝２×Ｉ０ （６） となる。
【００２１】トランジスタ１１のコレクタ電流を”Ｉｃ
１１”とすれば、 Ｉｃ１０＋Ｉｃ１１＝Ｉ１＝２×Ｉ０ （７） となる。
１１”とすれば、 Ｉｃ１０＋Ｉｃ１１＝Ｉ１＝２×Ｉ０ （７） となる。
【００２２】式（６）及び式（７）から、 Ｉｃ１＋２×Ｉ０−Ｉｃ１１＝２×Ｉ０ ∴Ｉｃ１＝Ｉｃ１１ （８） となる。
【００２３】同様にしてトランジスタ２及び１２のコレ
クタ電流を”Ｉｃ２”及び”Ｉｃ１２”とすると、 Ｉｃ２＝Ｉｃ１２ （９） となる。
クタ電流を”Ｉｃ２”及び”Ｉｃ１２”とすると、 Ｉｃ２＝Ｉｃ１２ （９） となる。
【００２４】一方、トランジスタ１３のコレクタ電流
を”Ｉｃ１３”とすれば、 Ｉｃ１２＋Ｉｃ１３＝Ｉ１＝２×Ｉ０ （１０） であり、式（９）及び式（１０）から Ｉｃ２＋Ｉｃ１３＝２×Ｉ０ （１１） となる。
を”Ｉｃ１３”とすれば、 Ｉｃ１２＋Ｉｃ１３＝Ｉ１＝２×Ｉ０ （１０） であり、式（９）及び式（１０）から Ｉｃ２＋Ｉｃ１３＝２×Ｉ０ （１１） となる。
【００２５】ここで、 Ｉｃ１＋Ｉｃ２＝２×Ｉ０ （１２） が成り立つので、式（１１）及び式（１２）から ２×Ｉ０−Ｉｃ１＋Ｉｃ１３＝２×Ｉ０ ∴Ｉｃ１＝Ｉｃ１３ （１３） また、式（６）及び式（１２）から ２×Ｉ０−Ｉｃ１０＋Ｉｃ２＝２×Ｉ０ ∴Ｉｃ２＝Ｉｃ１０ （１４） となる。
【００２６】式（８）及び式（１３）から Ｉｃ１＝Ｉｃ１１＝Ｉｃ１３ （１５） また、式（９）及び式（１４）から Ｉｃ２＝Ｉｃ１０＝Ｉｃ１２ （１６） となる。
【００２７】従って、トランジスタ１及び２のベースに
入力電圧１００及び１０１が印加されるとトランジスタ
８及び１０とバッファ回路１８から構成される負帰還回
路とトランジスタ９及び１３とバッファ回路１９から構
成される負帰還回路とにより、トランジスタ１，１１及
び１３のコレクタ電流が同一になり、また、トランジス
タ２，１０及び１２のコレクタ電流が同一になる。
入力電圧１００及び１０１が印加されるとトランジスタ
８及び１０とバッファ回路１８から構成される負帰還回
路とトランジスタ９及び１３とバッファ回路１９から構
成される負帰還回路とにより、トランジスタ１，１１及
び１３のコレクタ電流が同一になり、また、トランジス
タ２，１０及び１２のコレクタ電流が同一になる。
【００２８】この時、トランジスタ１０及び１１のベー
ス間とトランジスタ１２及び１３のベース間には入力電
圧１００及び１０１の電位差”Ｖｉｎ”が現れ、尚且
つ、トランジスタ１１及び１２のベース同士が接続され
ていることからトランジスタ１０及び１３のベース間に
は前記電位差”Ｖｉｎ”の２倍の電圧が出力されること
になる。
ス間とトランジスタ１２及び１３のベース間には入力電
圧１００及び１０１の電位差”Ｖｉｎ”が現れ、尚且
つ、トランジスタ１１及び１２のベース同士が接続され
ていることからトランジスタ１０及び１３のベース間に
は前記電位差”Ｖｉｎ”の２倍の電圧が出力されること
になる。
【００２９】さらに、トランジスタ１１及び１２のベー
スは接地されているので、出力電圧１０２には”＋Ｖｉ
ｎ”が、出力電圧１０３には”−Ｖｉｎ”がそれぞれ出
力されることになる。
スは接地されているので、出力電圧１０２には”＋Ｖｉ
ｎ”が、出力電圧１０３には”−Ｖｉｎ”がそれぞれ出
力されることになる。
【００３０】この結果、入力電圧の電位差”Ｖｉｎ”を
２倍にして出力する差動増幅器として動作することにな
る。
２倍にして出力する差動増幅器として動作することにな
る。
【００３１】また、演算増幅器５０はコモンモード電圧
を決めるフィードバックループとして動作する。出力電
圧１０２及び１０３は直列接続された抵抗２４及び２５
に接続されているので、図３中”イ”に示す点にコモン
モード電圧が現れることになる。
を決めるフィードバックループとして動作する。出力電
圧１０２及び１０３は直列接続された抵抗２４及び２５
に接続されているので、図３中”イ”に示す点にコモン
モード電圧が現れることになる。
【００３２】このコモンモード電圧はトランジスタ２６
のベースに印加され、トランジスタ２７のベースは接地
されていることから、演算増幅器５０はコモンモード電
圧が”０Ｖ”になるようにトランジスタ８及び９のベー
スに印加されるバイアス電圧を調整する。
のベースに印加され、トランジスタ２７のベースは接地
されていることから、演算増幅器５０はコモンモード電
圧が”０Ｖ”になるようにトランジスタ８及び９のベー
スに印加されるバイアス電圧を調整する。
【００３３】この結果、入力電圧の電位差”Ｖｉｎ”を
２倍にすると共にコモンモード電圧を”０Ｖ”に調整す
る差動増幅器として動作する。
２倍にすると共にコモンモード電圧を”０Ｖ”に調整す
る差動増幅器として動作する。
【００３４】
【発明が解決しようとする課題】しかし、コモンモード
電圧の安定化のために演算増幅器５０を用いることによ
りフィードバックループの利得が大きくなってしまい、
容量３３のような大容量の位相補償容量が必要となりレ
スポンスが遅れて線形性が低下すると言った問題点があ
った。従って本発明が解決しようとする課題は、線形性
が高い差動増幅器を実現することにある。
電圧の安定化のために演算増幅器５０を用いることによ
りフィードバックループの利得が大きくなってしまい、
容量３３のような大容量の位相補償容量が必要となりレ
スポンスが遅れて線形性が低下すると言った問題点があ
った。従って本発明が解決しようとする課題は、線形性
が高い差動増幅器を実現することにある。
【００３５】
【課題を解決するための手段】このような課題を達成す
るために、本発明の第１では、差動増幅器において、２
つの入力電圧が接続される第１の差動回路と、一方の出
力が正電圧源にそれぞれ接続される第２及び第３の差動
回路と、前記第１の差動回路の一方の出力及び前記第２
の差動回路の他方の出力が接続され、また、前記第１の
差動回路及び前記第３の差動回路の他方の出力が接続さ
れる負荷抵抗と、この負荷抵抗に接続されるカスコード
回路と、このカスコード回路の出力がそれぞれ接続され
る２つの定電流源と、前記カスコード回路の出力がそれ
ぞれ接続され出力電圧を出力すると共に前記第２及び第
３の差動回路の一方の入力端子に接続される２つのバッ
ファ回路と、前記第２及び第３の差動回路の他方の入力
端子に接続される第１の電圧源と、前記カスコード回路
にバイアス電圧を印加する第２の電圧源とを備えたこと
を特徴とするものでる。
るために、本発明の第１では、差動増幅器において、２
つの入力電圧が接続される第１の差動回路と、一方の出
力が正電圧源にそれぞれ接続される第２及び第３の差動
回路と、前記第１の差動回路の一方の出力及び前記第２
の差動回路の他方の出力が接続され、また、前記第１の
差動回路及び前記第３の差動回路の他方の出力が接続さ
れる負荷抵抗と、この負荷抵抗に接続されるカスコード
回路と、このカスコード回路の出力がそれぞれ接続され
る２つの定電流源と、前記カスコード回路の出力がそれ
ぞれ接続され出力電圧を出力すると共に前記第２及び第
３の差動回路の一方の入力端子に接続される２つのバッ
ファ回路と、前記第２及び第３の差動回路の他方の入力
端子に接続される第１の電圧源と、前記カスコード回路
にバイアス電圧を印加する第２の電圧源とを備えたこと
を特徴とするものでる。
【００３６】このような課題を達成するために、本発明
の第２では、差動増幅器において、２つの入力電圧が接
続される第１の差動回路と、前記第１の差動回路及び第
２の差動回路の一方の出力が接続され、また、前記第１
の差動回路の他方の出力及び第３の差動回路の一方の出
力が接続される負荷抵抗と、この負荷抵抗に接続される
カスコード回路と、このカスコード回路の出力がそれぞ
れ接続される２つの定電流源と、前記カスコード回路の
出力がそれぞれ接続され出力電圧を出力すると共に前記
第２及び第３の差動回路の一方の入力端子に接続される
２つのバッファ回路と、前記第２及び第３の差動回路の
他方の入力端子に接続される第１の電圧源と、前記第２
及び第３の差動回路の他方の出力が接続され前記カスコ
ード回路にバイアス電圧を印加する電流調整手段とを備
えたことを特徴とするものである。
の第２では、差動増幅器において、２つの入力電圧が接
続される第１の差動回路と、前記第１の差動回路及び第
２の差動回路の一方の出力が接続され、また、前記第１
の差動回路の他方の出力及び第３の差動回路の一方の出
力が接続される負荷抵抗と、この負荷抵抗に接続される
カスコード回路と、このカスコード回路の出力がそれぞ
れ接続される２つの定電流源と、前記カスコード回路の
出力がそれぞれ接続され出力電圧を出力すると共に前記
第２及び第３の差動回路の一方の入力端子に接続される
２つのバッファ回路と、前記第２及び第３の差動回路の
他方の入力端子に接続される第１の電圧源と、前記第２
及び第３の差動回路の他方の出力が接続され前記カスコ
ード回路にバイアス電圧を印加する電流調整手段とを備
えたことを特徴とするものである。
【００３７】このような課題を達成するために、本発明
の第３では、本発明の第１及び第２において、前記第１
の電圧源として可変電圧源を用いることを特徴とするも
のである。
の第３では、本発明の第１及び第２において、前記第１
の電圧源として可変電圧源を用いることを特徴とするも
のである。
【００３８】このような課題を達成するために、本発明
の第４では、本発明の第２において、前記第２及び第３
の差動回路の他方の出力がダイオード接続された２つの
トランジスタに接続され、この２つのトランジスタのベ
ース電圧を前記カスコード回路に印加する前記電流調整
手段を用いることを特徴とするものである。
の第４では、本発明の第２において、前記第２及び第３
の差動回路の他方の出力がダイオード接続された２つの
トランジスタに接続され、この２つのトランジスタのベ
ース電圧を前記カスコード回路に印加する前記電流調整
手段を用いることを特徴とするものである。
【００３９】
【発明の実施の形態】以下本発明を図面を用いて詳細に
説明する。図１は本発明に係る差動増幅器の一実施例を
示す構成回路図である。
説明する。図１は本発明に係る差動増幅器の一実施例を
示す構成回路図である。
【００４０】図１において１〜２３，１００及び１０１
は図３と同一符号を付してあり、３４は可変電圧源、３
５は電圧源，１０２ａ及び１０３ａは出力電圧である。
は図３と同一符号を付してあり、３４は可変電圧源、３
５は電圧源，１０２ａ及び１０３ａは出力電圧である。
【００４１】また、１〜５は差動回路５１を、６及び７
は負荷抵抗５２を、８及び９はカスコード回路５３を、
１０，１１，１４，１５及び２１は差動回路５４を、１
２，１３，１６，１７及び２２は差動回路５５をそれぞ
れ構成している。
は負荷抵抗５２を、８及び９はカスコード回路５３を、
１０，１１，１４，１５及び２１は差動回路５４を、１
２，１３，１６，１７及び２２は差動回路５５をそれぞ
れ構成している。
【００４２】入力電圧１００及び１０１はトランジスタ
１及び２のベースに接続され、トランジスタ１及び２の
エミッタは抵抗３及び４の一端に接続され、抵抗３の他
端は抵抗４の他端及び定電流源５の一端に接続される。
１及び２のベースに接続され、トランジスタ１及び２の
エミッタは抵抗３及び４の一端に接続され、抵抗３の他
端は抵抗４の他端及び定電流源５の一端に接続される。
【００４３】トランジスタ１のコレクタは抵抗６の一
端、トランジスタ８のエミッタ及びトランジスタ１０の
コレクタにそれぞれ接続され、トランジスタ２のコレク
タは抵抗７の一端、トランジスタ９のエミッタ及びトラ
ンジスタ１３のコレクタにそれぞれ接続される。
端、トランジスタ８のエミッタ及びトランジスタ１０の
コレクタにそれぞれ接続され、トランジスタ２のコレク
タは抵抗７の一端、トランジスタ９のエミッタ及びトラ
ンジスタ１３のコレクタにそれぞれ接続される。
【００４４】トランジスタ８のコレクタはバッファ回路
１８の入力端子及び定電流源２０の一端に接続され、ト
ランジスタ９のコレクタはバッファ回路１９の入力端子
及び定電流源２３の一端に接続される。
１８の入力端子及び定電流源２０の一端に接続され、ト
ランジスタ９のコレクタはバッファ回路１９の入力端子
及び定電流源２３の一端に接続される。
【００４５】トランジスタ１０及び１１のエミッタは抵
抗１４及び１５の一端に接続され、抵抗１４の他端は抵
抗１５の他端及び定電流源２１の一端に接続される。
抗１４及び１５の一端に接続され、抵抗１４の他端は抵
抗１５の他端及び定電流源２１の一端に接続される。
【００４６】同様にトランジスタ１２及び１３のエミッ
タは抵抗１６及び１７の一端に接続され、抵抗１６の他
端は抵抗１７の他端及び定電流願２２の一端に接続され
る。
タは抵抗１６及び１７の一端に接続され、抵抗１６の他
端は抵抗１７の他端及び定電流願２２の一端に接続され
る。
【００４７】バッファ回路１８の出力端子は出力電圧１
０３ａを出力すると共にトランジスタ１０のベースに接
続され、バッファ回路１９の出力端子は出力電圧１０２
ａを出力すると共にトランジスタ１３のベースに接続さ
れる。
０３ａを出力すると共にトランジスタ１０のベースに接
続され、バッファ回路１９の出力端子は出力電圧１０２
ａを出力すると共にトランジスタ１３のベースに接続さ
れる。
【００４８】また、可変電圧源３４の一端はトランジス
タ１１及び１２のベースに接続され、電圧源３５の一端
はトランジスタ８及び９のべースに接続される。
タ１１及び１２のベースに接続され、電圧源３５の一端
はトランジスタ８及び９のべースに接続される。
【００４９】さらに、抵抗６及び７の他端とトランジス
タ１１及び１２のコレクタは正電圧源に接続され、定電
流源５，２０，２１，２２及び２３の他端は負電圧源に
接続され、可変電圧源３４及び電圧源３５の他端は接地
される。
タ１１及び１２のコレクタは正電圧源に接続され、定電
流源５，２０，２１，２２及び２３の他端は負電圧源に
接続され、可変電圧源３４及び電圧源３５の他端は接地
される。
【００５０】ここで、図１に示す実施例の動作を説明す
る。電圧源３５から印加されるバイアス電圧は入力電圧
１００及び１０１が”０Ｖ”の時に、トランジスタ１，
２，１０，１１，１２及び１３のコレクタ電流が同じに
なるように設定される。
る。電圧源３５から印加されるバイアス電圧は入力電圧
１００及び１０１が”０Ｖ”の時に、トランジスタ１，
２，１０，１１，１２及び１３のコレクタ電流が同じに
なるように設定される。
【００５１】この状態で、電位差”Ｖｉｎ”の入力電圧
１００及び１０１がトランジスタ１及び２のベースに印
加されると図３に示す従来例と同様にトランジスタ１０
及び１１のベース間とトランジスタ１２及び１３のベー
ス間には入力電圧１００及び１０１の電位差”Ｖｉｎ”
が現れる。
１００及び１０１がトランジスタ１及び２のベースに印
加されると図３に示す従来例と同様にトランジスタ１０
及び１１のベース間とトランジスタ１２及び１３のベー
ス間には入力電圧１００及び１０１の電位差”Ｖｉｎ”
が現れる。
【００５２】トランジスタ１１及び１２のベース同士が
接続されていることからトランジスタ１０及び１３のベ
ース間には前記電位差”Ｖｉｎ”の２倍の電圧が出力さ
れることになる。
接続されていることからトランジスタ１０及び１３のベ
ース間には前記電位差”Ｖｉｎ”の２倍の電圧が出力さ
れることになる。
【００５３】また、トランジスタ１１及び１２のベース
には可変電圧源３４の出力電圧”Ｖｃｏｍ”が接続され
ているので、出力電圧１０２ａには”＋Ｖｉｎ＋Ｖｃｏ
ｍ”が、出力電圧１０３ａには”−Ｖｉｎ＋Ｖｃｏｍ”
がそれぞれ出力されることになる。
には可変電圧源３４の出力電圧”Ｖｃｏｍ”が接続され
ているので、出力電圧１０２ａには”＋Ｖｉｎ＋Ｖｃｏ
ｍ”が、出力電圧１０３ａには”−Ｖｉｎ＋Ｖｃｏｍ”
がそれぞれ出力されることになる。
【００５４】従って、可変電圧源３４の出力電圧を調整
することによりコモンモード電圧を調整することが可能
になる。
することによりコモンモード電圧を調整することが可能
になる。
【００５５】また、図１に示す実施例では演算増幅器５
０を用いていないので、フィードバックループでの利得
が下がり高速応答が可能になるので、広帯域で線形性が
改善される。
０を用いていないので、フィードバックループでの利得
が下がり高速応答が可能になるので、広帯域で線形性が
改善される。
【００５６】この結果、カスコード回路５３のバイアス
電圧を固定し、差動回路５４及び５５の接続点に電圧を
調整することにより、広帯域で線形性が高い差動増幅器
が実現できる。
電圧を固定し、差動回路５４及び５５の接続点に電圧を
調整することにより、広帯域で線形性が高い差動増幅器
が実現できる。
【００５７】但し、図１に示す実施例では素子の非線形
性や温度変化等に起因してコモンモード電圧が変動して
しまう。
性や温度変化等に起因してコモンモード電圧が変動して
しまう。
【００５８】図２はこのような問題を解決する本発明に
係る差動増幅器の他の実施例を示す構成回路図である。
係る差動増幅器の他の実施例を示す構成回路図である。
【００５９】図２において１〜２３，３４，５１〜５
５，１００及び１０１は図１と同一符号を付してあり、
３６は抵抗、３７及び３８はトランジスタ，１０２ｂ及
び１０３ｂは出力電圧である。また、３６〜３８は電流
調整手段５６を構成する。
５，１００及び１０１は図１と同一符号を付してあり、
３６は抵抗、３７及び３８はトランジスタ，１０２ｂ及
び１０３ｂは出力電圧である。また、３６〜３８は電流
調整手段５６を構成する。
【００６０】基本的な接続関係は図１に示す実施例とほ
ぼ同様であり、異なる点はトランジスタ８及び９のベー
スがトランジスタ３７及び３８のベース、トランジスタ
１１，１２，３７及び３８のコレクタに接続され、トラ
ンジスタ３７及び３８のエミッタが抵抗３６を介して正
電圧源に接続される点である。
ぼ同様であり、異なる点はトランジスタ８及び９のベー
スがトランジスタ３７及び３８のベース、トランジスタ
１１，１２，３７及び３８のコレクタに接続され、トラ
ンジスタ３７及び３８のエミッタが抵抗３６を介して正
電圧源に接続される点である。
【００６１】ここで、図２に示す実施例の動作を説明す
る。但し、差動増幅等の基本動作は図１に示す実施例と
同一なので説明を省略する。
る。但し、差動増幅等の基本動作は図１に示す実施例と
同一なので説明を省略する。
【００６２】基本的な回路定数は上述と同様であり、ト
ランジスタ３７及び３８のコレクタ電流がそれぞれ”Ｉ
０”となるように抵抗６，７及び３６の抵抗値を設定す
る。
ランジスタ３７及び３８のコレクタ電流がそれぞれ”Ｉ
０”となるように抵抗６，７及び３６の抵抗値を設定す
る。
【００６３】例えば、抵抗７及び８の電流値は式（３）
のように、抵抗３６の電流値が”２×Ｉ０”となるよう
にすれば良いので、抵抗６，７及び３６の抵抗値をそれ
ぞれ”Ｒ６”，”Ｒ７”及び”Ｒ３６”とすれば、 Ｒ３６：Ｒ６＝Ｒ３６：Ｒ７＝３：２ （１７） なる関係を満足させれば良い。
のように、抵抗３６の電流値が”２×Ｉ０”となるよう
にすれば良いので、抵抗６，７及び３６の抵抗値をそれ
ぞれ”Ｒ６”，”Ｒ７”及び”Ｒ３６”とすれば、 Ｒ３６：Ｒ６＝Ｒ３６：Ｒ７＝３：２ （１７） なる関係を満足させれば良い。
【００６４】また、電流調整手段５６ではトランジスタ
１１及び１２のコレクタ電流がダイオード接続されたト
ランジスタ３７及び３８に接続され、トランジスタ３７
及び３８のベース電圧をトランジスタ８及び９のベース
に印加している。
１１及び１２のコレクタ電流がダイオード接続されたト
ランジスタ３７及び３８に接続され、トランジスタ３７
及び３８のベース電圧をトランジスタ８及び９のベース
に印加している。
【００６５】ここで、トランジスタ８及び９のコレクタ
電流は定電流源２０及び２２の出力電流に固定されてい
るのでトランジスタ８及び９のベース電圧変化に起因す
る抵抗６及び７に流れる電流の変化分はトランジスタ１
０及び１３のコレクタ電流の変化として現れる。
電流は定電流源２０及び２２の出力電流に固定されてい
るのでトランジスタ８及び９のベース電圧変化に起因す
る抵抗６及び７に流れる電流の変化分はトランジスタ１
０及び１３のコレクタ電流の変化として現れる。
【００６６】即ち、トランジスタ１１及び１２のコレク
タ電流の和が変化するとトランジスタ１０及び１３のコ
レクタ電流の和が変化する。言い換えれば、トランジス
タ１１及び１２のコレクタ電流の和によりトランジスタ
１０及び１３のコレクタ電流の和を制御することにな
る。
タ電流の和が変化するとトランジスタ１０及び１３のコ
レクタ電流の和が変化する。言い換えれば、トランジス
タ１１及び１２のコレクタ電流の和によりトランジスタ
１０及び１３のコレクタ電流の和を制御することにな
る。
【００６７】そこで、抵抗６，７及び３６の抵抗値を適
宜設定すればトランジスタ１１及び１２のコレクタ電流
の和とトランジスタ１０及び１３のコレクタ電流の和を
同じにすることができる。
宜設定すればトランジスタ１１及び１２のコレクタ電流
の和とトランジスタ１０及び１３のコレクタ電流の和を
同じにすることができる。
【００６８】即ち、素子の非線形性や温度変化等に起因
してコモンモード電圧が変動しトランジスタ１１及び１
２のコレクタ電流の和が変動しても、それに同期してト
ランジスタ１０及び１３のコレクタ電流の和も変動する
のでコモンモード電圧の変化が相殺される。
してコモンモード電圧が変動しトランジスタ１１及び１
２のコレクタ電流の和が変動しても、それに同期してト
ランジスタ１０及び１３のコレクタ電流の和も変動する
のでコモンモード電圧の変化が相殺される。
【００６９】この結果、２つの差動回路をそれぞれ構成
する一方のトランジスタのコレクタ電流の和をダイオー
ド接続された２つのトランジスタに接続し、この２つの
トランジスタのベース電圧をカスコード回路５３に印加
する電流調整手段５６を設けることにより、素子の非線
形性や温度変化等に起因するコモンモード電圧変動を相
殺でき、広帯域でコモンモード電圧の安定化が図れる。
する一方のトランジスタのコレクタ電流の和をダイオー
ド接続された２つのトランジスタに接続し、この２つの
トランジスタのベース電圧をカスコード回路５３に印加
する電流調整手段５６を設けることにより、素子の非線
形性や温度変化等に起因するコモンモード電圧変動を相
殺でき、広帯域でコモンモード電圧の安定化が図れる。
【００７０】なお、図１及び図２においてはコモンモー
ド電圧の調整のために可変電圧源３４を用いているが、
通常の電圧源であっても接地であっても構わない。
ド電圧の調整のために可変電圧源３４を用いているが、
通常の電圧源であっても接地であっても構わない。
【００７１】
【発明の効果】以上説明したことから明らかなように、
本発明によれば次のような効果がある。カスコード回路
のバイアス電圧を固定し、２つの差動回路の接続点に電
圧を調整することにより、広帯域で線形性が高い差動増
幅器が実現できる。
本発明によれば次のような効果がある。カスコード回路
のバイアス電圧を固定し、２つの差動回路の接続点に電
圧を調整することにより、広帯域で線形性が高い差動増
幅器が実現できる。
【００７２】また、２つの差動回路をそれぞれ構成する
一方のトランジスタのコレクタ電流の和をダイオード接
続された２つのトランジスタに接続し、この２つのトラ
ンジスタのベース電圧をカスコード回路に印加する電流
調整手段を設けることにより、素子の非線形性や温度変
化等に起因するコモンモード電圧変動を相殺でき、広帯
域でコモンモード電圧の安定化が図れる。
一方のトランジスタのコレクタ電流の和をダイオード接
続された２つのトランジスタに接続し、この２つのトラ
ンジスタのベース電圧をカスコード回路に印加する電流
調整手段を設けることにより、素子の非線形性や温度変
化等に起因するコモンモード電圧変動を相殺でき、広帯
域でコモンモード電圧の安定化が図れる。
【図１】本発明に係る差動増幅器の一実施例を示す構成
回路図である。
回路図である。
【図２】本発明に係る差動増幅器の他の実施例を示す構
成回路図である。
成回路図である。
【図３】従来の差動増幅器の一例を示す回路図である。
１，２，８，９，１０，１１，１２，１３，２６，２
７，３１，３２，３７，３８ トランジスタ ３，４，６，７，１４，１５，１６，１７，２４，２
５，２９，３０，３６抵抗 ５，２０，２１，２２，２３，２８ 定電流源 １８，１９ バッファ回路 ３３ 容量 ３４ 可変電圧源 ３５ 電圧源 ５０ 演算増幅器 ５１，５４，５５ 差動回路 ５２ 負荷抵抗 ５３ カスコード回路 ５６ 電流調整手段 １００，１０１ 入力電圧 １０２，１０２ａ，１０２ｂ，１０３，１０３ａ，１０
３ｂ 出力電圧
７，３１，３２，３７，３８ トランジスタ ３，４，６，７，１４，１５，１６，１７，２４，２
５，２９，３０，３６抵抗 ５，２０，２１，２２，２３，２８ 定電流源 １８，１９ バッファ回路 ３３ 容量 ３４ 可変電圧源 ３５ 電圧源 ５０ 演算増幅器 ５１，５４，５５ 差動回路 ５２ 負荷抵抗 ５３ カスコード回路 ５６ 電流調整手段 １００，１０１ 入力電圧 １０２，１０２ａ，１０２ｂ，１０３，１０３ａ，１０
３ｂ 出力電圧
Claims (4)
- 【請求項１】差動増幅器において、 ２つの入力電圧が接続される第１の差動回路と、 一方の出力が正電圧源にそれぞれ接続される第２及び第
３の差動回路と、 前記第１の差動回路の一方の出力及び前記第２の差動回
路の他方の出力が接続され、また、前記第１の差動回路
及び前記第３の差動回路の他方の出力が接続される負荷
抵抗と、 この負荷抵抗に接続されるカスコード回路と、 このカスコード回路の出力がそれぞれ接続される２つの
定電流源と、 前記カスコード回路の出力がそれぞれ接続され出力電圧
を出力すると共に前記第２及び第３の差動回路の一方の
入力端子に接続される２つのバッファ回路と、 前記第２及び第３の差動回路の他方の入力端子に接続さ
れる第１の電圧源と、 前記カスコード回路にバイアス電圧を印加する第２の電
圧源とを備えたことを特徴とする差動増幅器。 - 【請求項２】差動増幅器において、 ２つの入力電圧が接続される第１の差動回路と、 前記第１の差動回路及び第２の差動回路の一方の出力が
接続され、また、前記第１の差動回路の他方の出力及び
第３の差動回路の一方の出力が接続される負荷抵抗と、 この負荷抵抗に接続されるカスコード回路と、 このカスコード回路の出力がそれぞれ接続される２つの
定電流源と、 前記カスコード回路の出力がそれぞれ接続され出力電圧
を出力すると共に前記第２及び第３の差動回路の一方の
入力端子に接続される２つのバッファ回路と、 前記第２及び第３の差動回路の他方の入力端子に接続さ
れる第１の電圧源と、 前記第２及び第３の差動回路の他方の出力が接続され前
記カスコード回路にバイアス電圧を印加する電流調整手
段とを備えたことを特徴とする差動増幅器。 - 【請求項３】前記第１の電圧源として可変電圧源を用い
ることを特徴とする特許請求の範囲請求項１及び請求項
２記載の差動増幅器。 - 【請求項４】前記第２及び第３の差動回路の他方の出力
がダイオード接続された２つのトランジスタに接続さ
れ、この２つのトランジスタのベース電圧を前記カスコ
ード回路に印加する前記電流調整手段を用いることを特
徴とする特許請求の範囲請求項２記載の差動増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14121497A JP3430415B2 (ja) | 1997-05-30 | 1997-05-30 | 差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14121497A JP3430415B2 (ja) | 1997-05-30 | 1997-05-30 | 差動増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10335951A true JPH10335951A (ja) | 1998-12-18 |
| JP3430415B2 JP3430415B2 (ja) | 2003-07-28 |
Family
ID=15286803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14121497A Expired - Fee Related JP3430415B2 (ja) | 1997-05-30 | 1997-05-30 | 差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3430415B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008182611A (ja) * | 2007-01-26 | 2008-08-07 | Yokogawa Electric Corp | 差動増幅回路 |
| EP3051587A1 (en) * | 2000-09-15 | 2016-08-03 | Qualcomm Incorporated | Cmos transceiver having an integrated power amplifier |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102104367A (zh) * | 2011-03-04 | 2011-06-22 | 中兴通讯股份有限公司 | 可变增益放大器 |
-
1997
- 1997-05-30 JP JP14121497A patent/JP3430415B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3051587A1 (en) * | 2000-09-15 | 2016-08-03 | Qualcomm Incorporated | Cmos transceiver having an integrated power amplifier |
| JP2008182611A (ja) * | 2007-01-26 | 2008-08-07 | Yokogawa Electric Corp | 差動増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3430415B2 (ja) | 2003-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3058935B2 (ja) | 基準電流発生回路 | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| EP0263572B1 (en) | Voltage-controlled push-pull current source | |
| KR100416168B1 (ko) | 전력 증폭기 | |
| JP3430415B2 (ja) | 差動増幅器 | |
| JP2515070B2 (ja) | 増幅器 | |
| US6710655B2 (en) | Bipolar emitter couple pair transconductor for high speed operational amplifiers | |
| JPH0630419B2 (ja) | 広帯域差動増幅器 | |
| US4439745A (en) | Amplifier circuit | |
| US5119041A (en) | High gain differential current amplifier having a low output voltage | |
| US4588909A (en) | Distortion compensating circuit | |
| JPH07509825A (ja) | 熱による歪みが小さい増幅段 | |
| JP3074117B2 (ja) | 可変電圧回路 | |
| JP2943513B2 (ja) | 可変利得増幅器 | |
| JP3114927B2 (ja) | 電流供給回路とこれを用いたフィルター回路 | |
| US5952881A (en) | Power stage, particularly for an operational amplifier | |
| JP3140107B2 (ja) | 差動増幅器 | |
| JP2969665B2 (ja) | バイアス電圧設定回路 | |
| JPS6222284B2 (ja) | ||
| JP2001509992A (ja) | 低電力高線形性対数線形制御の方法および装置 | |
| JPH0837430A (ja) | 演算増幅器 | |
| JP3396524B2 (ja) | 電圧電流変換回路 | |
| JP3528332B2 (ja) | 可変利得増幅器 | |
| JP2516546B2 (ja) | フロ―ティング増幅器 | |
| JPH0354482B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080523 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20100523 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20120523 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20130523 |
|
| LAPS | Cancellation because of no payment of annual fees |