JP2943513B2 - 可変利得増幅器 - Google Patents
可変利得増幅器Info
- Publication number
- JP2943513B2 JP2943513B2 JP4206348A JP20634892A JP2943513B2 JP 2943513 B2 JP2943513 B2 JP 2943513B2 JP 4206348 A JP4206348 A JP 4206348A JP 20634892 A JP20634892 A JP 20634892A JP 2943513 B2 JP2943513 B2 JP 2943513B2
- Authority
- JP
- Japan
- Prior art keywords
- differential
- transistor
- terminal
- amplifier
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、可変利得増幅器に関
し、特に高周波の可変利得増幅器に関する。
し、特に高周波の可変利得増幅器に関する。
【０００２】
【従来の技術】従来の可変利得増幅器は、図５に示すよ
うにトランジスタＱ1 〜Ｑ6 より構成される双差動回路
が数百ＭＨｚ帯の高周波において一般的によく使用され
ており、有名な回路である。この回路の動作について説
明する。
うにトランジスタＱ1 〜Ｑ6 より構成される双差動回路
が数百ＭＨｚ帯の高周波において一般的によく使用され
ており、有名な回路である。この回路の動作について説
明する。
【０００３】入力信号ＶinはトランジスタＱ5 ，Ｑ6 の
ベース間に入力され、トランジスタＱ6 のベースはバイ
アスされている。トランジスタＱ5 ，Ｑ6 の共通エミッ
タは定電流源Ｉ1 に接続され、定電流源の電流値を２Ｉ
0 とする。
ベース間に入力され、トランジスタＱ6 のベースはバイ
アスされている。トランジスタＱ5 ，Ｑ6 の共通エミッ
タは定電流源Ｉ1 に接続され、定電流源の電流値を２Ｉ
0 とする。
【０００４】トランジスタＱ６のコレクタ電流Ｉ6 は次
の式で示される。
の式で示される。
【０００５】 Ｉ6 ＝２Ｉ0 ／｛１＋ｅｘｐ（Ｖin／ＶT ）｝……（１） 但し、ＶT はトランジスタのサーマル電圧である。トラ
ンジスタＱ3 のベース電圧はＶB1，トランジスタＱ4 の
ベース電圧はＶc であり、また、トランジスタＱ3 ，Ｑ
4 のエミッタ電流の和はＩ6 であるので、トランジスタ
Ｑ4 のコレクタ電流Ｉ4 は次の式で示される。
ンジスタＱ3 のベース電圧はＶB1，トランジスタＱ4 の
ベース電圧はＶc であり、また、トランジスタＱ3 ，Ｑ
4 のエミッタ電流の和はＩ6 であるので、トランジスタ
Ｑ4 のコレクタ電流Ｉ4 は次の式で示される。
【０００６】 Ｉ4 ＝Ｉ6 ／［１＋ｅｘｐ｛（ＶB1−Ｖc ）／ＶT ｝］……（２） （２）の式に（１）の式を代入して Ｉ4 ＝［Ｉ0 ／〔１＋ｅｘｐ｛（ＶB1−Ｖc ）／ＶT ｝〕・〔１／｛１＋ｅｘ ｐ（Ｖin／ＶT ）｝〕……（３） また、入力信号ＶinがＶT に対して小さいときには、
（１）の式は、以下の式で近似できる。
（１）の式は、以下の式で近似できる。
【０００７】Ｉ6 ＝ｇｍＶin＋ＩO ／２……（４） 但し、ｇｍはトランジスタＱ5 ，Ｑ6 の相互コンダクタ
ンスである。
ンスである。
【０００８】従って可変利得増幅器の出力電圧Ｖo は ＶO ＝ＲL Ｉ4 ＝［ＲL ／〔１＋ｅｘｐ｛（ＶB1−ＶC ）／ＶT ｝〕］・（ｇ ｍＶin＋ＩO ／２）……（５） ＶO ＝［ＲC2ｇｍ／〔１＋ｅｘｐ｛（ＶB1−ＶC ）／ＶT ｝〕］Ｖｉｎ＋（ＲC2 ＩO ／２）／｛１＋ｅｘｐ（ＶB1−ＶC ）／ＶT ｝……（６） （６）の式においてＶO の交流部分ＶO は ＶO ＝ＲC2ｇｍ／［〔１＋ｅｘｐ｛（ＶB1−ＶC ）／ＶT ｝〕］Ｖin……（７ ） 今、ＶB1は低電圧とし、ＶC を可変制御電圧として可変
利得増幅器の利得ＡO は、 ＡO ＝ＲC2ｇｍ／〔１＋ｅｘｐ｛（ＶB1−ＶC ）／ＶT ｝〕……（８） （８）式で示されるように利得ＡO は可変制御電圧ＶC
によって変化する。トランジスタＱ5 ，Ｑ6 の相互トン
ダクタンスｇｍは ｇｍ＝２ｑＩ0 ／４ｋＴ＝ｑＩ0 ／２ｋＴ……（９） 但し、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子の
電荷量である。
利得増幅器の利得ＡO は、 ＡO ＝ＲC2ｇｍ／〔１＋ｅｘｐ｛（ＶB1−ＶC ）／ＶT ｝〕……（８） （８）式で示されるように利得ＡO は可変制御電圧ＶC
によって変化する。トランジスタＱ5 ，Ｑ6 の相互トン
ダクタンスｇｍは ｇｍ＝２ｑＩ0 ／４ｋＴ＝ｑＩ0 ／２ｋＴ……（９） 但し、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子の
電荷量である。
【０００９】今、Ｉ0 を図３に示すようなバンドギャッ
プ電流源で温度補正すると Ｉ0 ＝２ＶT ｌｎＮ（ｒ2 ／ｒ1 ）／ＲE ……（１０） これを（９）式に代入して ｇｍ＝Ｉ0 ／２ＶT ＝ｌｎＮ（ｒ2 ／ｒ1 ）／ＲE ……（１１） （１１）式を（８）式に代入してＡ0 は Ａ0 ＝（ＲC2／ＲE ）・（ｒ2 ／ｒ1 ）ｌｎＮ／〔１＋ｅｘｐ｛（ＶB1−ＶC ）／ＶT ｝〕……（１２） となる。
プ電流源で温度補正すると Ｉ0 ＝２ＶT ｌｎＮ（ｒ2 ／ｒ1 ）／ＲE ……（１０） これを（９）式に代入して ｇｍ＝Ｉ0 ／２ＶT ＝ｌｎＮ（ｒ2 ／ｒ1 ）／ＲE ……（１１） （１１）式を（８）式に代入してＡ0 は Ａ0 ＝（ＲC2／ＲE ）・（ｒ2 ／ｒ1 ）ｌｎＮ／〔１＋ｅｘｐ｛（ＶB1−ＶC ）／ＶT ｝〕……（１２） となる。
【００１０】今、Ａ0 の温度変化を求めること、ｔ＝０
℃の利得をＡ1 ，ｔ＝１００℃の利得をＡ2 とすると
（０℃時のサーマル電圧をＶT1，１００℃の時のサーマ
ル電圧をＶT2とする。） Ａ2 ／Ａ1 ＝〔１＋ｅｘｐ｛（ＶB1−ＶC ）／ＶT1｝〕／〔１＋ｅｘｐ｛（ＶB1 −ＶC ）／ＶT2｝〕 今、ＶB1−ＶC ＝２ＶT とすると（常温ｔ＝２７℃時の
サーマル電圧をＶT とする。） Ａ2 ／Ａ1 ＝｛１＋ｅｘｐ（２ＶT ／ＶT1）｝／｛１＋ｅｘｐ（２ＶT ／ＶT2 ）＝｛１＋ｅｘｐ（２×３００／２７３）｝／｛１＋ｅｘｐ（２×３００／３７ ３）｝≒１．６７ 温度１００℃の変化で利得が約６７％変動する。
℃の利得をＡ1 ，ｔ＝１００℃の利得をＡ2 とすると
（０℃時のサーマル電圧をＶT1，１００℃の時のサーマ
ル電圧をＶT2とする。） Ａ2 ／Ａ1 ＝〔１＋ｅｘｐ｛（ＶB1−ＶC ）／ＶT1｝〕／〔１＋ｅｘｐ｛（ＶB1 −ＶC ）／ＶT2｝〕 今、ＶB1−ＶC ＝２ＶT とすると（常温ｔ＝２７℃時の
サーマル電圧をＶT とする。） Ａ2 ／Ａ1 ＝｛１＋ｅｘｐ（２ＶT ／ＶT1）｝／｛１＋ｅｘｐ（２ＶT ／ＶT2 ）＝｛１＋ｅｘｐ（２×３００／２７３）｝／｛１＋ｅｘｐ（２×３００／３７ ３）｝≒１．６７ 温度１００℃の変化で利得が約６７％変動する。
【００１１】
【発明が解決しようとする課題】この従来の可変利得増
幅器では、利得Ａ0 が従来例の式（１２）より Ａ0 ＝（ＲC2／ＲE ）・（ｒ2 ／ｒ1 ）ｌｎＮ／〔１＋ｅｘｐ｛（ＶB1−ＶC ）／ＶT ｝〕 Ａ0 がトランジスタのサーマル電圧ＶT を含んでいる
為、利得Ａ0 が温度で変動する。
幅器では、利得Ａ0 が従来例の式（１２）より Ａ0 ＝（ＲC2／ＲE ）・（ｒ2 ／ｒ1 ）ｌｎＮ／〔１＋ｅｘｐ｛（ＶB1−ＶC ）／ＶT ｝〕 Ａ0 がトランジスタのサーマル電圧ＶT を含んでいる
為、利得Ａ0 が温度で変動する。
【００１２】また、本回路をＡＧＣ回路に応用した場
合、ＡＧＣ回路の制御電圧が温度で変動する。一般にチ
ューナー等で使用されるＡＧＣ回路では、この制御電圧
を使って入力信号の電界強度をレベルメーターで表示す
るのに利用することがある。このとき、制御電圧が温度
変動すると、レベルメーターの出力が温度で変化すると
いう問題点があった。
合、ＡＧＣ回路の制御電圧が温度で変動する。一般にチ
ューナー等で使用されるＡＧＣ回路では、この制御電圧
を使って入力信号の電界強度をレベルメーターで表示す
るのに利用することがある。このとき、制御電圧が温度
変動すると、レベルメーターの出力が温度で変化すると
いう問題点があった。
【００１３】本発明の目的は、上述の問題点に鑑みなさ
れたものであり、可変利得増幅器の利得の式中に含まれ
るトランジスタのサーマル電圧に着目し、このサーマル
電圧を消去することによって利得が温度に対して安定と
なる手段を提供することにある。
れたものであり、可変利得増幅器の利得の式中に含まれ
るトランジスタのサーマル電圧に着目し、このサーマル
電圧を消去することによって利得が温度に対して安定と
なる手段を提供することにある。
【００１４】
【課題を解決するための手段】本発明の特徴は、入力信
号が第１の差動回路に入力され、前記第１の差動回路の
一方の出力端は、第２の差動回路の共通エミッタ端に接
続され、前記第１の差動回路の他方の出力端は、第３の
差動回路の共通エミッタ端に接続され、前記第２，第３
の差動回路が有するそれぞれ２組の出力端のうち、いず
れか一方の出力端には負荷が接続され、前記第２の差動
回路の一方のベースと前記第３の差動回路の一方のベー
スは共通接続され、且つ共通エミッタ端に第１の定電流
源を接続する第１の差動増幅器の一方の入力端に接続さ
れ、前記第２の差動回路の他方のベースと前記第３の差
動回路の他方のベースは共通接続され、且つ前記第１の
差動増幅器の他方の入力端に接続され、前記第１の差動
増幅器の前記一方の入力端の入力信号と同じ極性の出力
信号は、第１の抵抗を介してオペアンプの反転入力端に
入力され、前記第１の差動増幅器の前記他方の入力端の
入力信号と同じ極性の出力信号は、前記第１の抵抗と同
じ抵抗値の第２の抵抗を介して前記オペアンプの非反転
入力端に入力され、前記オペアンプの前記反転入力端は
第３の抵抗を介して前記オペアンプの出力端に接続さ
れ、前記オペアンプの前記非反転入力端は、前記第３の
抵抗と同じ抵抗値の第４の抵抗を介してバイアスされ、
前記オペアンプの前記出力端は共通エミッタ端に第２の
定電流源を接続する第２の差動増幅器の一方の入力端に
接続され、可変制御電圧は前記第２の差動増幅器の他方
の入力端に接続され、前記第２の差動増幅器の前記一方
の入力端の入力信号と同じ極性の出力信号は前記第１の
差動増幅器の前記一方の入力端に入力され、前記第２の
差動増幅器の前記他方の入力端の入力信号と同じ極性の
出力信号は、前記第１の差動増幅器の前記他方の入力端
に入力され構成することにある。
号が第１の差動回路に入力され、前記第１の差動回路の
一方の出力端は、第２の差動回路の共通エミッタ端に接
続され、前記第１の差動回路の他方の出力端は、第３の
差動回路の共通エミッタ端に接続され、前記第２，第３
の差動回路が有するそれぞれ２組の出力端のうち、いず
れか一方の出力端には負荷が接続され、前記第２の差動
回路の一方のベースと前記第３の差動回路の一方のベー
スは共通接続され、且つ共通エミッタ端に第１の定電流
源を接続する第１の差動増幅器の一方の入力端に接続さ
れ、前記第２の差動回路の他方のベースと前記第３の差
動回路の他方のベースは共通接続され、且つ前記第１の
差動増幅器の他方の入力端に接続され、前記第１の差動
増幅器の前記一方の入力端の入力信号と同じ極性の出力
信号は、第１の抵抗を介してオペアンプの反転入力端に
入力され、前記第１の差動増幅器の前記他方の入力端の
入力信号と同じ極性の出力信号は、前記第１の抵抗と同
じ抵抗値の第２の抵抗を介して前記オペアンプの非反転
入力端に入力され、前記オペアンプの前記反転入力端は
第３の抵抗を介して前記オペアンプの出力端に接続さ
れ、前記オペアンプの前記非反転入力端は、前記第３の
抵抗と同じ抵抗値の第４の抵抗を介してバイアスされ、
前記オペアンプの前記出力端は共通エミッタ端に第２の
定電流源を接続する第２の差動増幅器の一方の入力端に
接続され、可変制御電圧は前記第２の差動増幅器の他方
の入力端に接続され、前記第２の差動増幅器の前記一方
の入力端の入力信号と同じ極性の出力信号は前記第１の
差動増幅器の前記一方の入力端に入力され、前記第２の
差動増幅器の前記他方の入力端の入力信号と同じ極性の
出力信号は、前記第１の差動増幅器の前記他方の入力端
に入力され構成することにある。
【００１５】また、前記第１の差動回路の前記一方のト
ランジスタのエミッタは第５の抵抗を介して、前記第１
の差動回路の前記他方のトランジスタのエミッタは第６
の抵抗を介してそれぞれ第７の抵抗の一端に接続される
とともに、前記第７の抵抗の他端は接地線に接続され、
且つ前記第２の差動増幅器の前記一方のトランジスタの
エミッタは第３の定電流源に接続され、前記第２の差動
増幅器の前記他方のトランジスタのエミッタは第４の定
電流源に接続されるとともに、前記第２の差動増幅器の
前記一方のトランジスタのエミッタと前記第２の差動増
幅器の前記他方のトランジスタのエミッタとは第８の抵
抗を介して接続されて構成することができる。
ランジスタのエミッタは第５の抵抗を介して、前記第１
の差動回路の前記他方のトランジスタのエミッタは第６
の抵抗を介してそれぞれ第７の抵抗の一端に接続される
とともに、前記第７の抵抗の他端は接地線に接続され、
且つ前記第２の差動増幅器の前記一方のトランジスタの
エミッタは第３の定電流源に接続され、前記第２の差動
増幅器の前記他方のトランジスタのエミッタは第４の定
電流源に接続されるとともに、前記第２の差動増幅器の
前記一方のトランジスタのエミッタと前記第２の差動増
幅器の前記他方のトランジスタのエミッタとは第８の抵
抗を介して接続されて構成することができる。
【００１６】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１７】図１は、本発明の可変利得増幅器の回路図
である。全体の構成としては、双差動回路１，差動増幅
器２，差動増幅器３，オペアンプＯＰからなり、入力信
号Ｖinが双差動回路１を構成する第１の差動回路のトラ
ンジスタＱ5 ，Ｑ6 に入力される。トランジスタＱ5 の
出力端は、第２の差動回路のトランジスタＱ1 ，Ｑ2の
共通エミッタ端に接続され、トランジスタＱ6 の出力端
は、第３の差動回路のトランジスタＱ3 ，Ｑ4 の共通エ
ミッタ端に接続される。トランジスタＱ1 ，Ｑ2 ，
Ｑ3 ，Ｑ4 の出力端のうち、トランジスタＱ1 には負荷
抵抗ＲC1が接続される。
である。全体の構成としては、双差動回路１，差動増幅
器２，差動増幅器３，オペアンプＯＰからなり、入力信
号Ｖinが双差動回路１を構成する第１の差動回路のトラ
ンジスタＱ5 ，Ｑ6 に入力される。トランジスタＱ5 の
出力端は、第２の差動回路のトランジスタＱ1 ，Ｑ2の
共通エミッタ端に接続され、トランジスタＱ6 の出力端
は、第３の差動回路のトランジスタＱ3 ，Ｑ4 の共通エ
ミッタ端に接続される。トランジスタＱ1 ，Ｑ2 ，
Ｑ3 ，Ｑ4 の出力端のうち、トランジスタＱ1 には負荷
抵抗ＲC1が接続される。
【００１８】第２の差動回路のトランジスタＱ1 ，第３
の差動回路のトランジスタＱ4 のベースは共通接続され
て第１の差動増幅器のトランジスタＱ10のベースに、ト
ランジスタＱ2 ，Ｑ3 のベースは共通接続されて第１の
差動増幅器のトランジスタＱ9 のベースにそれぞれ接続
され、且つ第１の差動増幅器の共通エミッタ端に第１の
定電流源Ｉ3 を接続する。
の差動回路のトランジスタＱ4 のベースは共通接続され
て第１の差動増幅器のトランジスタＱ10のベースに、ト
ランジスタＱ2 ，Ｑ3 のベースは共通接続されて第１の
差動増幅器のトランジスタＱ9 のベースにそれぞれ接続
され、且つ第１の差動増幅器の共通エミッタ端に第１の
定電流源Ｉ3 を接続する。
【００１９】第１の差動増幅器３の一方の入力端の入力
信号と同じ極性の出力をもつトランジスタＱ10の出力信
号は、第１の抵抗Ｒ1 を介してオペアンプの反転入力端
（−）に入力され、第１の差動増幅器３の他方の入力端
の入力信号と同じ極性の出力をもつトランジスタＱ9 の
出力は、第１の抵抗Ｒ1 と同じ抵抗値の第２の抵抗Ｒ3
を介して前記オペアンプＯＰの非反転入力端（＋）に入
力される。
信号と同じ極性の出力をもつトランジスタＱ10の出力信
号は、第１の抵抗Ｒ1 を介してオペアンプの反転入力端
（−）に入力され、第１の差動増幅器３の他方の入力端
の入力信号と同じ極性の出力をもつトランジスタＱ9 の
出力は、第１の抵抗Ｒ1 と同じ抵抗値の第２の抵抗Ｒ3
を介して前記オペアンプＯＰの非反転入力端（＋）に入
力される。
【００２０】オペアンプＯＰの反転入力端は第３の抵抗
Ｒ2 を介して前記オペアンプＯＰの出力端に接続され、
オペアンプの前記非反転入力端は、前記第３の抵抗Ｒ2
と同じ抵抗値の第４の抵抗Ｒ4 を介してバイアスされ
る。更にオペアンプＯＰの出力端は共通エミッタ端に第
２の定電流源Ｉ2 を接続する第２の差動増幅器２のトラ
ンジスタＱ8 の入力端に接続される。
Ｒ2 を介して前記オペアンプＯＰの出力端に接続され、
オペアンプの前記非反転入力端は、前記第３の抵抗Ｒ2
と同じ抵抗値の第４の抵抗Ｒ4 を介してバイアスされ
る。更にオペアンプＯＰの出力端は共通エミッタ端に第
２の定電流源Ｉ2 を接続する第２の差動増幅器２のトラ
ンジスタＱ8 の入力端に接続される。
【００２１】可変制御電圧ＶC1は第２の差動増幅器２の
トランジスタＱ7 の入力端に接続される。第２の差動増
幅器２の一方の入力端の入力信号と同じ極性の出力をも
つトランジスタＱ8 の出力信号は第１の差動増幅器３の
トランジスタＱ10の入力端に入力され、第２の差動増幅
器の他方の入力端の入力信号と同じ極性の出力をもつト
ランジスタＱ7 の出力信号は、第１の差動増幅器のトラ
ンジスタＱ9 の入力端に入力されて構成する。
トランジスタＱ7 の入力端に接続される。第２の差動増
幅器２の一方の入力端の入力信号と同じ極性の出力をも
つトランジスタＱ8 の出力信号は第１の差動増幅器３の
トランジスタＱ10の入力端に入力され、第２の差動増幅
器の他方の入力端の入力信号と同じ極性の出力をもつト
ランジスタＱ7 の出力信号は、第１の差動増幅器のトラ
ンジスタＱ9 の入力端に入力されて構成する。
【００２２】次に、本実施例の動作について説明する。
【００２３】入力信号Ｖinはトランジスタのサーマル電
圧ＶT より小さい（小信号動作時）とするとトラジスタ
Ｑ6 のコレクタ電流Ｉ6 は、式（２１）で示され Ｉ6 ＝ｇｍ・Ｖin＋Ｉ0 ……（２１） ＋だし、ｇｍはトランジスタＱ5 の相互コンダクタンス
である。
圧ＶT より小さい（小信号動作時）とするとトラジスタ
Ｑ6 のコレクタ電流Ｉ6 は、式（２１）で示され Ｉ6 ＝ｇｍ・Ｖin＋Ｉ0 ……（２１） ＋だし、ｇｍはトランジスタＱ5 の相互コンダクタンス
である。
【００２４】次にトランジスタＱ3 のベース電圧を
ＶB3，トランジスタＱ4 のベース電圧をＶB4とし、トラ
ンジスタＱ3 ，Ｑ4 のベース間電圧△Ｖ＝ＶB3−ＶB4と
してトランジスタＱ4 のコレクタ電流Ｉ4 は、 Ｉ4 ＝Ｉ6 ／｛１＋ｅｘｐ（△Ｖ／ＶT ）｝……（２２） （２２）式に（２１）式を代入して Ｉ4 ＝ｇｍＶin／｛１＋ｅｘｐ（△Ｖ／ＶT ）｝＋Ｉ0 ／｛１＋ｅｘｐ（△Ｖ ／ＶT ）｝……（２３） 従って、出力電圧Ｖ0 は、 Ｖ0 ＝ＲC2Ｉ4 ＝ＲC2ｇｍＶin／｛１＋ｅｘｐ（△Ｖ／ＶT ) ｝＋Ｉ0 ／｛１ ＋ｅｘｐ（△Ｖ／ＶT ）｝……（２４） 出力電圧Ｖ0 の交流成分Ｖ0 は Ｖ0 ＝〔ＲL ｇｍ／｛１＋ｅｘｐ（△Ｖ／ＶT ）｝Ｖin……（２５） 次に図１より△Ｖを求めることにする。
ＶB3，トランジスタＱ4 のベース電圧をＶB4とし、トラ
ンジスタＱ3 ，Ｑ4 のベース間電圧△Ｖ＝ＶB3−ＶB4と
してトランジスタＱ4 のコレクタ電流Ｉ4 は、 Ｉ4 ＝Ｉ6 ／｛１＋ｅｘｐ（△Ｖ／ＶT ）｝……（２２） （２２）式に（２１）式を代入して Ｉ4 ＝ｇｍＶin／｛１＋ｅｘｐ（△Ｖ／ＶT ）｝＋Ｉ0 ／｛１＋ｅｘｐ（△Ｖ ／ＶT ）｝……（２３） 従って、出力電圧Ｖ0 は、 Ｖ0 ＝ＲC2Ｉ4 ＝ＲC2ｇｍＶin／｛１＋ｅｘｐ（△Ｖ／ＶT ) ｝＋Ｉ0 ／｛１ ＋ｅｘｐ（△Ｖ／ＶT ）｝……（２４） 出力電圧Ｖ0 の交流成分Ｖ0 は Ｖ0 ＝〔ＲL ｇｍ／｛１＋ｅｘｐ（△Ｖ／ＶT ）｝Ｖin……（２５） 次に図１より△Ｖを求めることにする。
【００２５】△Ｖは、トランジスタＱ3 ，Ｑ4 のベース
間電圧であると共に、差動増幅器３の入力電圧でもあ
る。差動増幅器１，２及びオペアンプから、一つの大き
なボルテージフォロアが構成されている。すなわち、ト
ランジスタＱ7 のベースに入力された可変制御電圧ＶC1
とトランジスタＱ8 のベース電圧が一致するように負帰
還がかかっている。従って、トランジスタＱ8 のベース
電圧はＶC1にほぼ等しくなり、すなわちオペアンプの出
力電圧がＶC1となる。
間電圧であると共に、差動増幅器３の入力電圧でもあ
る。差動増幅器１，２及びオペアンプから、一つの大き
なボルテージフォロアが構成されている。すなわち、ト
ランジスタＱ7 のベースに入力された可変制御電圧ＶC1
とトランジスタＱ8 のベース電圧が一致するように負帰
還がかかっている。従って、トランジスタＱ8 のベース
電圧はＶC1にほぼ等しくなり、すなわちオペアンプの出
力電圧がＶC1となる。
【００２６】今、差動増幅器３において、トランジスタ
Ｑ9 のコレクタ電圧をＶ9 ，トランジスタＱ10のコレク
タ電圧をＶ10として、 ＶC1＝（Ｖ10−Ｖ9 ）Ｒ2 ／Ｒ1 ＋ＶB2……（２６） トランジスタＱ9 のベース電圧をＶB9，トランジスタＱ
10のベース電圧をＶB10とすれば、 （ＶB9−ＶB10 ）ｇｍＲC6＝Ｖ10−Ｖ9 ……（２７） 図２よりＶB9−ＶB10 ＝△Ｖとなるので、 △ＶｇｍＲC6＝（ＶC1−ＶB2）・（Ｒ1 ／Ｒ2 ） この式に（２６）式を代入して、 △ＶｇｍＲC6＝（ＶC1−ＶB2）Ｒ1 ／Ｒ2 △Ｖ＝（１／ｇｍ）・（Ｒ1 ／Ｒ2 ）・（１／ＲC6）・（ＶC1−ＶB2）＝（４ ｋＴ／２ｑＩ2 ）・（Ｒ1 ／Ｒ2 ）・（１／ＲC6）・（ＶC1−ＶB2）＝（２ｋＴ ／q ）（Ｒ1 ／Ｒ2 ）・（１／ＲC6Ｉ2 ）・（ＶC1−ＶB2）＝２ＶT （Ｒ1 ／Ｒ2 ）・（１／ＲC6・Ｉ2 ）・（ＶC1−ＶB2）……（２８） 式（２５）より可変利得増幅器（２５）の利得Ａは、 Ａ＝ＲC2ｇｍ／｛１／ｘｅｐ（△Ｖ／ＶT ）｝……（２９） （２９）式に（２８）式を代入して、 Ａ＝ＲC2ｇｍ／〔１＋ｅｘｐ｛（２Ｒ1 ／Ｒ2 ）・（１／ＲC6Ｉ2 ）・（ＶC1 −ＶB2）｝〕……（３０） （３０）式においてｇｍを温度補正するため、定電流源
Ｉ１を図３に示すようなバンドギャップ型定電流源とす
ると、Ｉ１の電流値は、 Ｉ1 ＝２ＶT ｌｎＮ（ｒ2 ／ｒ1 ）／ＲE ……（３１） 従ってｇｍは、 ｇｍ＝Ｉ1 ／４ＶT ＝（１／４ＶT ）・｛２ＶT ｌｎＮ（ｒ2 ／ｒ1 ）／ＲE ｝＝ｌｎＮ（ｒ2 ／ｒ1 ）／２ＲE ……（３２） （３２）式を（３０）式に代入して、 Ａ＝｛ＲC2ｌｎＮ（ｒ2 ／ｒ1 ）／２ＲE ｝／〔１＋ｅｘｐ｛（２Ｒ1 ／Ｒ2 ）・（１／ＲC6Ｉ2 ）・（ＶC1−ＶB2）｝〕……（３３） 式（３３）において差動増幅器３の定電流源Ｉ３の電流
値Ｉ2 は図３に示される回路を使うことにより、次のよ
うに表現できる。
Ｑ9 のコレクタ電圧をＶ9 ，トランジスタＱ10のコレク
タ電圧をＶ10として、 ＶC1＝（Ｖ10−Ｖ9 ）Ｒ2 ／Ｒ1 ＋ＶB2……（２６） トランジスタＱ9 のベース電圧をＶB9，トランジスタＱ
10のベース電圧をＶB10とすれば、 （ＶB9−ＶB10 ）ｇｍＲC6＝Ｖ10−Ｖ9 ……（２７） 図２よりＶB9−ＶB10 ＝△Ｖとなるので、 △ＶｇｍＲC6＝（ＶC1−ＶB2）・（Ｒ1 ／Ｒ2 ） この式に（２６）式を代入して、 △ＶｇｍＲC6＝（ＶC1−ＶB2）Ｒ1 ／Ｒ2 △Ｖ＝（１／ｇｍ）・（Ｒ1 ／Ｒ2 ）・（１／ＲC6）・（ＶC1−ＶB2）＝（４ ｋＴ／２ｑＩ2 ）・（Ｒ1 ／Ｒ2 ）・（１／ＲC6）・（ＶC1−ＶB2）＝（２ｋＴ ／q ）（Ｒ1 ／Ｒ2 ）・（１／ＲC6Ｉ2 ）・（ＶC1−ＶB2）＝２ＶT （Ｒ1 ／Ｒ2 ）・（１／ＲC6・Ｉ2 ）・（ＶC1−ＶB2）……（２８） 式（２５）より可変利得増幅器（２５）の利得Ａは、 Ａ＝ＲC2ｇｍ／｛１／ｘｅｐ（△Ｖ／ＶT ）｝……（２９） （２９）式に（２８）式を代入して、 Ａ＝ＲC2ｇｍ／〔１＋ｅｘｐ｛（２Ｒ1 ／Ｒ2 ）・（１／ＲC6Ｉ2 ）・（ＶC1 −ＶB2）｝〕……（３０） （３０）式においてｇｍを温度補正するため、定電流源
Ｉ１を図３に示すようなバンドギャップ型定電流源とす
ると、Ｉ１の電流値は、 Ｉ1 ＝２ＶT ｌｎＮ（ｒ2 ／ｒ1 ）／ＲE ……（３１） 従ってｇｍは、 ｇｍ＝Ｉ1 ／４ＶT ＝（１／４ＶT ）・｛２ＶT ｌｎＮ（ｒ2 ／ｒ1 ）／ＲE ｝＝ｌｎＮ（ｒ2 ／ｒ1 ）／２ＲE ……（３２） （３２）式を（３０）式に代入して、 Ａ＝｛ＲC2ｌｎＮ（ｒ2 ／ｒ1 ）／２ＲE ｝／〔１＋ｅｘｐ｛（２Ｒ1 ／Ｒ2 ）・（１／ＲC6Ｉ2 ）・（ＶC1−ＶB2）｝〕……（３３） 式（３３）において差動増幅器３の定電流源Ｉ３の電流
値Ｉ2 は図３に示される回路を使うことにより、次のよ
うに表現できる。
【００２７】Ｉ2 ＝ＶREG ／ＲB ……（３４） かつ、可変制御電圧ＶC1及びオペアンプＯＰのバイアス
電圧ＶB2も図４のレギュレータ電圧から分圧して図４に
示す如く与えたとすれば、 ＶC1＝｛ＲCC1 ／（ＲCC1 ＋ＲCC2 ）｝・ＶREG ……（３５） ＶB2＝｛ＲBI1 ／（ＲBT1 ＋ＲBI2 ）｝・ＶREG ……（３６） 以上の（３４），（３５），（３６）式を（３３）式に
代入して整理すると、 Ａ＝（１／２）・（ＲC2／ＲE ）・（ｒ2 ／ｒ1 ）ｌｎＮ／［１＋ｅｘｐ〔２ （Ｒ1 ／Ｒ2 ）・（ＲB ／ＲC6）・｛ＲCC1 ／（ＲCC1 ＋ＲCC2 ）−ＲBI1 ／（ ＲB1＋ＲBI2 ）｝〕］……（３７） 式（３７）より可変利得増幅器の利得ＡはＲCC1 ，Ｒ
CC2 の抵抗比を変えるだけで利得を可変できる。
電圧ＶB2も図４のレギュレータ電圧から分圧して図４に
示す如く与えたとすれば、 ＶC1＝｛ＲCC1 ／（ＲCC1 ＋ＲCC2 ）｝・ＶREG ……（３５） ＶB2＝｛ＲBI1 ／（ＲBT1 ＋ＲBI2 ）｝・ＶREG ……（３６） 以上の（３４），（３５），（３６）式を（３３）式に
代入して整理すると、 Ａ＝（１／２）・（ＲC2／ＲE ）・（ｒ2 ／ｒ1 ）ｌｎＮ／［１＋ｅｘｐ〔２ （Ｒ1 ／Ｒ2 ）・（ＲB ／ＲC6）・｛ＲCC1 ／（ＲCC1 ＋ＲCC2 ）−ＲBI1 ／（ ＲB1＋ＲBI2 ）｝〕］……（３７） 式（３７）より可変利得増幅器の利得ＡはＲCC1 ，Ｒ
CC2 の抵抗比を変えるだけで利得を可変できる。
【００２８】次に第２の実施例について、図２に示す回
路図を用いて説明する。
路図を用いて説明する。
【００２９】図２において、第１の実施例と異なるの
は、第１の差動回路の一方のトランジスタＱ5 のエミッ
タは第５の抵抗ＲE1を介して、第１の差動回路の他方の
トランジスタＱ6 のエミッタは第６の抵抗ＲE2を介して
それぞれ第７の抵抗ＲE3の一端に接続されるとともに、
第７の抵抗ＲE3の他端は接地線に接続され、且つ第２の
差動増幅器２の一方のトランジスタＱ7 のエミッタは第
３の定電流源Ｉ4 に接続され、第２の差動増幅器２の他
方のトランジスタＱ8 のエミッタは第４の定電流源Ｉ5
に接続されるとともに、第２の差動増幅器２のトランジ
スタＱ7 ，Ｑ8 のエミッタは第８の抵抗ＲE4を介して接
続されて構成したことである。
は、第１の差動回路の一方のトランジスタＱ5 のエミッ
タは第５の抵抗ＲE1を介して、第１の差動回路の他方の
トランジスタＱ6 のエミッタは第６の抵抗ＲE2を介して
それぞれ第７の抵抗ＲE3の一端に接続されるとともに、
第７の抵抗ＲE3の他端は接地線に接続され、且つ第２の
差動増幅器２の一方のトランジスタＱ7 のエミッタは第
３の定電流源Ｉ4 に接続され、第２の差動増幅器２の他
方のトランジスタＱ8 のエミッタは第４の定電流源Ｉ5
に接続されるとともに、第２の差動増幅器２のトランジ
スタＱ7 ，Ｑ8 のエミッタは第８の抵抗ＲE4を介して接
続されて構成したことである。
【００３０】第２の実施例において、可変利得制御電圧
の入力ダイナミックレンジを大きくとるためにトランジ
スタＱ7 ，Ｑ8 に抵抗ＲE4と定電流源Ｉ４，Ｉ５を接続
してある。また、この回路はオペアンプと２つの差動増
幅器２，３を組み合せて帰還回路を形成しているため、
発振安定度に注意する必要がありトランジスタＱ7 ，Ｑ
8 に追加した抵抗ＲE4により帰還回路の帰還利得を調整
する。
の入力ダイナミックレンジを大きくとるためにトランジ
スタＱ7 ，Ｑ8 に抵抗ＲE4と定電流源Ｉ４，Ｉ５を接続
してある。また、この回路はオペアンプと２つの差動増
幅器２，３を組み合せて帰還回路を形成しているため、
発振安定度に注意する必要がありトランジスタＱ7 ，Ｑ
8 に追加した抵抗ＲE4により帰還回路の帰還利得を調整
する。
【００３１】第１の実施例でも第２の差動増幅器２の定
電流源Ｉ２を調整することで帰還利得を可変できるが、
これを行うことで第２の差動増幅器２の出力ダイナミッ
クレンジが変化してしまい、利得制御範囲が限定されて
しまう。従って、利得制御範囲を変えずに、且つ帰還利
得を可変できるようにトランジスタＱ7 ，Ｑ8 に抵抗Ｒ
E4と定電流源Ｉ４，Ｉ５を追加したものである。
電流源Ｉ２を調整することで帰還利得を可変できるが、
これを行うことで第２の差動増幅器２の出力ダイナミッ
クレンジが変化してしまい、利得制御範囲が限定されて
しまう。従って、利得制御範囲を変えずに、且つ帰還利
得を可変できるようにトランジスタＱ7 ，Ｑ8 に抵抗Ｒ
E4と定電流源Ｉ４，Ｉ５を追加したものである。
【００３２】動作は第１の実施例と基本的に同様である
ので、説明は省略する。
ので、説明は省略する。
【００３３】
【発明の効果】以上説明したように本発明は、可変利得
制御増幅器の制御電圧をオペアンプを使用して温度補正
したので、利得の温度変動に強く、このことは、実施例
の式（３７） Ａ＝（１／２）・（ＲC2／ＲE ）・（ｒ2 ／ｒ1 ）ｌｎＮ／［１＋ｅｘｐ〔２ （Ｒ1 ／Ｒ2 ）・（ＲB ／ＲC6）・｛ＲCC1 ／（ＲCC1 ＋ＲCC2 ）−ＲBI1 ／（ ＲBI1 ＋ＲBI2 ）｝〕］……（３７） でも明らかなようにトランジスタのサーマル電圧の項が
なくなり、抵抗比のみで表現されている。従って、本発
明をＩＣ化した場合、温度変動のみならず、抵抗値のバ
ラツキ、電源の変動に対しても全く安定であり、従来例
でも延べたように本発明をＡＧＣ回路に応用してもＡＧ
Ｃ電圧が全く安定なので、この電圧を入力信号のレベル
出力として使用することができるとい効果を有する。
制御増幅器の制御電圧をオペアンプを使用して温度補正
したので、利得の温度変動に強く、このことは、実施例
の式（３７） Ａ＝（１／２）・（ＲC2／ＲE ）・（ｒ2 ／ｒ1 ）ｌｎＮ／［１＋ｅｘｐ〔２ （Ｒ1 ／Ｒ2 ）・（ＲB ／ＲC6）・｛ＲCC1 ／（ＲCC1 ＋ＲCC2 ）−ＲBI1 ／（ ＲBI1 ＋ＲBI2 ）｝〕］……（３７） でも明らかなようにトランジスタのサーマル電圧の項が
なくなり、抵抗比のみで表現されている。従って、本発
明をＩＣ化した場合、温度変動のみならず、抵抗値のバ
ラツキ、電源の変動に対しても全く安定であり、従来例
でも延べたように本発明をＡＧＣ回路に応用してもＡＧ
Ｃ電圧が全く安定なので、この電圧を入力信号のレベル
出力として使用することができるとい効果を有する。
【図１】本発明の第１の実施例の回路図である。
【図２】本発明の第２の実施例の回路図である。
【図３】図１の定電流Ｉ1 を与えるバンドキャップレギ
ュレータの回路図である。
ュレータの回路図である。
【図４】図１のバイアスＶB2、可変電圧源ＶC1の電圧を
与える回路図である。
与える回路図である。
【図５】従来の可変利得増幅器の一例を示す回路図であ
る。
る。
１ 双差動回路 ２，３ 差動増幅器 ＩＮ 入力端子 ＯＵＴ 出力端子 Ｖin 入力信号 Ｖ0 出力電圧 ＶCC 供給電源電圧 ＶC1 可変電圧源 ＶB1，ＶB2 バイアス電圧源 Ｉ1 ，Ｉ2 ，Ｉ3 定電流源 ＲC1〜ＲC6 負荷抵抗 Ｒ1 〜Ｒ4 抵抗 Ｑ1 〜Ｑ10 トランジスタ ＯＰ オペアンプ
Claims (2)
- 【請求項１】 入力信号が第１の差動回路に入力され、
前記第１の差動回路の一方の出力端は、第２の差動回路
の共通エミッタ端に接続され、前記第１の差動回路の他
方の出力端は、第３の差動回路の共通エミッタ端に接続
され、前記第２，第３の差動回路が有するそれぞれ２組
の出力端のうち、いずれか一方の出力端には負荷が接続
され、前記第２の差動回路の一方のベースと前記第３の
差動回路の一方のベースは共通接続され、且つ共通エミ
ッタ端に第１の定電流源を接続する第１の差動増幅器の
一方の入力端に接続され、前記第２の差動回路の他方の
ベースと前記第３の差動回路の他方のベースは共通接続
され、且つ前記第１の差動増幅器の他方の入力端に接続
され、前記第１の差動増幅器の前記一方の入力端の入力
信号と同じ極性の出力信号は、第１の抵抗を介してオペ
アンプの反転入力端に入力され、前記第１の差動増幅器
の前記他方の入力端の入力信号と同じ極性の出力信号
は、前記第１の抵抗と同じ抵抗値の第２の抵抗を介して
前記オペアンプの非反転入力端に入力され、前記オペア
ンプの前記反転入力端は第３の抵抗を介して前記オペア
ンプの出力端に接続され、前記オペアンプの前記非反転
入力端は、前記第３の抵抗と同じ抵抗値の第４の抵抗を
介してバイアスされ、前記オペアンプの前記出力端は共
通エミッタ端に第２の定電流源を接続する第２の差動増
幅器の一方の入力端に接続され、可変制御電圧は前記第
２の差動増幅器の他方の入力端に接続され、前記第２の
差動増幅器の前記一方の入力端の入力信号と同じ極性の
出力信号は前記第１の差動増幅器の前記一方の入力端に
入力され、前記第２の差動増幅器の前記他方の入力端の
入力信号と同じ極性の出力信号は、前記第１の差動増幅
器の前記他方の入力端に入力されて構成することを特徴
とする可変利得増幅器。 - 【請求項２】 前記第１の差動回路の前記一方のトラン
ジスタのエミッタは第５の抵抗を介して、前記第１の差
動回路の前記他方のトランジスタのエミッタは第６の抵
抗を介してそれぞれ第７の抵抗の一端に接続されるとと
もに、前記第７の抵抗の他端は接地線に接続され、且つ
前記第２の差動増幅器の前記一方のトランジスタのエミ
ッタは第３の定電流源に接続され、前記第２の差動増幅
器の前記他方のトランジスタのエミッタは第４の定電流
源に接続されるとともに、前記第２の差動増幅器の前記
一方のトランジスタのエミッタと前記第２の差動増幅器
の前記他方のトランジスタのエミッタとは第８の抵抗を
介して接続されて構成することを特徴とする請求項１に
記載の可変利得増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4206348A JP2943513B2 (ja) | 1992-08-03 | 1992-08-03 | 可変利得増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4206348A JP2943513B2 (ja) | 1992-08-03 | 1992-08-03 | 可変利得増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0653748A JPH0653748A (ja) | 1994-02-25 |
| JP2943513B2 true JP2943513B2 (ja) | 1999-08-30 |
Family
ID=16521823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4206348A Expired - Fee Related JP2943513B2 (ja) | 1992-08-03 | 1992-08-03 | 可変利得増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2943513B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006295373A (ja) * | 2005-04-07 | 2006-10-26 | Sony Corp | 電圧発生回路、利得制御回路および送信装置 |
| KR101684097B1 (ko) | 2015-04-13 | 2016-12-20 | 현대자동차주식회사 | 캐니스터용 필터유닛 |
-
1992
- 1992-08-03 JP JP4206348A patent/JP2943513B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0653748A (ja) | 1994-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4730168A (en) | CMOS output stage with large voltage swing and with stabilization of the quiescent current | |
| US5394112A (en) | Differential transconductor with reduced temperature dependence | |
| JPH0121642B2 (ja) | ||
| US3383612A (en) | Integrated circuit biasing arrangements | |
| KR940007974B1 (ko) | 전자회로 | |
| JPH01212105A (ja) | 集積ジャイレータ発振器 | |
| JPS63136708A (ja) | フィルタ回路 | |
| JP2943513B2 (ja) | 可変利得増幅器 | |
| JPH0514119A (ja) | 積分回路 | |
| KR950003142B1 (ko) | 필터회로 | |
| US3480872A (en) | Direct-coupled differential input amplifier | |
| EP0478389B1 (en) | Amplifier having polygonal-line characteristics | |
| JPH03227105A (ja) | 演算増幅器のオフセット調整回路 | |
| JP3114927B2 (ja) | 電流供給回路とこれを用いたフィルター回路 | |
| JP3430415B2 (ja) | 差動増幅器 | |
| JPS6115622Y2 (ja) | ||
| JP6964880B2 (ja) | コンダクタンスアンプ | |
| JP4342651B2 (ja) | Ｇｍアンプ | |
| JPH0113453Y2 (ja) | ||
| JPH0379123A (ja) | 定電流源回路 | |
| KR960011406B1 (ko) | 연산트랜스콘덕턴스증폭기(ota) | |
| JPS61281710A (ja) | 増幅回路 | |
| JPS6228884B2 (ja) | ||
| JP3671519B2 (ja) | 電流供給回路 | |
| JPS6020610A (ja) | 電圧利得可変増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990525 |
|
| LAPS | Cancellation because of no payment of annual fees |