JP2943513B2 - 可変利得増幅器 - Google Patents
可変利得増幅器Info
- Publication number
- JP2943513B2 JP2943513B2 JP4206348A JP20634892A JP2943513B2 JP 2943513 B2 JP2943513 B2 JP 2943513B2 JP 4206348 A JP4206348 A JP 4206348A JP 20634892 A JP20634892 A JP 20634892A JP 2943513 B2 JP2943513 B2 JP 2943513B2
- Authority
- JP
- Japan
- Prior art keywords
- differential
- transistor
- terminal
- amplifier
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【0001】
【産業上の利用分野】本発明は、可変利得増幅器に関
し、特に高周波の可変利得増幅器に関する。
し、特に高周波の可変利得増幅器に関する。
【0002】
【従来の技術】従来の可変利得増幅器は、図5に示すよ
うにトランジスタQ1 〜Q6 より構成される双差動回路
が数百MHz帯の高周波において一般的によく使用され
ており、有名な回路である。この回路の動作について説
明する。
うにトランジスタQ1 〜Q6 より構成される双差動回路
が数百MHz帯の高周波において一般的によく使用され
ており、有名な回路である。この回路の動作について説
明する。
【0003】入力信号VinはトランジスタQ5 ,Q6 の
ベース間に入力され、トランジスタQ6 のベースはバイ
アスされている。トランジスタQ5 ,Q6 の共通エミッ
タは定電流源I1 に接続され、定電流源の電流値を2I
0 とする。
ベース間に入力され、トランジスタQ6 のベースはバイ
アスされている。トランジスタQ5 ,Q6 の共通エミッ
タは定電流源I1 に接続され、定電流源の電流値を2I
0 とする。
【0004】トランジスタQ6のコレクタ電流I6 は次
の式で示される。
の式で示される。
【0005】 I6 =2I0 /{1+exp(Vin/VT )}……(1) 但し、VT はトランジスタのサーマル電圧である。トラ
ンジスタQ3 のベース電圧はVB1,トランジスタQ4 の
ベース電圧はVc であり、また、トランジスタQ3 ,Q
4 のエミッタ電流の和はI6 であるので、トランジスタ
Q4 のコレクタ電流I4 は次の式で示される。
ンジスタQ3 のベース電圧はVB1,トランジスタQ4 の
ベース電圧はVc であり、また、トランジスタQ3 ,Q
4 のエミッタ電流の和はI6 であるので、トランジスタ
Q4 のコレクタ電流I4 は次の式で示される。
【0006】 I4 =I6 /[1+exp{(VB1−Vc )/VT }]……(2) (2)の式に(1)の式を代入して I4 =[I0 /〔1+exp{(VB1−Vc )/VT }〕・〔1/{1+ex p(Vin/VT )}〕……(3) また、入力信号VinがVT に対して小さいときには、
(1)の式は、以下の式で近似できる。
(1)の式は、以下の式で近似できる。
【0007】I6 =gmVin+IO /2……(4) 但し、gmはトランジスタQ5 ,Q6 の相互コンダクタ
ンスである。
ンスである。
【0008】従って可変利得増幅器の出力電圧Vo は VO =RL I4 =[RL /〔1+exp{(VB1−VC )/VT }〕]・(g mVin+IO /2)……(5) VO =[RC2gm/〔1+exp{(VB1−VC )/VT }〕]Vin+(RC2 IO /2)/{1+exp(VB1−VC )/VT }……(6) (6)の式においてVO の交流部分VO は VO =RC2gm/[〔1+exp{(VB1−VC )/VT }〕]Vin……(7 ) 今、VB1は低電圧とし、VC を可変制御電圧として可変
利得増幅器の利得AO は、 AO =RC2gm/〔1+exp{(VB1−VC )/VT }〕……(8) (8)式で示されるように利得AO は可変制御電圧VC
によって変化する。トランジスタQ5 ,Q6 の相互トン
ダクタンスgmは gm=2qI0 /4kT=qI0 /2kT……(9) 但し、kはボルツマン定数、Tは絶対温度、qは電子の
電荷量である。
利得増幅器の利得AO は、 AO =RC2gm/〔1+exp{(VB1−VC )/VT }〕……(8) (8)式で示されるように利得AO は可変制御電圧VC
によって変化する。トランジスタQ5 ,Q6 の相互トン
ダクタンスgmは gm=2qI0 /4kT=qI0 /2kT……(9) 但し、kはボルツマン定数、Tは絶対温度、qは電子の
電荷量である。
【0009】今、I0 を図3に示すようなバンドギャッ
プ電流源で温度補正すると I0 =2VT lnN(r2 /r1 )/RE ……(10) これを(9)式に代入して gm=I0 /2VT =lnN(r2 /r1 )/RE ……(11) (11)式を(8)式に代入してA0 は A0 =(RC2/RE )・(r2 /r1 )lnN/〔1+exp{(VB1−VC )/VT }〕……(12) となる。
プ電流源で温度補正すると I0 =2VT lnN(r2 /r1 )/RE ……(10) これを(9)式に代入して gm=I0 /2VT =lnN(r2 /r1 )/RE ……(11) (11)式を(8)式に代入してA0 は A0 =(RC2/RE )・(r2 /r1 )lnN/〔1+exp{(VB1−VC )/VT }〕……(12) となる。
【0010】今、A0 の温度変化を求めること、t=0
℃の利得をA1 ,t=100℃の利得をA2 とすると
(0℃時のサーマル電圧をVT1,100℃の時のサーマ
ル電圧をVT2とする。) A2 /A1 =〔1+exp{(VB1−VC )/VT1}〕/〔1+exp{(VB1 −VC )/VT2}〕 今、VB1−VC =2VT とすると(常温t=27℃時の
サーマル電圧をVT とする。) A2 /A1 ={1+exp(2VT /VT1)}/{1+exp(2VT /VT2 )={1+exp(2×300/273)}/{1+exp(2×300/37 3)}≒1.67 温度100℃の変化で利得が約67%変動する。
℃の利得をA1 ,t=100℃の利得をA2 とすると
(0℃時のサーマル電圧をVT1,100℃の時のサーマ
ル電圧をVT2とする。) A2 /A1 =〔1+exp{(VB1−VC )/VT1}〕/〔1+exp{(VB1 −VC )/VT2}〕 今、VB1−VC =2VT とすると(常温t=27℃時の
サーマル電圧をVT とする。) A2 /A1 ={1+exp(2VT /VT1)}/{1+exp(2VT /VT2 )={1+exp(2×300/273)}/{1+exp(2×300/37 3)}≒1.67 温度100℃の変化で利得が約67%変動する。
【0011】
【発明が解決しようとする課題】この従来の可変利得増
幅器では、利得A0 が従来例の式(12)より A0 =(RC2/RE )・(r2 /r1 )lnN/〔1+exp{(VB1−VC )/VT }〕 A0 がトランジスタのサーマル電圧VT を含んでいる
為、利得A0 が温度で変動する。
幅器では、利得A0 が従来例の式(12)より A0 =(RC2/RE )・(r2 /r1 )lnN/〔1+exp{(VB1−VC )/VT }〕 A0 がトランジスタのサーマル電圧VT を含んでいる
為、利得A0 が温度で変動する。
【0012】また、本回路をAGC回路に応用した場
合、AGC回路の制御電圧が温度で変動する。一般にチ
ューナー等で使用されるAGC回路では、この制御電圧
を使って入力信号の電界強度をレベルメーターで表示す
るのに利用することがある。このとき、制御電圧が温度
変動すると、レベルメーターの出力が温度で変化すると
いう問題点があった。
合、AGC回路の制御電圧が温度で変動する。一般にチ
ューナー等で使用されるAGC回路では、この制御電圧
を使って入力信号の電界強度をレベルメーターで表示す
るのに利用することがある。このとき、制御電圧が温度
変動すると、レベルメーターの出力が温度で変化すると
いう問題点があった。
【0013】本発明の目的は、上述の問題点に鑑みなさ
れたものであり、可変利得増幅器の利得の式中に含まれ
るトランジスタのサーマル電圧に着目し、このサーマル
電圧を消去することによって利得が温度に対して安定と
なる手段を提供することにある。
れたものであり、可変利得増幅器の利得の式中に含まれ
るトランジスタのサーマル電圧に着目し、このサーマル
電圧を消去することによって利得が温度に対して安定と
なる手段を提供することにある。
【0014】
【課題を解決するための手段】本発明の特徴は、入力信
号が第1の差動回路に入力され、前記第1の差動回路の
一方の出力端は、第2の差動回路の共通エミッタ端に接
続され、前記第1の差動回路の他方の出力端は、第3の
差動回路の共通エミッタ端に接続され、前記第2,第3
の差動回路が有するそれぞれ2組の出力端のうち、いず
れか一方の出力端には負荷が接続され、前記第2の差動
回路の一方のベースと前記第3の差動回路の一方のベー
スは共通接続され、且つ共通エミッタ端に第1の定電流
源を接続する第1の差動増幅器の一方の入力端に接続さ
れ、前記第2の差動回路の他方のベースと前記第3の差
動回路の他方のベースは共通接続され、且つ前記第1の
差動増幅器の他方の入力端に接続され、前記第1の差動
増幅器の前記一方の入力端の入力信号と同じ極性の出力
信号は、第1の抵抗を介してオペアンプの反転入力端に
入力され、前記第1の差動増幅器の前記他方の入力端の
入力信号と同じ極性の出力信号は、前記第1の抵抗と同
じ抵抗値の第2の抵抗を介して前記オペアンプの非反転
入力端に入力され、前記オペアンプの前記反転入力端は
第3の抵抗を介して前記オペアンプの出力端に接続さ
れ、前記オペアンプの前記非反転入力端は、前記第3の
抵抗と同じ抵抗値の第4の抵抗を介してバイアスされ、
前記オペアンプの前記出力端は共通エミッタ端に第2の
定電流源を接続する第2の差動増幅器の一方の入力端に
接続され、可変制御電圧は前記第2の差動増幅器の他方
の入力端に接続され、前記第2の差動増幅器の前記一方
の入力端の入力信号と同じ極性の出力信号は前記第1の
差動増幅器の前記一方の入力端に入力され、前記第2の
差動増幅器の前記他方の入力端の入力信号と同じ極性の
出力信号は、前記第1の差動増幅器の前記他方の入力端
に入力され構成することにある。
号が第1の差動回路に入力され、前記第1の差動回路の
一方の出力端は、第2の差動回路の共通エミッタ端に接
続され、前記第1の差動回路の他方の出力端は、第3の
差動回路の共通エミッタ端に接続され、前記第2,第3
の差動回路が有するそれぞれ2組の出力端のうち、いず
れか一方の出力端には負荷が接続され、前記第2の差動
回路の一方のベースと前記第3の差動回路の一方のベー
スは共通接続され、且つ共通エミッタ端に第1の定電流
源を接続する第1の差動増幅器の一方の入力端に接続さ
れ、前記第2の差動回路の他方のベースと前記第3の差
動回路の他方のベースは共通接続され、且つ前記第1の
差動増幅器の他方の入力端に接続され、前記第1の差動
増幅器の前記一方の入力端の入力信号と同じ極性の出力
信号は、第1の抵抗を介してオペアンプの反転入力端に
入力され、前記第1の差動増幅器の前記他方の入力端の
入力信号と同じ極性の出力信号は、前記第1の抵抗と同
じ抵抗値の第2の抵抗を介して前記オペアンプの非反転
入力端に入力され、前記オペアンプの前記反転入力端は
第3の抵抗を介して前記オペアンプの出力端に接続さ
れ、前記オペアンプの前記非反転入力端は、前記第3の
抵抗と同じ抵抗値の第4の抵抗を介してバイアスされ、
前記オペアンプの前記出力端は共通エミッタ端に第2の
定電流源を接続する第2の差動増幅器の一方の入力端に
接続され、可変制御電圧は前記第2の差動増幅器の他方
の入力端に接続され、前記第2の差動増幅器の前記一方
の入力端の入力信号と同じ極性の出力信号は前記第1の
差動増幅器の前記一方の入力端に入力され、前記第2の
差動増幅器の前記他方の入力端の入力信号と同じ極性の
出力信号は、前記第1の差動増幅器の前記他方の入力端
に入力され構成することにある。
【0015】また、前記第1の差動回路の前記一方のト
ランジスタのエミッタは第5の抵抗を介して、前記第1
の差動回路の前記他方のトランジスタのエミッタは第6
の抵抗を介してそれぞれ第7の抵抗の一端に接続される
とともに、前記第7の抵抗の他端は接地線に接続され、
且つ前記第2の差動増幅器の前記一方のトランジスタの
エミッタは第3の定電流源に接続され、前記第2の差動
増幅器の前記他方のトランジスタのエミッタは第4の定
電流源に接続されるとともに、前記第2の差動増幅器の
前記一方のトランジスタのエミッタと前記第2の差動増
幅器の前記他方のトランジスタのエミッタとは第8の抵
抗を介して接続されて構成することができる。
ランジスタのエミッタは第5の抵抗を介して、前記第1
の差動回路の前記他方のトランジスタのエミッタは第6
の抵抗を介してそれぞれ第7の抵抗の一端に接続される
とともに、前記第7の抵抗の他端は接地線に接続され、
且つ前記第2の差動増幅器の前記一方のトランジスタの
エミッタは第3の定電流源に接続され、前記第2の差動
増幅器の前記他方のトランジスタのエミッタは第4の定
電流源に接続されるとともに、前記第2の差動増幅器の
前記一方のトランジスタのエミッタと前記第2の差動増
幅器の前記他方のトランジスタのエミッタとは第8の抵
抗を介して接続されて構成することができる。
【0016】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【0017】図1は、本発明の可変利得増幅器の回路図
である。全体の構成としては、双差動回路1,差動増幅
器2,差動増幅器3,オペアンプOPからなり、入力信
号Vinが双差動回路1を構成する第1の差動回路のトラ
ンジスタQ5 ,Q6 に入力される。トランジスタQ5 の
出力端は、第2の差動回路のトランジスタQ1 ,Q2の
共通エミッタ端に接続され、トランジスタQ6 の出力端
は、第3の差動回路のトランジスタQ3 ,Q4 の共通エ
ミッタ端に接続される。トランジスタQ1 ,Q2 ,
Q3 ,Q4 の出力端のうち、トランジスタQ1 には負荷
抵抗RC1が接続される。
である。全体の構成としては、双差動回路1,差動増幅
器2,差動増幅器3,オペアンプOPからなり、入力信
号Vinが双差動回路1を構成する第1の差動回路のトラ
ンジスタQ5 ,Q6 に入力される。トランジスタQ5 の
出力端は、第2の差動回路のトランジスタQ1 ,Q2の
共通エミッタ端に接続され、トランジスタQ6 の出力端
は、第3の差動回路のトランジスタQ3 ,Q4 の共通エ
ミッタ端に接続される。トランジスタQ1 ,Q2 ,
Q3 ,Q4 の出力端のうち、トランジスタQ1 には負荷
抵抗RC1が接続される。
【0018】第2の差動回路のトランジスタQ1 ,第3
の差動回路のトランジスタQ4 のベースは共通接続され
て第1の差動増幅器のトランジスタQ10のベースに、ト
ランジスタQ2 ,Q3 のベースは共通接続されて第1の
差動増幅器のトランジスタQ9 のベースにそれぞれ接続
され、且つ第1の差動増幅器の共通エミッタ端に第1の
定電流源I3 を接続する。
の差動回路のトランジスタQ4 のベースは共通接続され
て第1の差動増幅器のトランジスタQ10のベースに、ト
ランジスタQ2 ,Q3 のベースは共通接続されて第1の
差動増幅器のトランジスタQ9 のベースにそれぞれ接続
され、且つ第1の差動増幅器の共通エミッタ端に第1の
定電流源I3 を接続する。
【0019】第1の差動増幅器3の一方の入力端の入力
信号と同じ極性の出力をもつトランジスタQ10の出力信
号は、第1の抵抗R1 を介してオペアンプの反転入力端
(−)に入力され、第1の差動増幅器3の他方の入力端
の入力信号と同じ極性の出力をもつトランジスタQ9 の
出力は、第1の抵抗R1 と同じ抵抗値の第2の抵抗R3
を介して前記オペアンプOPの非反転入力端(+)に入
力される。
信号と同じ極性の出力をもつトランジスタQ10の出力信
号は、第1の抵抗R1 を介してオペアンプの反転入力端
(−)に入力され、第1の差動増幅器3の他方の入力端
の入力信号と同じ極性の出力をもつトランジスタQ9 の
出力は、第1の抵抗R1 と同じ抵抗値の第2の抵抗R3
を介して前記オペアンプOPの非反転入力端(+)に入
力される。
【0020】オペアンプOPの反転入力端は第3の抵抗
R2 を介して前記オペアンプOPの出力端に接続され、
オペアンプの前記非反転入力端は、前記第3の抵抗R2
と同じ抵抗値の第4の抵抗R4 を介してバイアスされ
る。更にオペアンプOPの出力端は共通エミッタ端に第
2の定電流源I2 を接続する第2の差動増幅器2のトラ
ンジスタQ8 の入力端に接続される。
R2 を介して前記オペアンプOPの出力端に接続され、
オペアンプの前記非反転入力端は、前記第3の抵抗R2
と同じ抵抗値の第4の抵抗R4 を介してバイアスされ
る。更にオペアンプOPの出力端は共通エミッタ端に第
2の定電流源I2 を接続する第2の差動増幅器2のトラ
ンジスタQ8 の入力端に接続される。
【0021】可変制御電圧VC1は第2の差動増幅器2の
トランジスタQ7 の入力端に接続される。第2の差動増
幅器2の一方の入力端の入力信号と同じ極性の出力をも
つトランジスタQ8 の出力信号は第1の差動増幅器3の
トランジスタQ10の入力端に入力され、第2の差動増幅
器の他方の入力端の入力信号と同じ極性の出力をもつト
ランジスタQ7 の出力信号は、第1の差動増幅器のトラ
ンジスタQ9 の入力端に入力されて構成する。
トランジスタQ7 の入力端に接続される。第2の差動増
幅器2の一方の入力端の入力信号と同じ極性の出力をも
つトランジスタQ8 の出力信号は第1の差動増幅器3の
トランジスタQ10の入力端に入力され、第2の差動増幅
器の他方の入力端の入力信号と同じ極性の出力をもつト
ランジスタQ7 の出力信号は、第1の差動増幅器のトラ
ンジスタQ9 の入力端に入力されて構成する。
【0022】次に、本実施例の動作について説明する。
【0023】入力信号Vinはトランジスタのサーマル電
圧VT より小さい(小信号動作時)とするとトラジスタ
Q6 のコレクタ電流I6 は、式(21)で示され I6 =gm・Vin+I0 ……(21) +だし、gmはトランジスタQ5 の相互コンダクタンス
である。
圧VT より小さい(小信号動作時)とするとトラジスタ
Q6 のコレクタ電流I6 は、式(21)で示され I6 =gm・Vin+I0 ……(21) +だし、gmはトランジスタQ5 の相互コンダクタンス
である。
【0024】次にトランジスタQ3 のベース電圧を
VB3,トランジスタQ4 のベース電圧をVB4とし、トラ
ンジスタQ3 ,Q4 のベース間電圧△V=VB3−VB4と
してトランジスタQ4 のコレクタ電流I4 は、 I4 =I6 /{1+exp(△V/VT )}……(22) (22)式に(21)式を代入して I4 =gmVin/{1+exp(△V/VT )}+I0 /{1+exp(△V /VT )}……(23) 従って、出力電圧V0 は、 V0 =RC2I4 =RC2gmVin/{1+exp(△V/VT ) }+I0 /{1 +exp(△V/VT )}……(24) 出力電圧V0 の交流成分V0 は V0 =〔RL gm/{1+exp(△V/VT )}Vin……(25) 次に図1より△Vを求めることにする。
VB3,トランジスタQ4 のベース電圧をVB4とし、トラ
ンジスタQ3 ,Q4 のベース間電圧△V=VB3−VB4と
してトランジスタQ4 のコレクタ電流I4 は、 I4 =I6 /{1+exp(△V/VT )}……(22) (22)式に(21)式を代入して I4 =gmVin/{1+exp(△V/VT )}+I0 /{1+exp(△V /VT )}……(23) 従って、出力電圧V0 は、 V0 =RC2I4 =RC2gmVin/{1+exp(△V/VT ) }+I0 /{1 +exp(△V/VT )}……(24) 出力電圧V0 の交流成分V0 は V0 =〔RL gm/{1+exp(△V/VT )}Vin……(25) 次に図1より△Vを求めることにする。
【0025】△Vは、トランジスタQ3 ,Q4 のベース
間電圧であると共に、差動増幅器3の入力電圧でもあ
る。差動増幅器1,2及びオペアンプから、一つの大き
なボルテージフォロアが構成されている。すなわち、ト
ランジスタQ7 のベースに入力された可変制御電圧VC1
とトランジスタQ8 のベース電圧が一致するように負帰
還がかかっている。従って、トランジスタQ8 のベース
電圧はVC1にほぼ等しくなり、すなわちオペアンプの出
力電圧がVC1となる。
間電圧であると共に、差動増幅器3の入力電圧でもあ
る。差動増幅器1,2及びオペアンプから、一つの大き
なボルテージフォロアが構成されている。すなわち、ト
ランジスタQ7 のベースに入力された可変制御電圧VC1
とトランジスタQ8 のベース電圧が一致するように負帰
還がかかっている。従って、トランジスタQ8 のベース
電圧はVC1にほぼ等しくなり、すなわちオペアンプの出
力電圧がVC1となる。
【0026】今、差動増幅器3において、トランジスタ
Q9 のコレクタ電圧をV9 ,トランジスタQ10のコレク
タ電圧をV10として、 VC1=(V10−V9 )R2 /R1 +VB2……(26) トランジスタQ9 のベース電圧をVB9,トランジスタQ
10のベース電圧をVB10とすれば、 (VB9−VB10 )gmRC6=V10−V9 ……(27) 図2よりVB9−VB10 =△Vとなるので、 △VgmRC6=(VC1−VB2)・(R1 /R2 ) この式に(26)式を代入して、 △VgmRC6=(VC1−VB2)R1 /R2 △V=(1/gm)・(R1 /R2 )・(1/RC6)・(VC1−VB2)=(4 kT/2qI2 )・(R1 /R2 )・(1/RC6)・(VC1−VB2)=(2kT /q )(R1 /R2 )・(1/RC6I2 )・(VC1−VB2)=2VT (R1 /R2 )・(1/RC6・I2 )・(VC1−VB2)……(28) 式(25)より可変利得増幅器(25)の利得Aは、 A=RC2gm/{1/xep(△V/VT )}……(29) (29)式に(28)式を代入して、 A=RC2gm/〔1+exp{(2R1 /R2 )・(1/RC6I2 )・(VC1 −VB2)}〕……(30) (30)式においてgmを温度補正するため、定電流源
I1を図3に示すようなバンドギャップ型定電流源とす
ると、I1の電流値は、 I1 =2VT lnN(r2 /r1 )/RE ……(31) 従ってgmは、 gm=I1 /4VT =(1/4VT )・{2VT lnN(r2 /r1 )/RE }=lnN(r2 /r1 )/2RE ……(32) (32)式を(30)式に代入して、 A={RC2lnN(r2 /r1 )/2RE }/〔1+exp{(2R1 /R2 )・(1/RC6I2 )・(VC1−VB2)}〕……(33) 式(33)において差動増幅器3の定電流源I3の電流
値I2 は図3に示される回路を使うことにより、次のよ
うに表現できる。
Q9 のコレクタ電圧をV9 ,トランジスタQ10のコレク
タ電圧をV10として、 VC1=(V10−V9 )R2 /R1 +VB2……(26) トランジスタQ9 のベース電圧をVB9,トランジスタQ
10のベース電圧をVB10とすれば、 (VB9−VB10 )gmRC6=V10−V9 ……(27) 図2よりVB9−VB10 =△Vとなるので、 △VgmRC6=(VC1−VB2)・(R1 /R2 ) この式に(26)式を代入して、 △VgmRC6=(VC1−VB2)R1 /R2 △V=(1/gm)・(R1 /R2 )・(1/RC6)・(VC1−VB2)=(4 kT/2qI2 )・(R1 /R2 )・(1/RC6)・(VC1−VB2)=(2kT /q )(R1 /R2 )・(1/RC6I2 )・(VC1−VB2)=2VT (R1 /R2 )・(1/RC6・I2 )・(VC1−VB2)……(28) 式(25)より可変利得増幅器(25)の利得Aは、 A=RC2gm/{1/xep(△V/VT )}……(29) (29)式に(28)式を代入して、 A=RC2gm/〔1+exp{(2R1 /R2 )・(1/RC6I2 )・(VC1 −VB2)}〕……(30) (30)式においてgmを温度補正するため、定電流源
I1を図3に示すようなバンドギャップ型定電流源とす
ると、I1の電流値は、 I1 =2VT lnN(r2 /r1 )/RE ……(31) 従ってgmは、 gm=I1 /4VT =(1/4VT )・{2VT lnN(r2 /r1 )/RE }=lnN(r2 /r1 )/2RE ……(32) (32)式を(30)式に代入して、 A={RC2lnN(r2 /r1 )/2RE }/〔1+exp{(2R1 /R2 )・(1/RC6I2 )・(VC1−VB2)}〕……(33) 式(33)において差動増幅器3の定電流源I3の電流
値I2 は図3に示される回路を使うことにより、次のよ
うに表現できる。
【0027】I2 =VREG /RB ……(34) かつ、可変制御電圧VC1及びオペアンプOPのバイアス
電圧VB2も図4のレギュレータ電圧から分圧して図4に
示す如く与えたとすれば、 VC1={RCC1 /(RCC1 +RCC2 )}・VREG ……(35) VB2={RBI1 /(RBT1 +RBI2 )}・VREG ……(36) 以上の(34),(35),(36)式を(33)式に
代入して整理すると、 A=(1/2)・(RC2/RE )・(r2 /r1 )lnN/[1+exp〔2 (R1 /R2 )・(RB /RC6)・{RCC1 /(RCC1 +RCC2 )−RBI1 /( RB1+RBI2 )}〕]……(37) 式(37)より可変利得増幅器の利得AはRCC1 ,R
CC2 の抵抗比を変えるだけで利得を可変できる。
電圧VB2も図4のレギュレータ電圧から分圧して図4に
示す如く与えたとすれば、 VC1={RCC1 /(RCC1 +RCC2 )}・VREG ……(35) VB2={RBI1 /(RBT1 +RBI2 )}・VREG ……(36) 以上の(34),(35),(36)式を(33)式に
代入して整理すると、 A=(1/2)・(RC2/RE )・(r2 /r1 )lnN/[1+exp〔2 (R1 /R2 )・(RB /RC6)・{RCC1 /(RCC1 +RCC2 )−RBI1 /( RB1+RBI2 )}〕]……(37) 式(37)より可変利得増幅器の利得AはRCC1 ,R
CC2 の抵抗比を変えるだけで利得を可変できる。
【0028】次に第2の実施例について、図2に示す回
路図を用いて説明する。
路図を用いて説明する。
【0029】図2において、第1の実施例と異なるの
は、第1の差動回路の一方のトランジスタQ5 のエミッ
タは第5の抵抗RE1を介して、第1の差動回路の他方の
トランジスタQ6 のエミッタは第6の抵抗RE2を介して
それぞれ第7の抵抗RE3の一端に接続されるとともに、
第7の抵抗RE3の他端は接地線に接続され、且つ第2の
差動増幅器2の一方のトランジスタQ7 のエミッタは第
3の定電流源I4 に接続され、第2の差動増幅器2の他
方のトランジスタQ8 のエミッタは第4の定電流源I5
に接続されるとともに、第2の差動増幅器2のトランジ
スタQ7 ,Q8 のエミッタは第8の抵抗RE4を介して接
続されて構成したことである。
は、第1の差動回路の一方のトランジスタQ5 のエミッ
タは第5の抵抗RE1を介して、第1の差動回路の他方の
トランジスタQ6 のエミッタは第6の抵抗RE2を介して
それぞれ第7の抵抗RE3の一端に接続されるとともに、
第7の抵抗RE3の他端は接地線に接続され、且つ第2の
差動増幅器2の一方のトランジスタQ7 のエミッタは第
3の定電流源I4 に接続され、第2の差動増幅器2の他
方のトランジスタQ8 のエミッタは第4の定電流源I5
に接続されるとともに、第2の差動増幅器2のトランジ
スタQ7 ,Q8 のエミッタは第8の抵抗RE4を介して接
続されて構成したことである。
【0030】第2の実施例において、可変利得制御電圧
の入力ダイナミックレンジを大きくとるためにトランジ
スタQ7 ,Q8 に抵抗RE4と定電流源I4,I5を接続
してある。また、この回路はオペアンプと2つの差動増
幅器2,3を組み合せて帰還回路を形成しているため、
発振安定度に注意する必要がありトランジスタQ7 ,Q
8 に追加した抵抗RE4により帰還回路の帰還利得を調整
する。
の入力ダイナミックレンジを大きくとるためにトランジ
スタQ7 ,Q8 に抵抗RE4と定電流源I4,I5を接続
してある。また、この回路はオペアンプと2つの差動増
幅器2,3を組み合せて帰還回路を形成しているため、
発振安定度に注意する必要がありトランジスタQ7 ,Q
8 に追加した抵抗RE4により帰還回路の帰還利得を調整
する。
【0031】第1の実施例でも第2の差動増幅器2の定
電流源I2を調整することで帰還利得を可変できるが、
これを行うことで第2の差動増幅器2の出力ダイナミッ
クレンジが変化してしまい、利得制御範囲が限定されて
しまう。従って、利得制御範囲を変えずに、且つ帰還利
得を可変できるようにトランジスタQ7 ,Q8 に抵抗R
E4と定電流源I4,I5を追加したものである。
電流源I2を調整することで帰還利得を可変できるが、
これを行うことで第2の差動増幅器2の出力ダイナミッ
クレンジが変化してしまい、利得制御範囲が限定されて
しまう。従って、利得制御範囲を変えずに、且つ帰還利
得を可変できるようにトランジスタQ7 ,Q8 に抵抗R
E4と定電流源I4,I5を追加したものである。
【0032】動作は第1の実施例と基本的に同様である
ので、説明は省略する。
ので、説明は省略する。
【0033】
【発明の効果】以上説明したように本発明は、可変利得
制御増幅器の制御電圧をオペアンプを使用して温度補正
したので、利得の温度変動に強く、このことは、実施例
の式(37) A=(1/2)・(RC2/RE )・(r2 /r1 )lnN/[1+exp〔2 (R1 /R2 )・(RB /RC6)・{RCC1 /(RCC1 +RCC2 )−RBI1 /( RBI1 +RBI2 )}〕]……(37) でも明らかなようにトランジスタのサーマル電圧の項が
なくなり、抵抗比のみで表現されている。従って、本発
明をIC化した場合、温度変動のみならず、抵抗値のバ
ラツキ、電源の変動に対しても全く安定であり、従来例
でも延べたように本発明をAGC回路に応用してもAG
C電圧が全く安定なので、この電圧を入力信号のレベル
出力として使用することができるとい効果を有する。
制御増幅器の制御電圧をオペアンプを使用して温度補正
したので、利得の温度変動に強く、このことは、実施例
の式(37) A=(1/2)・(RC2/RE )・(r2 /r1 )lnN/[1+exp〔2 (R1 /R2 )・(RB /RC6)・{RCC1 /(RCC1 +RCC2 )−RBI1 /( RBI1 +RBI2 )}〕]……(37) でも明らかなようにトランジスタのサーマル電圧の項が
なくなり、抵抗比のみで表現されている。従って、本発
明をIC化した場合、温度変動のみならず、抵抗値のバ
ラツキ、電源の変動に対しても全く安定であり、従来例
でも延べたように本発明をAGC回路に応用してもAG
C電圧が全く安定なので、この電圧を入力信号のレベル
出力として使用することができるとい効果を有する。
【図1】本発明の第1の実施例の回路図である。
【図2】本発明の第2の実施例の回路図である。
【図3】図1の定電流I1 を与えるバンドキャップレギ
ュレータの回路図である。
ュレータの回路図である。
【図4】図1のバイアスVB2、可変電圧源VC1の電圧を
与える回路図である。
与える回路図である。
【図5】従来の可変利得増幅器の一例を示す回路図であ
る。
る。
1 双差動回路 2,3 差動増幅器 IN 入力端子 OUT 出力端子 Vin 入力信号 V0 出力電圧 VCC 供給電源電圧 VC1 可変電圧源 VB1,VB2 バイアス電圧源 I1 ,I2 ,I3 定電流源 RC1〜RC6 負荷抵抗 R1 〜R4 抵抗 Q1 〜Q10 トランジスタ OP オペアンプ
Claims (2)
- 【請求項1】 入力信号が第1の差動回路に入力され、
前記第1の差動回路の一方の出力端は、第2の差動回路
の共通エミッタ端に接続され、前記第1の差動回路の他
方の出力端は、第3の差動回路の共通エミッタ端に接続
され、前記第2,第3の差動回路が有するそれぞれ2組
の出力端のうち、いずれか一方の出力端には負荷が接続
され、前記第2の差動回路の一方のベースと前記第3の
差動回路の一方のベースは共通接続され、且つ共通エミ
ッタ端に第1の定電流源を接続する第1の差動増幅器の
一方の入力端に接続され、前記第2の差動回路の他方の
ベースと前記第3の差動回路の他方のベースは共通接続
され、且つ前記第1の差動増幅器の他方の入力端に接続
され、前記第1の差動増幅器の前記一方の入力端の入力
信号と同じ極性の出力信号は、第1の抵抗を介してオペ
アンプの反転入力端に入力され、前記第1の差動増幅器
の前記他方の入力端の入力信号と同じ極性の出力信号
は、前記第1の抵抗と同じ抵抗値の第2の抵抗を介して
前記オペアンプの非反転入力端に入力され、前記オペア
ンプの前記反転入力端は第3の抵抗を介して前記オペア
ンプの出力端に接続され、前記オペアンプの前記非反転
入力端は、前記第3の抵抗と同じ抵抗値の第4の抵抗を
介してバイアスされ、前記オペアンプの前記出力端は共
通エミッタ端に第2の定電流源を接続する第2の差動増
幅器の一方の入力端に接続され、可変制御電圧は前記第
2の差動増幅器の他方の入力端に接続され、前記第2の
差動増幅器の前記一方の入力端の入力信号と同じ極性の
出力信号は前記第1の差動増幅器の前記一方の入力端に
入力され、前記第2の差動増幅器の前記他方の入力端の
入力信号と同じ極性の出力信号は、前記第1の差動増幅
器の前記他方の入力端に入力されて構成することを特徴
とする可変利得増幅器。 - 【請求項2】 前記第1の差動回路の前記一方のトラン
ジスタのエミッタは第5の抵抗を介して、前記第1の差
動回路の前記他方のトランジスタのエミッタは第6の抵
抗を介してそれぞれ第7の抵抗の一端に接続されるとと
もに、前記第7の抵抗の他端は接地線に接続され、且つ
前記第2の差動増幅器の前記一方のトランジスタのエミ
ッタは第3の定電流源に接続され、前記第2の差動増幅
器の前記他方のトランジスタのエミッタは第4の定電流
源に接続されるとともに、前記第2の差動増幅器の前記
一方のトランジスタのエミッタと前記第2の差動増幅器
の前記他方のトランジスタのエミッタとは第8の抵抗を
介して接続されて構成することを特徴とする請求項1に
記載の可変利得増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4206348A JP2943513B2 (ja) | 1992-08-03 | 1992-08-03 | 可変利得増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4206348A JP2943513B2 (ja) | 1992-08-03 | 1992-08-03 | 可変利得増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0653748A JPH0653748A (ja) | 1994-02-25 |
JP2943513B2 true JP2943513B2 (ja) | 1999-08-30 |
Family
ID=16521823
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4206348A Expired - Fee Related JP2943513B2 (ja) | 1992-08-03 | 1992-08-03 | 可変利得増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2943513B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006295373A (ja) * | 2005-04-07 | 2006-10-26 | Sony Corp | 電圧発生回路、利得制御回路および送信装置 |
KR101684097B1 (ko) | 2015-04-13 | 2016-12-20 | 현대자동차주식회사 | 캐니스터용 필터유닛 |
-
1992
- 1992-08-03 JP JP4206348A patent/JP2943513B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0653748A (ja) | 1994-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4730168A (en) | CMOS output stage with large voltage swing and with stabilization of the quiescent current | |
US5394112A (en) | Differential transconductor with reduced temperature dependence | |
JPH0121642B2 (ja) | ||
US3383612A (en) | Integrated circuit biasing arrangements | |
KR940007974B1 (ko) | 전자회로 | |
JPH01212105A (ja) | 集積ジャイレータ発振器 | |
JPS63136708A (ja) | フィルタ回路 | |
JP2943513B2 (ja) | 可変利得増幅器 | |
JPH0514119A (ja) | 積分回路 | |
KR950003142B1 (ko) | 필터회로 | |
US3480872A (en) | Direct-coupled differential input amplifier | |
EP0478389B1 (en) | Amplifier having polygonal-line characteristics | |
JPH03227105A (ja) | 演算増幅器のオフセット調整回路 | |
JP3114927B2 (ja) | 電流供給回路とこれを用いたフィルター回路 | |
JP3430415B2 (ja) | 差動増幅器 | |
JPS6115622Y2 (ja) | ||
JP6964880B2 (ja) | コンダクタンスアンプ | |
JP4342651B2 (ja) | Gmアンプ | |
JPH0113453Y2 (ja) | ||
JPH0379123A (ja) | 定電流源回路 | |
KR960011406B1 (ko) | 연산트랜스콘덕턴스증폭기(ota) | |
JPS61281710A (ja) | 増幅回路 | |
JPS6228884B2 (ja) | ||
JP3671519B2 (ja) | 電流供給回路 | |
JPS6020610A (ja) | 電圧利得可変増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990525 |
|
LAPS | Cancellation because of no payment of annual fees |