JPS63136708A - フィルタ回路 - Google Patents
フィルタ回路Info
- Publication number
- JPS63136708A JPS63136708A JP62280852A JP28085287A JPS63136708A JP S63136708 A JPS63136708 A JP S63136708A JP 62280852 A JP62280852 A JP 62280852A JP 28085287 A JP28085287 A JP 28085287A JP S63136708 A JPS63136708 A JP S63136708A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistors
- inverting
- transistor
- filter circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/32—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/1213—Frequency selective two-port networks using amplifiers with feedback using transistor amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H33/00—High-tension or heavy-current switches with arc-extinguishing or arc-preventing means
- H01H33/002—Very heavy-current switches
- H01H33/004—Very heavy-current switches making use of superconducting contacts
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
- H03F3/45089—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45484—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit
- H03F3/45488—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit by using feedback means
- H03F3/45515—Measuring at the active amplifying circuit of the differential amplifier
- H03F3/45529—Controlling the active amplifying circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45302—Indexing scheme relating to differential amplifiers the common gate stage of a cascode dif amp being controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45562—Indexing scheme relating to differential amplifiers the IC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45612—Indexing scheme relating to differential amplifiers the IC comprising one or more input source followers as input stages in the IC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、広い時定数可変範囲を有するフィルタ回路
に関する。
に関する。
更に詳細に述べると、この発明は、反転入力端、非反転
入力端、反転出力端および非反転出力端を有する平衡増
幅器と、第１および第２の信号入力端子と、第１の容量
素子を有し前記非反転出力端と反転入力端との間に介挿
される第１の帰還回路と、前記第１の容量素子に略等し
い第２の容量素子を有し前記反転出力端と非反転入力端
との間に介挿される第２の帰還回路と、を具備するフィ
ルタ回路に関する。
入力端、反転出力端および非反転出力端を有する平衡増
幅器と、第１および第２の信号入力端子と、第１の容量
素子を有し前記非反転出力端と反転入力端との間に介挿
される第１の帰還回路と、前記第１の容量素子に略等し
い第２の容量素子を有し前記反転出力端と非反転入力端
との間に介挿される第２の帰還回路と、を具備するフィ
ルタ回路に関する。
従来のこの種のフィルタ回路は、例えば、米国特許第４
，５０９，０１９号の明細書に開示されている。このフ
ィルタ回路は、積分器を構成しており、その２個の信号
入力端子と増幅器の２個の入力端との間には、２個のＭ
ＯＳ）ランジスタからなる抵抗が配されている。そして
、これら抵抗の抵抗値が上記ＭＯ５）ランジスタのゲー
トに印加される制御電圧により調整し得るようになって
いる。このように、制御電圧によって、上記抵抗および
コンデンサにより決まるＲＣ時定数を所望の値に調整す
ることができる。
，５０９，０１９号の明細書に開示されている。このフ
ィルタ回路は、積分器を構成しており、その２個の信号
入力端子と増幅器の２個の入力端との間には、２個のＭ
ＯＳ）ランジスタからなる抵抗が配されている。そして
、これら抵抗の抵抗値が上記ＭＯ５）ランジスタのゲー
トに印加される制御電圧により調整し得るようになって
いる。このように、制御電圧によって、上記抵抗および
コンデンサにより決まるＲＣ時定数を所望の値に調整す
ることができる。
また、平衡入力電圧はこのフィルタ回路の前記第１およ
び第２の信号入力端子に印加され、平衡出力電圧が前記
増幅器の反転および非反転出力端に得られる。ところで
、この出力電圧には、前記ＭＯ８抵抗の非直線性に起因
する偶数次高調波歪は殆ど含まれない。これは、これら
高調波歪が、回路の対称構成および平衡駆動により相殺
されるからである。
び第２の信号入力端子に印加され、平衡出力電圧が前記
増幅器の反転および非反転出力端に得られる。ところで
、この出力電圧には、前記ＭＯ８抵抗の非直線性に起因
する偶数次高調波歪は殆ど含まれない。これは、これら
高調波歪が、回路の対称構成および平衡駆動により相殺
されるからである。
上記のような従来のフィルタ回路の欠点は、ＭＯＳ）ラ
ンジスタの抵抗値が比較的狭い範囲でしか変化させられ
ないため、該フィルタ回路の時定数も比較的狭い範囲内
でしか調整することができない点にある。
ンジスタの抵抗値が比較的狭い範囲でしか変化させられ
ないため、該フィルタ回路の時定数も比較的狭い範囲内
でしか調整することができない点にある。
従って、この発明の目的は、比較的広い範囲にわたって
時定数を調整することが出来るフィルタ回路を提供する
ことにある。
時定数を調整することが出来るフィルタ回路を提供する
ことにある。
この発明によるフィルタ回路は、可変相互コンダクタン
スの相互コンダクタンス回路を有する入力回路を更に具
備し、この相互コンダクタンス回路がこのフィルタ回路
の前記信号入力端子に接続された２個の入力端と、前記
増幅器の反転および非反転入力端に接続された２個の出
力端とを有していることを特徴としている。この相互コ
ンダクタンス回路は、平衡入力電圧を平衡出力電流に変
換する電圧制御型電流源である。この場合、出力電流と
入力電圧との間の比例係数は、 （１／Ｒ）なる相互コ
ンダクタンスで与えられる。一般に、この様な相互コン
ダクタンスは比較的広い範囲にわたって変化させること
ができるから、このフィルタ回路の時定数も比較的広い
範囲にわたって変化させることができる。
スの相互コンダクタンス回路を有する入力回路を更に具
備し、この相互コンダクタンス回路がこのフィルタ回路
の前記信号入力端子に接続された２個の入力端と、前記
増幅器の反転および非反転入力端に接続された２個の出
力端とを有していることを特徴としている。この相互コ
ンダクタンス回路は、平衡入力電圧を平衡出力電流に変
換する電圧制御型電流源である。この場合、出力電流と
入力電圧との間の比例係数は、 （１／Ｒ）なる相互コ
ンダクタンスで与えられる。一般に、この様な相互コン
ダクタンスは比較的広い範囲にわたって変化させること
ができるから、このフィルタ回路の時定数も比較的広い
範囲にわたって変化させることができる。
また、本発明によるフィルタ回路の他の例は、前記入力
回路が前記相互コンダクタンス回路の両出力端の間に介
挿された負荷回路をさらに有し、この負荷回路が、前記
相互コンダクタンス回路の両出力端の間に直列に介挿さ
れた２個の抵抗と、各コレクタが前記相互コンダクタン
ス回路の各出力端に各々接続され、各ベースが前記２個
の抵抗の接続点の信号に基づいて駆動される第１および
Ｑ− 第２の電流源用トランジスタと、を具備していることを
特徴としている。この場合、前記相互コンダクタンス回
路の出力電流は前記増幅器の入力端に各々直接供給され
る。また、前記負荷回路は前記相互コンダクタンス回路
の出力端における直流電圧を正確に規定するので、信号
電流のみがこれら出力端に送られる。
回路が前記相互コンダクタンス回路の両出力端の間に介
挿された負荷回路をさらに有し、この負荷回路が、前記
相互コンダクタンス回路の両出力端の間に直列に介挿さ
れた２個の抵抗と、各コレクタが前記相互コンダクタン
ス回路の各出力端に各々接続され、各ベースが前記２個
の抵抗の接続点の信号に基づいて駆動される第１および
Ｑ− 第２の電流源用トランジスタと、を具備していることを
特徴としている。この場合、前記相互コンダクタンス回
路の出力電流は前記増幅器の入力端に各々直接供給され
る。また、前記負荷回路は前記相互コンダクタンス回路
の出力端における直流電圧を正確に規定するので、信号
電流のみがこれら出力端に送られる。
また、本発明によるフィルタ回路の他の例は、前記相互
コンダクタンス回路が、各ベースが前記第１および第２
の信号入力端子に各々接続され、各コレクタが当該相互
コンダクタンス回路の前記出力端に各々接続され、かつ
各エミッタが共通接続された２個のトランジスタと、こ
れらトランジスタの共通エミッタに接続された可変型の
電流源とを含む差動増幅器を具備していることを特徴と
している。差動増幅器は、相互コンダクタンス回路の最
も簡素な形である。このような回路の相互コンダクタン
スは、前記共通エミッタ電流源により供給される電流を
変えることにより変化させることができる。この様な相
互コンダクタンス回路においては、比較的狭い範囲にお
いてのみ、信号電流が入力電圧の直線間数として変化す
るから、その相互コンダクタンスも入力電圧の比較的狭
い範囲でのみ一定である。本発明によるフィルタ回路の
広いリニアな入力電圧範囲を持つ相互コンダクタンス回
路の一例は、略同一構成の第１および第２の差動増幅器
を具備すると共に、これら差動増幅器の各々が、互いの
エミッタ面積が異なる２個のトランジスタと、これらト
ランジスタのエミッタに共通接続された可変電流源とを
有し、前記第１の差動増幅器の２個のトランジスタのう
ちの一方のトランジスタと前記第２の差動増幅器の２個
のトランジスタのうちの上記一方のトランジスタに対し
てエミッタ面積が異なるトランジスタとの各ベースを前
記両信号入力端子の一方に接続すると共に各コレクタを
当該相互コンダクタンス回路の両出力端の一方に接続し
、かつ前記第１の差動増幅器の他方のトランジスタと前
記第２の差動増幅器の上記他方のトランジスタに対して
エミッタ面積が異なるトランジスタとの各ベースを前記
両信号入力端子の他方に接続すると共に各コレクタを当
該相互コンダクタンス回路の両出力端の他方に接続した
ことを特徴としている。この場合、前記エミッタ面積の
比を適切に選択すれば、この相互コンダクタンス回路の
リニアな範囲は、単一の差動−増幅器の場合の略５倍と
なる。
コンダクタンス回路が、各ベースが前記第１および第２
の信号入力端子に各々接続され、各コレクタが当該相互
コンダクタンス回路の前記出力端に各々接続され、かつ
各エミッタが共通接続された２個のトランジスタと、こ
れらトランジスタの共通エミッタに接続された可変型の
電流源とを含む差動増幅器を具備していることを特徴と
している。差動増幅器は、相互コンダクタンス回路の最
も簡素な形である。このような回路の相互コンダクタン
スは、前記共通エミッタ電流源により供給される電流を
変えることにより変化させることができる。この様な相
互コンダクタンス回路においては、比較的狭い範囲にお
いてのみ、信号電流が入力電圧の直線間数として変化す
るから、その相互コンダクタンスも入力電圧の比較的狭
い範囲でのみ一定である。本発明によるフィルタ回路の
広いリニアな入力電圧範囲を持つ相互コンダクタンス回
路の一例は、略同一構成の第１および第２の差動増幅器
を具備すると共に、これら差動増幅器の各々が、互いの
エミッタ面積が異なる２個のトランジスタと、これらト
ランジスタのエミッタに共通接続された可変電流源とを
有し、前記第１の差動増幅器の２個のトランジスタのう
ちの一方のトランジスタと前記第２の差動増幅器の２個
のトランジスタのうちの上記一方のトランジスタに対し
てエミッタ面積が異なるトランジスタとの各ベースを前
記両信号入力端子の一方に接続すると共に各コレクタを
当該相互コンダクタンス回路の両出力端の一方に接続し
、かつ前記第１の差動増幅器の他方のトランジスタと前
記第２の差動増幅器の上記他方のトランジスタに対して
エミッタ面積が異なるトランジスタとの各ベースを前記
両信号入力端子の他方に接続すると共に各コレクタを当
該相互コンダクタンス回路の両出力端の他方に接続した
ことを特徴としている。この場合、前記エミッタ面積の
比を適切に選択すれば、この相互コンダクタンス回路の
リニアな範囲は、単一の差動−増幅器の場合の略５倍と
なる。
また、本発明によるフィルタ回路の更に広いリニアな入
力端子範囲を持つ相互コンダクタンス回路の一例は、各
ベースが前記第１および第２の信号入力端子に各々接続
され、各コレクタが当該相互コンダクタンス回路の出力
端に各々接続され、かつ各エミッタが可変電流源に共通
接続された２個のトランジスタを有する差動増幅器を具
備すると共に、前記差動増幅器の２個のトランジスタの
両ベース間に介挿された分圧回路と、各ベースが前記分
圧回路の分圧出力点に接続され、各エミッタが前記可変
電流源に共通接続され、かつ各コレクタが当該相互コン
ダクタンス回路の出力端に各々接続された２個のトラン
ジスタとを更に具備することを特徴としている。
力端子範囲を持つ相互コンダクタンス回路の一例は、各
ベースが前記第１および第２の信号入力端子に各々接続
され、各コレクタが当該相互コンダクタンス回路の出力
端に各々接続され、かつ各エミッタが可変電流源に共通
接続された２個のトランジスタを有する差動増幅器を具
備すると共に、前記差動増幅器の２個のトランジスタの
両ベース間に介挿された分圧回路と、各ベースが前記分
圧回路の分圧出力点に接続され、各エミッタが前記可変
電流源に共通接続され、かつ各コレクタが当該相互コン
ダクタンス回路の出力端に各々接続された２個のトラン
ジスタとを更に具備することを特徴としている。
また、本発明における相互コンダクタンス回路は、バイ
ポーラトランジスタの代わりに電界効果トランジスタを
有してもよい。本発明のこの様な実施例においては、前
記相互コンダクタンス回路が、各ゲートが前記第１およ
び第２の信号入力端子に各々接続され、各ソースが第１
の電流源に共通接続され、かつ各ドレインが当該相互コ
ンダクタンス回路の出力端に各々接続された第１および
第２の電界効果トランジスタを有する第１０差動増幅器
と、各ゲーＩ・が前記第１および第２の信号入力端子に
各々接続され、各ソースが第２の電流源に共通接続され
、かつ各ドレインが前記第１および第２の電界効果トラ
ンジスタのドレインに交差接続された第３および第４の
電界効果トランジスタを有する第２の差動増幅器と、を
具備することを特徴としている。
ポーラトランジスタの代わりに電界効果トランジスタを
有してもよい。本発明のこの様な実施例においては、前
記相互コンダクタンス回路が、各ゲートが前記第１およ
び第２の信号入力端子に各々接続され、各ソースが第１
の電流源に共通接続され、かつ各ドレインが当該相互コ
ンダクタンス回路の出力端に各々接続された第１および
第２の電界効果トランジスタを有する第１０差動増幅器
と、各ゲーＩ・が前記第１および第２の信号入力端子に
各々接続され、各ソースが第２の電流源に共通接続され
、かつ各ドレインが前記第１および第２の電界効果トラ
ンジスタのドレインに交差接続された第３および第４の
電界効果トランジスタを有する第２の差動増幅器と、を
具備することを特徴としている。
また、本発明によるフィルタ回路の平衡増幅器の一例は
、差動トランジスタ対を構成するよう結合され、ベース
が前記非反転入力端および反転入力端に印加される信号
に応じて各々駆動され、か１３一 つコレクタが前記反転出力端および非反転出力端に各々
接続された２個のトランジスタと、前記非反転出力端と
反転出力端との間に直列に介挿された略同一抵抗値の２
個の負荷用抵抗を有する一方、コレクタが前記非反転出
力端および反転出力端に各々接続されかつベースが共通
接続されると共に前記両負荷用抵抗の接続点の信号に基
づいて駆動される第３および第４の電流源用トランジス
タを有する負荷用回路と、を具備してなることを特徴と
している。
、差動トランジスタ対を構成するよう結合され、ベース
が前記非反転入力端および反転入力端に印加される信号
に応じて各々駆動され、か１３一 つコレクタが前記反転出力端および非反転出力端に各々
接続された２個のトランジスタと、前記非反転出力端と
反転出力端との間に直列に介挿された略同一抵抗値の２
個の負荷用抵抗を有する一方、コレクタが前記非反転出
力端および反転出力端に各々接続されかつベースが共通
接続されると共に前記両負荷用抵抗の接続点の信号に基
づいて駆動される第３および第４の電流源用トランジス
タを有する負荷用回路と、を具備してなることを特徴と
している。
一般に、本発明による上記のようなフィルタ回路は、当
該フィルタ回路が第２のフィルタ回路に接続されるよう
な回路において用いられる。本発明の他の実施例によれ
ば、第２のフィルタ回路の信号入力端子が、第１のフィ
ルタ回路の増幅器の負荷用回路における前記負荷用抵抗
の各中間接続点に各々接続される。
該フィルタ回路が第２のフィルタ回路に接続されるよう
な回路において用いられる。本発明の他の実施例によれ
ば、第２のフィルタ回路の信号入力端子が、第１のフィ
ルタ回路の増幅器の負荷用回路における前記負荷用抵抗
の各中間接続点に各々接続される。
以下、この発明の実施例を図面を参照して詳細に説明す
る。
る。
第１図は、この発明によるフィルタ回路の−実施例の構
成を示す基本回路図である。このフィルタ回路は、非反
転入力端２、反転入力端３、反転出力端４および非反転
出力端５を有する増幅器１を具備している。このフィル
タ回路は、更に相互コンダクタンス回路１０を有してい
る。この相互コンダクタンス回路１０の最も単純な形は
２個のトランジスタＴＩおよびＴ２を有してなる差動増
幅器であり、これらトランジスタのベースはこのフィル
タ回路の信号入力端子６および７に各々接続され、エミ
ッタは可変型の共通電流源■１に接続されている。また
、これらのトランジスタＴ１およびＴ２のコレクタはこ
の相互コンダクタンス回路１０の出力端１１および１２
を構成し、かつ前記増幅器１の入力端２および３に各々
接続されている。相互コンダクタンス回路１０の出力端
１１および１２０間には、負荷回路が設けられている。
成を示す基本回路図である。このフィルタ回路は、非反
転入力端２、反転入力端３、反転出力端４および非反転
出力端５を有する増幅器１を具備している。このフィル
タ回路は、更に相互コンダクタンス回路１０を有してい
る。この相互コンダクタンス回路１０の最も単純な形は
２個のトランジスタＴＩおよびＴ２を有してなる差動増
幅器であり、これらトランジスタのベースはこのフィル
タ回路の信号入力端子６および７に各々接続され、エミ
ッタは可変型の共通電流源■１に接続されている。また
、これらのトランジスタＴ１およびＴ２のコレクタはこ
の相互コンダクタンス回路１０の出力端１１および１２
を構成し、かつ前記増幅器１の入力端２および３に各々
接続されている。相互コンダクタンス回路１０の出力端
１１および１２０間には、負荷回路が設けられている。
この負荷回路は、直列接続された略同一抵抗値の２個の
抵抗Ｒ１およびＲ２を有し、これら抵抗の接続点は、ダ
イオードＤ１によって、２個のＰＮＰ ）ランジスタＴ
３およびＴ４の共通ベースに接続されている。また、こ
れらＰＮＰ ）ランジスタＴ３、Ｔ４のエミッタは正電
源端子に接続され、コレクタは前記相互コンダクタンス
回路１０の出力端１１および１２に各々接続されている
。
抵抗Ｒ１およびＲ２を有し、これら抵抗の接続点は、ダ
イオードＤ１によって、２個のＰＮＰ ）ランジスタＴ
３およびＴ４の共通ベースに接続されている。また、こ
れらＰＮＰ ）ランジスタＴ３、Ｔ４のエミッタは正電
源端子に接続され、コレクタは前記相互コンダクタンス
回路１０の出力端１１および１２に各々接続されている
。
この場合、上記のダイオードＤ１に代えて、抵抗Ｒ１お
よびＲ２の接続点を、制御電極に基準電圧が印加された
トランジスタあるいは、一方の入力端が前記抵抗Ｒ１お
よびＲ２の接続点に接続されかつ他方の入力端に基準電
圧が印加された演算増幅器によって、前記トランジスタ
Ｔ３およびＴ４の共通ベースに接続してもよい。
よびＲ２の接続点を、制御電極に基準電圧が印加された
トランジスタあるいは、一方の入力端が前記抵抗Ｒ１お
よびＲ２の接続点に接続されかつ他方の入力端に基準電
圧が印加された演算増幅器によって、前記トランジスタ
Ｔ３およびＴ４の共通ベースに接続してもよい。
トランジスタＴ３およびＴ４の共通ベースは、これら抵
抗Ｒ１、Ｒ２およびダイオードＤ１によって、これらト
ランジスタＴ３およびＴ４がトランジスタＴ１およびＴ
２の直流電流を供給するように、駆動される。したがっ
て、相互コンダクタンス回路１０の出力端１１．１２に
おける直流電圧は、正電源電圧から１ダイオード電圧と
１ベース−エミッタ間電圧とを減じた値に等しい。また
、出力端１１および１２の直流電圧は互いに等しいから
、抵抗Ｒ１およびＲ２を介して直流電流が流れることは
ない。このフィルタ回路では、平衡入力電圧が、信号入
力端子６および７に印加される。
抗Ｒ１、Ｒ２およびダイオードＤ１によって、これらト
ランジスタＴ３およびＴ４がトランジスタＴ１およびＴ
２の直流電流を供給するように、駆動される。したがっ
て、相互コンダクタンス回路１０の出力端１１．１２に
おける直流電圧は、正電源電圧から１ダイオード電圧と
１ベース−エミッタ間電圧とを減じた値に等しい。また
、出力端１１および１２の直流電圧は互いに等しいから
、抵抗Ｒ１およびＲ２を介して直流電流が流れることは
ない。このフィルタ回路では、平衡入力電圧が、信号入
力端子６および７に印加される。
相互コンダクタンス回路１０は、この入力端子を互いに
逆位相の２つの信号電流に変換し、これらの信号電流が
トランジスタＴ１およびＴ２を介して流れる直流電流に
重畳される。この場合、負帰還が掛けられた増幅器１が
入力端２および３間の信号電圧を極めて低いものにする
ので、抵抗Ｒ１、Ｒ２を介して流れる信号電流は極めて
小さくなる。
逆位相の２つの信号電流に変換し、これらの信号電流が
トランジスタＴ１およびＴ２を介して流れる直流電流に
重畳される。この場合、負帰還が掛けられた増幅器１が
入力端２および３間の信号電圧を極めて低いものにする
ので、抵抗Ｒ１、Ｒ２を介して流れる信号電流は極めて
小さくなる。
このように、負帰還された増幅器１のため、トランジス
タＴ１およびＴ２のコレクタに流れ込む信号電流のほと
んど全てがコンデンサＣ１およびＣ２に供給される。結
果として、増幅器１の出力端４および５に、積分された
平衡出力電圧が現れる。
タＴ１およびＴ２のコレクタに流れ込む信号電流のほと
んど全てがコンデンサＣ１およびＣ２に供給される。結
果として、増幅器１の出力端４および５に、積分された
平衡出力電圧が現れる。
この場合、回路の非直線性に起因する偶数次高調波歪は
、このフィルタ回路の対称構成および平衡駆動により、
略相殺される。この結果、出力電圧が入力端子の直線関
数として増加する範囲が、比較的広くなる。この回路の
時定数は、コンデンサＣ１およびＣ２の容量と相互コン
ダクタンス回路１０の相互コンダクタンスの逆数との積
に等しい。
、このフィルタ回路の対称構成および平衡駆動により、
略相殺される。この結果、出力電圧が入力端子の直線関
数として増加する範囲が、比較的広くなる。この回路の
時定数は、コンデンサＣ１およびＣ２の容量と相互コン
ダクタンス回路１０の相互コンダクタンスの逆数との積
に等しい。
そして、相互コンダクタンス回路１０の相互コンダクタ
ンスは電流源１１の電流を変えることにより広い範囲に
わたって変化させることができるから、広範囲な時定数
可変範囲が得られる。
ンスは電流源１１の電流を変えることにより広い範囲に
わたって変化させることができるから、広範囲な時定数
可変範囲が得られる。
第２図は、第１図のフィルタ回路に用いられる相互コン
ダクタンス回路の他の例を示し、この回路に於て第１図
の各部に対応する部分には同一の符号を付しである。こ
の図に示す相互コンダクタンス回路自体は、プロシーデ
ィンゲスＥＣＣＴＤ”８３”、１９８３年９月版の第１
０７ないし１１０頁の「アナログジャイレータとラゲー
ル型フィルタ（相互コンダクタンス回路−容量フィルタ
）のバイポーラ集積化」なる記事から既知である。
ダクタンス回路の他の例を示し、この回路に於て第１図
の各部に対応する部分には同一の符号を付しである。こ
の図に示す相互コンダクタンス回路自体は、プロシーデ
ィンゲスＥＣＣＴＤ”８３”、１９８３年９月版の第１
０７ないし１１０頁の「アナログジャイレータとラゲー
ル型フィルタ（相互コンダクタンス回路−容量フィルタ
）のバイポーラ集積化」なる記事から既知である。
この相互コンダクタンス回路１０は、ベースが信号入力
端子６および７に各々接続され、エミッタが共通電流源
Ｉ２に接続され、かつコレクタが出力端１１および１２
に各々接続された２個のトランジスタＴ５およびＴ６か
らなる第１の差動増幅器を有している。この場合、トラ
ンジスタＴ５のエミッタ面積は、トランジスタＴ６のエ
ミッタ面積の４倍となっている。この相互コンダクタン
ス回路１０は、更に、ベースが前記トランジスタＴ５お
よびＴ６のベースに各々接続され、エミッタが前記共通
電流源■２と同一構成の共通電流源■３に接続され、か
つコレクタが前記トランジスタＴ５およびＴ６のコレク
タに各々接続された２個のトランジスタＴ７およびＴ８
からなる第２の差動増幅器を有している。この場合、ト
ランジスタＴ８のエミッタ面積は、トランジスタＴ７の
エミッタ面積の４倍となっている。上記の様なトランジ
スタのエミッタ面積の比によれば、相互コンダクタンス
回路１０のリニアな範囲が第１図に示した相互コンダク
タンス回路のものの約５倍であることが解った。
端子６および７に各々接続され、エミッタが共通電流源
Ｉ２に接続され、かつコレクタが出力端１１および１２
に各々接続された２個のトランジスタＴ５およびＴ６か
らなる第１の差動増幅器を有している。この場合、トラ
ンジスタＴ５のエミッタ面積は、トランジスタＴ６のエ
ミッタ面積の４倍となっている。この相互コンダクタン
ス回路１０は、更に、ベースが前記トランジスタＴ５お
よびＴ６のベースに各々接続され、エミッタが前記共通
電流源■２と同一構成の共通電流源■３に接続され、か
つコレクタが前記トランジスタＴ５およびＴ６のコレク
タに各々接続された２個のトランジスタＴ７およびＴ８
からなる第２の差動増幅器を有している。この場合、ト
ランジスタＴ８のエミッタ面積は、トランジスタＴ７の
エミッタ面積の４倍となっている。上記の様なトランジ
スタのエミッタ面積の比によれば、相互コンダクタンス
回路１０のリニアな範囲が第１図に示した相互コンダク
タンス回路のものの約５倍であることが解った。
第３図は、第１図のフィルタ回路に用いられる相互コン
ダクタンス回路の更に他の例を示している。この相互コ
ンダクタンス回路は、本出願人が先に出願した特願昭６
２−３５９９４号に記載されているものである。この相
互コンダクタンス回路１０は、ベースが信号入力端子６
および７に各々接続され、エミッタが共通電流源Ｉ５に
接続され、かつコレクタが出力端１１および１２に各々
接続された２個のトランジスタＴＩＯおよびＴ１１から
なる差動増幅器を有している。これらトランジスタＴＩ
ＯおよびＴｌｌのベースの間には、略同一抵抗値の２個
の抵抗Ｒ３およびＲ４を有してなる分圧器が設けられて
いる。これら抵抗Ｒ３およびＲ４の接続点は、２個のト
ランジスタＴ１２およびＴ１３のベースに接続され、こ
れらのトランジスタＴＩ２およびＴ１３のエミッタは前
記トランジスタＴＩＯおよびＴｌｌのエミッタに接続さ
れ、コレクタは出力端１１および１２に接続されている
。この場合、トランジスタＴＩ２およびＴ１３のエミッ
タ面積は、トランジスタＴＩＯおよびＴｌｌのエミッタ
面積の２倍となっている。
ダクタンス回路の更に他の例を示している。この相互コ
ンダクタンス回路は、本出願人が先に出願した特願昭６
２−３５９９４号に記載されているものである。この相
互コンダクタンス回路１０は、ベースが信号入力端子６
および７に各々接続され、エミッタが共通電流源Ｉ５に
接続され、かつコレクタが出力端１１および１２に各々
接続された２個のトランジスタＴＩＯおよびＴ１１から
なる差動増幅器を有している。これらトランジスタＴＩ
ＯおよびＴｌｌのベースの間には、略同一抵抗値の２個
の抵抗Ｒ３およびＲ４を有してなる分圧器が設けられて
いる。これら抵抗Ｒ３およびＲ４の接続点は、２個のト
ランジスタＴ１２およびＴ１３のベースに接続され、こ
れらのトランジスタＴＩ２およびＴ１３のエミッタは前
記トランジスタＴＩＯおよびＴｌｌのエミッタに接続さ
れ、コレクタは出力端１１および１２に接続されている
。この場合、トランジスタＴＩ２およびＴ１３のエミッ
タ面積は、トランジスタＴＩＯおよびＴｌｌのエミッタ
面積の２倍となっている。
このエミッタ面積間の比によれば、この相互コンダクタ
ンス回路のリニアな電圧範囲は、第２図に示した相互コ
ンダクタンス回路の約２倍になることが解った。
ンス回路のリニアな電圧範囲は、第２図に示した相互コ
ンダクタンス回路の約２倍になることが解った。
バイポーラトランジスタにより構成される相互コンダク
タンス回路によれば、その相互コンダクタンスは電流供
給源の電流に概ね比例する。したがって、この電流を、
例えば２進方法に基づく、プログラム可変構成にすれば
、プログラム可能なフィルタを構成することができる。
タンス回路によれば、その相互コンダクタンスは電流供
給源の電流に概ね比例する。したがって、この電流を、
例えば２進方法に基づく、プログラム可変構成にすれば
、プログラム可能なフィルタを構成することができる。
第４図は、第１図のフィルタ回路に用いられる相互コン
ダクタンス回路１０の他の例を示し、この回路に於て第
２図の各部に対応する部分には同一の符号を付しである
。この相互コンダクタンス回路は、バイポーラトランジ
スタの代わりにＭＯＳトランジスタを有してなっている
。なお、この図に示す相互コンダクタンス回路自体は、
ＥＳＳＣＩＲＣ，１９８５年９月版の第２９２頁の「Ｌ
ＳＩおよびＶＬＳＩ用アナログ集積フィルタまたは連続
時間フィルタ」なる記事から既知である。
ダクタンス回路１０の他の例を示し、この回路に於て第
２図の各部に対応する部分には同一の符号を付しである
。この相互コンダクタンス回路は、バイポーラトランジ
スタの代わりにＭＯＳトランジスタを有してなっている
。なお、この図に示す相互コンダクタンス回路自体は、
ＥＳＳＣＩＲＣ，１９８５年９月版の第２９２頁の「Ｌ
ＳＩおよびＶＬＳＩ用アナログ集積フィルタまたは連続
時間フィルタ」なる記事から既知である。
この相互コンダクタンス回路１ｏは、ゲートが信号入力
端子６および７に各々接続され、ソース電極が第１の電
流源Ｉ２に接続され、かつドレイン電極が出力端１１お
よび１２に各々接続された２個のＭＯＳ）ランジスタＴ
１５およびＴ１６を具備する第１０差動増幅器を有して
いる。この相互コンダクタンス回路１０は、更に、ソー
ス電極が第２の電流源■３に接続された２個のＭＯＳ）
ランジスタＴ１７およびＴｌＢを具備する第２０差動増
幅器を有している。この場合、トランジスタＴ１７のゲ
ートはトランジスタＴ１５のゲートに接′続され、トラ
ンジスタＴ１８のゲートはトランジスタＴ１６のゲート
に接続されている。また、トランジスタＴ１７のドレイ
ンはトランジスタＴ１６のドレインに接続され、トラン
ジスタＴ１８のドレインはトランジスタＴ１５のドレイ
ンに接続されている。そして、これらトランジスタＴ１
５、Ｔ１６、Ｔ１７およびＴ１８は、互いに同一の構成
となっている。この相互コンダクタンス回路も比較的広
いリニアな電圧範囲を有している。
端子６および７に各々接続され、ソース電極が第１の電
流源Ｉ２に接続され、かつドレイン電極が出力端１１お
よび１２に各々接続された２個のＭＯＳ）ランジスタＴ
１５およびＴ１６を具備する第１０差動増幅器を有して
いる。この相互コンダクタンス回路１０は、更に、ソー
ス電極が第２の電流源■３に接続された２個のＭＯＳ）
ランジスタＴ１７およびＴｌＢを具備する第２０差動増
幅器を有している。この場合、トランジスタＴ１７のゲ
ートはトランジスタＴ１５のゲートに接′続され、トラ
ンジスタＴ１８のゲートはトランジスタＴ１６のゲート
に接続されている。また、トランジスタＴ１７のドレイ
ンはトランジスタＴ１６のドレインに接続され、トラン
ジスタＴ１８のドレインはトランジスタＴ１５のドレイ
ンに接続されている。そして、これらトランジスタＴ１
５、Ｔ１６、Ｔ１７およびＴ１８は、互いに同一の構成
となっている。この相互コンダクタンス回路も比較的広
いリニアな電圧範囲を有している。
なお、第１図のフィルタ回路には、図示した相互コンダ
クタンス回路以外の他の相互コンダクタンス回路を使用
してもよいことはいうまでもない。
クタンス回路以外の他の相互コンダクタンス回路を使用
してもよいことはいうまでもない。
＝２２＝
次に、第５図は、第１図のフィルタ回路に用いて好適な
増幅器１の一例を示している。この増幅器１は、トラン
ジスタＴ２１およびＴ２２を具備する差動トランジスタ
対を有し、これらトランジスタＴ２１およびＴ２２の各
ベースは非反転入力端２および反転入力端３を構成し、
各コレクタは正電源端子に接続され、各エミッタはトラ
ンジスタＴ２５およびＴ２６の各ベースに接続されてい
る。これらトランジスタＴ２５およびＴ２６も差動トラ
ンジスタ対を構成し、それらのコレクタはベースに交差
結合され、各エミッタは共通抵抗Ｒ５を介して電流源Ｉ
６に接続されている。また、この増幅器１は、差動トラ
ンジスタ対として構成されたトランジスタＴ２３および
Ｔ２４を有し、これらトランジスタＴ２３およびＴ２４
の各ベースはトランジスタＴ２１およびＴ２２の各エミ
ッタに接続され、各エミッタは前記電流源Ｉ６に接続さ
れている。そして、トランジスタＴ２３およびＴ２４の
コレクタは、この増幅器１の反転出力端４および非反転
出力端５を構成している。これら出力端４および５の間
には負荷用回路が設けられている。この負荷用回路は、
エミッタが正電源端子に接続され、コレクタが出力端４
に接続され、ベースがＰＮＰ）ランジスタＴ２８のベー
スに接続されたＰＮＰ）ランジスタＴ２７を有している
。
増幅器１の一例を示している。この増幅器１は、トラン
ジスタＴ２１およびＴ２２を具備する差動トランジスタ
対を有し、これらトランジスタＴ２１およびＴ２２の各
ベースは非反転入力端２および反転入力端３を構成し、
各コレクタは正電源端子に接続され、各エミッタはトラ
ンジスタＴ２５およびＴ２６の各ベースに接続されてい
る。これらトランジスタＴ２５およびＴ２６も差動トラ
ンジスタ対を構成し、それらのコレクタはベースに交差
結合され、各エミッタは共通抵抗Ｒ５を介して電流源Ｉ
６に接続されている。また、この増幅器１は、差動トラ
ンジスタ対として構成されたトランジスタＴ２３および
Ｔ２４を有し、これらトランジスタＴ２３およびＴ２４
の各ベースはトランジスタＴ２１およびＴ２２の各エミ
ッタに接続され、各エミッタは前記電流源Ｉ６に接続さ
れている。そして、トランジスタＴ２３およびＴ２４の
コレクタは、この増幅器１の反転出力端４および非反転
出力端５を構成している。これら出力端４および５の間
には負荷用回路が設けられている。この負荷用回路は、
エミッタが正電源端子に接続され、コレクタが出力端４
に接続され、ベースがＰＮＰ）ランジスタＴ２８のベー
スに接続されたＰＮＰ）ランジスタＴ２７を有している
。
このトランジスタＴ２Ｂのエミッタは正電源端子に接続
され、コレクタは出力端５に接続されている。また、ト
ランジスタＴ２７およびＴ２Ｏの共通ベースは、出力端
４および５の間に設けられた同値の抵抗Ｒ６およびＲ７
の接続点にダイオードＤ２を介して接続されている。こ
のダイオードＤ２の代わりに、ベースに基準電圧が印加
されたトランジスタを用いるか、あるいは一方の入力端
が抵抗Ｒ６およびＲ７の接続点に接続され他方の入力端
が基準電圧源に接続された演算増幅器を用いることも可
能である。
され、コレクタは出力端５に接続されている。また、ト
ランジスタＴ２７およびＴ２Ｏの共通ベースは、出力端
４および５の間に設けられた同値の抵抗Ｒ６およびＲ７
の接続点にダイオードＤ２を介して接続されている。こ
のダイオードＤ２の代わりに、ベースに基準電圧が印加
されたトランジスタを用いるか、あるいは一方の入力端
が抵抗Ｒ６およびＲ７の接続点に接続され他方の入力端
が基準電圧源に接続された演算増幅器を用いることも可
能である。
上記の増幅器１（第５図〉によれば、トランジスタＴ２
１、Ｔ２２の各ベースすなわち入力端２および３に印加
される平衡入力電圧は差動トランジスタ対Ｔ２１、Ｔ２
２によって平衡電流に変換される一方、差動トランジス
タ対Ｔ２５、Ｔ２６はこのフィルタ回路の相互コンダク
タンスの増加をもたらす。また、差動トランジスタ対Ｔ
２３、Ｔ２４は付加的電流利得を提供し、この利得の値
は差動トランジスタ対Ｔ２３、Ｔ２４と差動トランジス
タ対Ｔ２５、Ｔ２６とのバイアス電流の比を決定する抵
抗Ｒ５の値によって決まる。一方、前記負荷用回路は、
出力端４および５における直流電圧を正確に一定に維持
する。また、トランジスタＴ２７およ？、ＦＴ２Ｂはト
ランジスタＴ２３およびＴ２４のバイアス電流の変動を
補償するので、出力端４および５には信号電流のみが現
れる。さらに、出力端４および５に得られる信号電流は
正確に平衡状態に維持されるから、抵抗Ｒ６およびＲ７
の接続点に信号電圧が現れることはない。従って、この
接続点は、実質的に信号接地点となる。
１、Ｔ２２の各ベースすなわち入力端２および３に印加
される平衡入力電圧は差動トランジスタ対Ｔ２１、Ｔ２
２によって平衡電流に変換される一方、差動トランジス
タ対Ｔ２５、Ｔ２６はこのフィルタ回路の相互コンダク
タンスの増加をもたらす。また、差動トランジスタ対Ｔ
２３、Ｔ２４は付加的電流利得を提供し、この利得の値
は差動トランジスタ対Ｔ２３、Ｔ２４と差動トランジス
タ対Ｔ２５、Ｔ２６とのバイアス電流の比を決定する抵
抗Ｒ５の値によって決まる。一方、前記負荷用回路は、
出力端４および５における直流電圧を正確に一定に維持
する。また、トランジスタＴ２７およ？、ＦＴ２Ｂはト
ランジスタＴ２３およびＴ２４のバイアス電流の変動を
補償するので、出力端４および５には信号電流のみが現
れる。さらに、出力端４および５に得られる信号電流は
正確に平衡状態に維持されるから、抵抗Ｒ６およびＲ７
の接続点に信号電圧が現れることはない。従って、この
接続点は、実質的に信号接地点となる。
第６図は本発明によるフィルタ回路を２個結合してなる
フィルタ回路を示し、この図に於て第１図の各部に対応
する部分には同一の符号を付し、また後段の第２のフィ
ルタ回路の各部の符号にはダッシュを付しである。この
フィルタ回路の増幅器１および１′は第５図に示した増
幅器の負荷用回路と同様の負荷用回路を各々有している
が、それらの負荷用抵抗Ｒ６およびＲ７は各々中間接続
点（タップ）を有している。この場合、第２のフィルタ
回路の信号入力端子６′および７′は第１のフィルタ回
路の上記中間接続点に各々接続されている。全信号電圧
は負荷用抵抗Ｒ６およびＲ７の両端間に現れるが、相互
コンダクタンス回路１０′が過度に駆動されるのを防止
するために、この電圧の一部だけが第２のフィルタ回路
の信号入力端子６′および７′に印加される。ところで
、第２のフィルタ回路の信号人力刃端子は第１のフィル
タ回路の出力端に交差結合するようにしてもよい。
フィルタ回路を示し、この図に於て第１図の各部に対応
する部分には同一の符号を付し、また後段の第２のフィ
ルタ回路の各部の符号にはダッシュを付しである。この
フィルタ回路の増幅器１および１′は第５図に示した増
幅器の負荷用回路と同様の負荷用回路を各々有している
が、それらの負荷用抵抗Ｒ６およびＲ７は各々中間接続
点（タップ）を有している。この場合、第２のフィルタ
回路の信号入力端子６′および７′は第１のフィルタ回
路の上記中間接続点に各々接続されている。全信号電圧
は負荷用抵抗Ｒ６およびＲ７の両端間に現れるが、相互
コンダクタンス回路１０′が過度に駆動されるのを防止
するために、この電圧の一部だけが第２のフィルタ回路
の信号入力端子６′および７′に印加される。ところで
、第２のフィルタ回路の信号人力刃端子は第１のフィル
タ回路の出力端に交差結合するようにしてもよい。
なお、本発明は上述した実施例のみに限定されるもので
はなく、その趣旨を逸脱しない範囲に於て種々変更可能
である。例えば、図示した各実施例においては、増幅器
の入力端には一個の相互コンダクタンス回路のみが接続
されているが、これに代えて、増幅器の入力端に複数の
相互コンダクタンス回路を接続し、各相互コンダクタン
ス回路に平衡入力信号を印加するようにしてもよい。更
に、これらの相互コンダクタンス回路の負荷回路を複合
してもよい。また、１以上の同様に構成されたフィルタ
回路の出力端を増幅器の入力端に直接接続してもよい。
はなく、その趣旨を逸脱しない範囲に於て種々変更可能
である。例えば、図示した各実施例においては、増幅器
の入力端には一個の相互コンダクタンス回路のみが接続
されているが、これに代えて、増幅器の入力端に複数の
相互コンダクタンス回路を接続し、各相互コンダクタン
ス回路に平衡入力信号を印加するようにしてもよい。更
に、これらの相互コンダクタンス回路の負荷回路を複合
してもよい。また、１以上の同様に構成されたフィルタ
回路の出力端を増幅器の入力端に直接接続してもよい。
第１図は、この発明によるフィルタ回路の一実施例の基
本回路図、 第２図は、第１歯のフィルタ回路に用いる相互コンダク
タンス回路の一例の回路図、 第３図は、第１図のフィルタ回路に用いる相互コンダク
タンス回路の他の例の回路図、第４図は、第１図のフィ
ルタ回路に用いる相互コンダクタンス回路の更に他の例
の回路図、第５図は、第１図のフィルタ回路に用いる増
幅器の一例の回路図、 第６図は、この発明によるフィルタ回路を２個接続して
なるフィルタ回路の回路図である。 １・・・平衡増幅器、２・・・非反転入力端、３・・・
反転入力端、４・・・反転出力端、５・・・非反転出力
端、６・・・第１の信号入力端子、７・・・第２の信号
入力端子、１０・・・相互コンダクタンス回路、１１．
１２・・・出力端、ＣＩ、Ｃ２・・・容量素子、■１〜
Ｉ３．’Ｉ５゜Ｉ６・・・電流源、Ｒ１−Ｒ４・・・抵
抗、Ｔ３．Ｔ４・・・第１および第２の電流源用トラン
ジスタ、ＴＩ。 Ｔ２．Ｔ５〜Ｔ８．ＴＩＯ〜Ｔ１３・・・トランジスタ
、ＴＩ５〜Ｔ１Ｂ・・・電界効果トランジスタ。 出願人 エヌ・ベー・フィリップス・ フルーイランペンファブリケン
本回路図、 第２図は、第１歯のフィルタ回路に用いる相互コンダク
タンス回路の一例の回路図、 第３図は、第１図のフィルタ回路に用いる相互コンダク
タンス回路の他の例の回路図、第４図は、第１図のフィ
ルタ回路に用いる相互コンダクタンス回路の更に他の例
の回路図、第５図は、第１図のフィルタ回路に用いる増
幅器の一例の回路図、 第６図は、この発明によるフィルタ回路を２個接続して
なるフィルタ回路の回路図である。 １・・・平衡増幅器、２・・・非反転入力端、３・・・
反転入力端、４・・・反転出力端、５・・・非反転出力
端、６・・・第１の信号入力端子、７・・・第２の信号
入力端子、１０・・・相互コンダクタンス回路、１１．
１２・・・出力端、ＣＩ、Ｃ２・・・容量素子、■１〜
Ｉ３．’Ｉ５゜Ｉ６・・・電流源、Ｒ１−Ｒ４・・・抵
抗、Ｔ３．Ｔ４・・・第１および第２の電流源用トラン
ジスタ、ＴＩ。 Ｔ２．Ｔ５〜Ｔ８．ＴＩＯ〜Ｔ１３・・・トランジスタ
、ＴＩ５〜Ｔ１Ｂ・・・電界効果トランジスタ。 出願人 エヌ・ベー・フィリップス・ フルーイランペンファブリケン
Claims (8)
- （１）反転入力端、非反転入力端、反転出力端および非
反転出力端を有する平衡増幅器と、 第１および第２の信号入力端子と、 第１の容量素子を有し、前記非反転出力端と前記反転入
力端との間に介挿された第１の帰還回路と、 前記第１の容量素子に略等しい第２の容量素子を有し、
前記反転出力端と前記非反転入力端との間に介挿された
第２の帰還回路と、を具備してなるフィルタ回路におい
て、 前記第１および第２の信号入力端子に各々接続された２
個の入力端と、前記平衡増幅器の反転および非反転入力
端に各々接続された２個の出力端とを有する可変相互コ
ンダクタンス構成の相互コンダクタンス回路を含む入力
回路を更に設けたことを特徴とするフィルタ回路。 - （２）前記入力回路が前記相互コンダクタンス回路の前
記両出力端の間に介挿された負荷回路を更に有し、この
負荷回路が、 前記相互コンダクタンス回路の前記両出力端の間に直列
に介挿された２個の抵抗と、 各コレクタが前記相互コンダクタンス回路の前記各出力
端に各々接続され、各ベースが前記２個の抵抗の接続点
の信号に基づいて駆動される第１および第２の電流源用
トランジスタと、 を具備していることを特徴とする特許請求の範囲第１項
に記載のフィルタ回路。 - （３）前記相互コンダクタンス回路が、 各ベースが前記第１および第２の信号入力端子に各々接
続され、各コレクタが当該相互コンダクタンス回路の前
記出力端に各々接続され、かつ各エミッタが共通接続さ
れた２個のトランジスタと、 これらトランジスタの共通エミッタに接続された可変型
の電流源と、 を含む差動増幅器を具備していることを特徴とする特許
請求の範囲第１項または第２項に記載のフィルタ回路。 - （４）前記相互コンダクタンス回路が更に、前記差動増
幅器の前記２個のトランジスタ の両ベース間に介挿された分圧回路と、 各ベースが前記分圧回路の分圧出力点に接続され、各エ
ミッタが前記電流源に共通接続され、かつ各コレクタが
当該相互コンダクタンス回路の前記２個の出力端に各々
接続された２個のトランジスタと、 を具備していることを特徴とする特許請求の範囲第３項
に記載のフィルタ回路。 - （５）前記相互コンダクタンス回路が略同一構成の第１
および第２の差動増幅器を具備すると共に、これら差動
増幅器の各々が、互いのエミッタ面積が異なる２個のト
ランジスタと、これらトランジスタのエミッタに共通接
続された可変電流源とを有し、前記第１の差動増幅器の
２個のトランジスタのうちの一方のトランジスタと前記
第２の差動増幅器の２個のトランジスタのうちの上記一
方のトランジスタに対してエミッタ面積が異なるトラン
ジスタとの各ベースを前記両信号入力端子の一方に接続
すると共に各コレクタを当該相互コンダクタンス回路の
両出力端の一方に接続し、かつ前記第１の差動増幅器の
他方のトランジスタと前記第２の差動増幅器の上記他方
のトランジスタに対してエミッタ面積が異なるトランジ
スタとの各ベースを前記両信号入力端子の他方に接続す
ると共に各コレクタを当該相互コンダクタンス回路の両
出力端の他方に接続したことを特徴とする特許請求の範
囲第１項または第２項に記載のフィルタ回路。 - （６）前記相互コンダクタンス回路が、 各ゲートが前記第１および第２の信号入力端子に各々接
続され、各ソースが第１の電流源に共通接続され、かつ
各ドレインが当該相互コンダクタンス回路の前記２個の
出力端に各々接続された第１および第２の電界効果トラ
ンジスタを有する第１の差動増幅器と、 各ゲートが前記第１および第２の信号入力端子に各々接
続され、各ソースが第２の電流源に共通接続され、かつ
各ドレインが前記第１および第２の電界効果トランジス
タのドレインに交差接続された第３および第４の電界効
果トランジスタを有する第２の差動増幅器と、 を具備することを特徴とする特許請求の範囲第１項また
は第２項に記載のフィルタ回路。 - （７）前記平衡増幅器が、 差動トランジスタ対を構成するよう結合され、ベースが
前記非反転入力端および反転入力端に印加される信号に
応じて各々駆動され、かつコレクタが前記反転出力端お
よび非反転出力端に各々接続された２個のトランジスタ
と、 前記非反転出力端と反転出力端との間に直列に介挿され
た略同一抵抗値の２個の負荷用抵抗を有する一方、コレ
クタが前記非反転出力端および反転出力端に各々接続さ
れかつベースが共通接続されると共に前記両負荷用抵抗
の接続点の信号に基づいて駆動される第３および第４の
電流源用トランジスタを有する負荷用回路と、 を具備してなることを特徴とする特許請求の範囲第１項
ないし第６項のいずれかに記載のフィルタ回路。 - （８）前記２個の負荷用抵抗が各々中間接続点を有し、
これら中間接続点を前記フィルタ回路に構成が略等しい
他のフィルタ回路の第１および第２の信号入力端子に各
々接続することを特徴とする特許請求の範囲第７項に記
載のフィルタ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8602894A NL8602894A (nl) | 1986-11-14 | 1986-11-14 | Filterschakeling. |
| NL8602894 | 1986-11-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63136708A true JPS63136708A (ja) | 1988-06-08 |
| JPH0714135B2 JPH0714135B2 (ja) | 1995-02-15 |
Family
ID=19848839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62280852A Expired - Lifetime JPH0714135B2 (ja) | 1986-11-14 | 1987-11-06 | フィルタ回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4780690A (ja) |
| EP (1) | EP0270156B1 (ja) |
| JP (1) | JPH0714135B2 (ja) |
| KR (1) | KR960016901B1 (ja) |
| DE (1) | DE3776631D1 (ja) |
| HK (1) | HK120793A (ja) |
| NL (1) | NL8602894A (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0345880B1 (en) * | 1988-06-08 | 1995-04-12 | Koninklijke Philips Electronics N.V. | Balanced integrator-filter arrangement |
| EP0352009B1 (en) * | 1988-07-18 | 1994-11-17 | Sony Corporation | Amplifier circuit |
| US5081423A (en) * | 1988-07-28 | 1992-01-14 | Kabushiki Kaisha Toshiba | Integrator and active filter including integrator with simple phase compensation |
| US5063356A (en) * | 1989-09-29 | 1991-11-05 | U.S. Philips Corporation | Balanced filter circuit having a controllable balanced current multiplier |
| US5345190A (en) * | 1993-08-02 | 1994-09-06 | Motorola, Inc. | Modular low voltage filter with common mode feedback |
| CA2224261A1 (en) * | 1997-12-09 | 1999-06-09 | Philsar Electronics Inc. | Low phase noise, high q, high gain amplifier in an integrated circuit |
| DE19837574A1 (de) | 1998-08-19 | 2000-02-24 | Philips Corp Intellectual Pty | Aktive elektronische Filterschaltung |
| DE19916569C2 (de) * | 1999-04-13 | 2002-03-21 | Infineon Technologies Ag | Mit einer oder mehreren Verstärkerschaltungen chipintegrierte Stromspiegel-Spannungsreferenzschaltung zur Arbeitspunkteinstellung |
| EP1093221A1 (en) * | 1999-07-19 | 2001-04-18 | Interuniversitair Micro-Elektronica Centrum Vzw | A compact differential transconductance amplifier and a method of operation thereof |
| US6526113B1 (en) * | 1999-08-11 | 2003-02-25 | Broadcom Corporation | GM cell based control loops |
| JP2002111412A (ja) * | 2000-09-29 | 2002-04-12 | Toshiba Corp | 増幅回路 |
| JP4098701B2 (ja) * | 2002-12-27 | 2008-06-11 | 株式会社東芝 | 可変時定数回路及びこれを用いたフィルタ回路 |
| US6914484B2 (en) * | 2003-05-09 | 2005-07-05 | Qualcomm, Incorporated | Wideband constant-gain voltage amplifier |
| US7230476B1 (en) * | 2005-01-18 | 2007-06-12 | Inphi Corporation | Bipolar high impedance element |
| US10199999B1 (en) * | 2017-11-09 | 2019-02-05 | Texas Instruments Incorporated | Transconductor systems |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1142824A (en) * | 1967-06-21 | 1969-02-12 | Mullard Ltd | Amplifier circuits |
| US4509019A (en) * | 1983-01-27 | 1985-04-02 | At&T Bell Laboratories | Tunable active filter |
-
1986
- 1986-11-14 NL NL8602894A patent/NL8602894A/nl not_active Application Discontinuation
-
1987
- 1987-03-31 US US07/033,139 patent/US4780690A/en not_active Expired - Lifetime
- 1987-11-05 DE DE8787202137T patent/DE3776631D1/de not_active Expired - Lifetime
- 1987-11-05 EP EP87202137A patent/EP0270156B1/en not_active Expired - Lifetime
- 1987-11-06 JP JP62280852A patent/JPH0714135B2/ja not_active Expired - Lifetime
- 1987-11-13 KR KR1019870012782A patent/KR960016901B1/ko not_active IP Right Cessation
-
1993
- 1993-11-04 HK HK1207/93A patent/HK120793A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR880006843A (ko) | 1988-07-25 |
| DE3776631D1 (de) | 1992-03-19 |
| KR960016901B1 (ko) | 1996-12-26 |
| EP0270156B1 (en) | 1992-02-05 |
| HK120793A (en) | 1993-11-12 |
| JPH0714135B2 (ja) | 1995-02-15 |
| NL8602894A (nl) | 1988-06-01 |
| US4780690A (en) | 1988-10-25 |
| EP0270156A1 (en) | 1988-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5394112A (en) | Differential transconductor with reduced temperature dependence | |
| JPS63136708A (ja) | フィルタ回路 | |
| JPH0834393B2 (ja) | トランスコンダクタンス増幅器 | |
| KR920001828A (ko) | 적분 회로 | |
| JP3007431B2 (ja) | Ｃｍｏｓ技法における平衡マイクロホーンの前置増幅器 | |
| US5485074A (en) | High ratio current mirror with enhanced power supply rejection ratio | |
| JPS6039220A (ja) | 電流安定化回路 | |
| KR950005172B1 (ko) | 3-단자 연산증폭기 | |
| JP2783776B2 (ja) | オペレーショナル・トランスコンダクタンス増幅器 | |
| US4779057A (en) | Cascode amplifier with nonlinearity correction and improve transient response | |
| JPH0514119A (ja) | 積分回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US4757275A (en) | Wideband closed loop amplifier | |
| JPS6184913A (ja) | 高域通過回路装置 | |
| JPH0346581Y2 (ja) | ||
| JPH0479166B2 (ja) | ||
| US6891437B2 (en) | Current amplifier structure | |
| JPS6132842B2 (ja) | ||
| US5334949A (en) | Differential amplifiers | |
| JPH0527282B2 (ja) | ||
| GB2214375A (en) | Amplifier circuit arrangement | |
| US4084129A (en) | Voltage controlled variable gain circuit | |
| JPS6133707Y2 (ja) | ||
| JP2901248B2 (ja) | 可変リアクタンス回路 | |
| JPS61140210A (ja) | 信号処理回路 |