JP2783776B2 - オペレーショナル・トランスコンダクタンス増幅器 - Google Patents
オペレーショナル・トランスコンダクタンス増幅器Info
- Publication number
- JP2783776B2 JP2783776B2 JP7354214A JP35421495A JP2783776B2 JP 2783776 B2 JP2783776 B2 JP 2783776B2 JP 7354214 A JP7354214 A JP 7354214A JP 35421495 A JP35421495 A JP 35421495A JP 2783776 B2 JP2783776 B2 JP 2783776B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- input
- reference voltage
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Description
するオペレーショナル・トランスコンダクタンス増幅器
に関する。
の基礎たる韓国特許出願第1994−38474号(1
994年12月29日出願)の明細書の記載に基づくも
のであって、当該韓国特許出願の番号を参照することに
よって当該韓国特許出願の明細書の記載内容が本明細書
の一部分を構成するものとする。
(Current-mode operation) は、高速動作のアナログ信
号処理において広く用いられている技術であり、この技
術は、特に、高速通信用ICにおいて有用な技術となっ
ている。このような電流モード・オペレーションでは、
入力電圧を電流に変換させるオペレーショナル・トラン
スコンダクタンス増幅器(OTA;Operational Transc
onductance Amplifier)が必須の構成要素になってい
る。
分器を示す。ここで、回路の入出力伝達関数は次のよう
に表される。
・オペレーションを用いて、フィルタを構成したり、ア
ナログ信号処理システムをインプリメントするのに基本
的に用いられる。
そのシステムの性能を決定する重要な要素である。すな
わち、OTAの全ての機能、例えば、動作周波数と、線
形性と、入力信号レンジのような機能は、回路全体の性
能を決定する。このことに関連して、OTAの全機能を
改良する提案が行われている。
or) を用いた従来のOTAを示す。このOTAはOTA
の入力回路として差動対を有し、この差動対はエミッタ
を互いに接続した2つのBJT Q1 ,Q2 と、電流源
IB を有する。この差動対は、BJTに代えてCMOS
FETを用いることができる。CMOS FETはソ
ースを互いに接続することになる。
を広くするため、図6に示すように、差動対のエミッタ
側に抵抗RE を挿入することができる。
T工程においても、BJT工程と同様に、差動対を用い
るのが一般的な技術である。CMOS FET工程で
は、BJT工程における差動対よりも、入力信号レンジ
が広く、容易に調整可能であるが、入力信号レンジが制
限されるという問題点があった。
が大きく、入力信号レンジが広いOTAを具現するた
め、研究が緩みなく行われている。
は、次の通りである。
FETの使用領域によって大きく2つのタイプに分け
ることができる。
の飽和領域で用いて具現したものである。この場合、入
出力電圧−電流関係式が2次式であるものを主に利用し
ている。
の線形特性を示す線形領域(linearregion) の特性を利
用して具現したものである。
領域を用いた従来のOTAを示す。図7ないし図9にお
いて、M11ないしM14はMOS FETであり、IB ,
IB1,IB2は電流源である。
である。入出力伝達関数は次のように表される。
ンスコンダクタンスである。
電圧とコンダクタンスで表されるが、入力信号が大きく
なると、出力信号の線形性が減少する。
る2次関数特性を利用した例である。図8に示すよう
に、OTAは2つのMOS FETと、2つの電圧源が
用いられている。このような構造を有する代表的な回路
がAB級の入力回路である。ここで、OTAは次のよう
な入出力伝達関数を有する。
例である。このように構成すると、1つの差動対が有す
る非線形性が除去され、線形性が増大される。このよう
に非線形性を除去するには、各差動対の有する素子のサ
イズと、流れる電流は、次の関係式を満足しなければな
らない。
特性を有するMOS FETの線形領域における特性を
利用する方法がある。OTAの2つの例を図10および
図11に示す。
22は、それぞれ、電流源IB に接続してあり、飽和領域
で動作して入力信号をバッファリングし、バッファリン
グされた信号をソースに送る。
形領域で動作して、抵抗として活動し、2つのMOS
FETM23,M24が相補的に作用して線形性を増大させ
る。
M26,M27,M28は、MOS FETM27,M28が電流
源IB に接続してあり、図10に示すOTAと同様に動
作し、線形の入出力伝達関数を有する。
線形性を保障するため、入力される信号のレンジが制限
される。入力信号レンジが制限されるので、回路全体の
信号の大きさが減少し、信号の入出力レンジが狭くな
り、さらに、信号対雑音比(S/N 比)が低下するという
問題点があった。
決し、演算増幅器とMOS FETを用いて、入出力電
圧−電流関係が線形であり、入力電圧レンジが大きく、
線形性に優れたOTAを提供することにある。
ル・トランスコンダクタンス増輻器は、第1および第2
電流源を形成するカレントミラー回路と、基準電圧を出
力する基準電圧出力端子と、第1トランジスタ(M8
0)と、第2トランジスタ(M79)とを有する基準電
圧発生手段であって、前記第1トランジスタの一方の端
子とゲート端子を前記カレントミラー回路の第1電流源
に接続させ、前記第1トランジスタの他方の端子を前記
基準電圧出力端子に接続させ、前記第2トランジスタの
一方の端子を前記基準電圧出力端子に接続させ、前記第
2トランジスタのゲート端子を前記第1トランジスタの
ゲート端子に接続させ、前記第2トランジスタの他方の
端子を前記第2電流源に接続させ、前記第2トランジス
タが線形領域で動作する基準電圧発生手段と、第3トラ
ンジスタ(M71)であって、そのゲート端子に第1電
圧入力信号を印加させ、その一方の端子を前記第2トラ
ンジスタ(M79)の他方の端子に接続させ、前記第1
電圧入力信号を第1電流信号に変換する第3トランジス
タ(M71)と、第4トランジスタ(M72)であっ
て、その一方の端子を前記第3トランジスタの他方の端
子に接続させ、その他方の端子に前記第1電流信号を印
加させた第4トランジスタ(M72)と、第5トランジ
スタ(M73)であって、そのゲート端子に第2電圧入
力信号を印加させ、その一方の端子を前記第2トランジ
スタ(M79)の他方の端子に接続させ、前記第2電圧
入力信号を第2電流信号に変換する第5トランジスタ
(M73)と、第6トランジスタ(M74)であって、
その一方の端子を前記第5トランジスタの他方の端子に
接続させ、その他方の端子に前記第2電流信号を印加さ
せた第6トランジスタ(M74)と、第1演算増幅手段
であって、その反転入力端子を前記第3トランジスタの
他方の端子に接続させ、その非反転入力端子を前記基準
電圧出力端子に接続させ、該第1演算増幅手段の出力端
子を前記第4トランジスタのゲート端子に接続させた第
1演算増幅手段と、第2演算増幅手段であって、その反
転入力端子を前記第5トランジスタの他方の端子に接続
させ、その非反転入力端子を前記基準電圧出力端子に接
続させ、該第2演算増幅手段の出力端子を前記第6トラ
ンジスタのゲート端子に接続させた第2演算増幅手段と
を備え、前記第3および第5トランジスタの各一方の端
子と他方の端子の間の電圧を、前記第2トランジスタの
一方端子と他方の端子の間の電圧と同一に維持し、前記
第3および第5トランジスタを線形領域で動作させるこ
とを特徴とする。
の実施の形態を詳細に説明する。
は第1および第2MOS FETM1 ,M2 と、演算増
幅器51を有する。第1MOS FETM1 のドレイン
と第2MOS FETM2 のソースを接続し、第1MO
S FETM1 のソースをグランドに接続し、そのゲー
トにはOTAの入力電圧が印加されており、第2MOS
FETM2 のドレインを電源に接続してある。演算増
幅器51は、その反転入力端子と第1、第2MOS F
ETM1 ,M2 の節点とが接続してあり、非反転入力端
子が基準電圧源に接続してあり、出力端子が第2MOS
FETM2 のゲートに接続してある。
電流との関係が線形の線形領域で動作し、入力信号を出
力電流に変換するトランスコンダクタとして活動する。
第2MOS FETM2 は飽和領域で動作し、演算増幅
器51と協働して、負帰還ループを形成している。この
負帰還ループにより、第2MOS FETM2 は第1M
OS FETM1 を介して電流を流す。ここで、第1M
OS FETM1 のドレイン電圧は、演算増幅器の非反
転入力端子+の基準電圧Vref と同一である。
ように表される。
力電圧に関係なく常に一定である場合は、出力電流は入
力電圧に対し1次式で表さる。その結果、入出力関係は
線形になる。
実現されている。MOS FETM3 のソースとMOS
FETM4 のドレインが接続してあり、MOS FE
TM3 のドレインが電流源IB に接続してあり、そのド
レインとゲートが接続してあり、MOS FETM3 ,
M4 のゲートどうしが接続してあり、MOS FETM
4 のソースがグランドに接続してある。MOS FET
M3 ,M4 の節点から基準電圧Vref が出力される。
で動作し、MOS FETM4 は線形領域で動作するの
で、各関係式は次のようになる。
3 ,M4 のチャンネル幅であり、Lはチャンネルの長さ
である。2つのMOS FETM3 ,M4 のチャンネル
の長さは同一と仮定する。Kp はMOS FETM3 ,
M4 のトランスコンダクタンス・パラメータである。
圧は、次のようになる。
される。
た、本発明に係るOTAの全体構成を示す。図3におい
て、参照符号M71ないしM88はMOS FET、55は
基準電圧源、52,53は演算増幅器、56はカレント
ミラー回路である。
53と、1つの基準電圧源55を含む。
TM71,M73は入力電圧を電流に変換し、線形領域で動
作する。MOS FETM72,M74は、入力MOS F
ETM71,M73とそれぞれカスコード接続してあり、電
流に変換された信号を各トランジスタの出力に伝える。
FETM75,M76を含み、この差動対は第1入力信号
に対して動作する。演算増幅器53は差動対を形成する
MOS FETM77,M78を含み、第2入力信号に対し
て動作する。基準電圧源55はトランジスタM79,M80
を含み、基準電圧を演算増幅器52,53に供給する。
基準電圧は、MOS FETM79,M80のサイズと流れ
る電流により決定される。入力トランジスタM71,M73
のドレイン−ソース間電圧は、基準電圧源55からの基
準電圧により決定される。
ETM71,M73のサイズとドレイン−ソース間電圧によ
り決定される。入力MOS FETM71,M73のドレイ
ン−ソース間電圧は次のように表される。
に流れる電流は次のように表される。
M73のサイズは同一であり、ドレイン−ソース間電圧が
同一であると仮定した場合、その回路の出力電流は次の
ように表される。
コンダクタンスは、極めて線形な電流関係を有する。こ
こで、そのコンダクタンスはVDS1 に従って調節可能で
ある。
FETM71,M73の線形領域での動作範囲により規定さ
れる。その結果、入力電圧レンジは入力MOS FET
のゲート−ソース間電圧により決定され、入力電圧のピ
ーク・ツー・ピークのレンジは次のように表される。
号レンジは、本回路の入力信号レンジより約1/2ほど
小さくなる。
上記のように構成したので、OTAは、入出力電圧−電
流関係が線形であるのみならず、入力電圧レンジが広く
なり、良好な線形特性を有することができる。
路図である。
である。
す図である。
ある。
回路図である。
TAを示す回路図である。
TAを示す回路図である。
TAを示す回路図である。
回路図である。
回路図である。
Claims (1)
- 【請求項1】 第1および第2電流源を形成するカレン
トミラー回路と、 基準電圧を出力する基準電圧出力端子と、第1トランジ
スタ(M80)と、第2トランジスタ(M79)とを有
する基準電圧発生手段であって、前記第1トランジスタ
の一方の端子とゲート端子を前記カレントミラー回路の
第1電流源に接続させ、前記第1トランジスタの他方の
端子を前記基準電圧出力端子に接続させ、前記第2トラ
ンジスタの一方の端子を前記基準電圧出力端子に接続さ
せ、前記第2トランジスタのゲート端子を前記第1トラ
ンジスタのゲート端子に接続させ、前記第2トランジス
タの他方の端子を前記第2電流源に接続させ、前記第2
トランジスタが線形領域で動作する基準電圧発生手段
と、 第3トランジスタ(M71)であって、そのゲート端子
に第1電圧入力信号を印加させ、その一方の端子を前記
第2トランジスタ(M79)の他方の端子に接続させ、
前記第1電圧入力信号を第1電流信号に変換する第3ト
ランジスタ(M71)と、 第4トランジスタ(M72)であって、その一方の端子
を前記第3トランジスタの他方の端子に接続させ、その
他方の端子に前記第1電流信号を印加させた第4トラン
ジスタ(M72)と、 第5トランジスタ(M73)であって、そのゲート端子
に第2電圧入力信号を印加させ、その一方の端子を前記
第2トランジスタ(M79)の他方の端子に接続させ、
前記第2電圧入力信号を第2電流信号に変換する第5ト
ランジスタ(M73)と、 第6トランジスタ(M74)であって、その一方の端子
を前記第5トランジスタの他方の端子に接続させ、その
他方の端子に前記第2電流信号を印加させた第6トラン
ジスタ(M74)と、 第1演算増幅手段であって、その反転入力端子を前記第
3トランジスタの他方の端子に接続させ、その非反転入
力端子を前記基準電圧出力端子に接続させ、該第1演算
増幅手段の出力端子を前記第4トランジスタのゲート端
子に接続させた第1演算増幅手段と、 第2演算増幅手段であって、その反転入力端子を前記第
5トランジスタの他方の端子に接続させ、その非反転入
力端子を前記基準電圧出力端子に接続させ、該第2演算
増幅手段の出力端子を前記第6トランジスタのゲート端
子に接続させた第2演算増幅手段とを備え、 前記第3および第5トランジスタの各一方の端子と他方
の端子の間の電圧を、前記第2トランジスタの一方端子
と他方の端子の間の電圧と同一に維持し、前記第3およ
び第5トランジスタを線形領域で動作させることを特徴
とするオペレーショナル・トランスコンダクタンス増輻
器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940038474A KR960027254A (ko) | 1994-12-29 | 1994-12-29 | 선형성이 양호한 오퍼레이션널 트랜스콘덕턴스 증폭기 |
KR1994-38474 | 1994-12-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08242130A JPH08242130A (ja) | 1996-09-17 |
JP2783776B2 true JP2783776B2 (ja) | 1998-08-06 |
Family
ID=19404700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7354214A Expired - Lifetime JP2783776B2 (ja) | 1994-12-29 | 1995-12-29 | オペレーショナル・トランスコンダクタンス増幅器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5703534A (ja) |
JP (1) | JP2783776B2 (ja) |
KR (1) | KR960027254A (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10150333A (ja) * | 1996-11-18 | 1998-06-02 | Toshiba Corp | 電圧変換回路及び差動差分増幅器 |
JP2002232239A (ja) * | 2001-02-01 | 2002-08-16 | Akita Kaihatsu Center Ard:Kk | 演算増幅器 |
JP2003110373A (ja) * | 2001-09-28 | 2003-04-11 | Seiko Instruments Inc | 増幅回路 |
WO2004107078A1 (ja) * | 2003-05-14 | 2004-12-09 | Semiconductor Energy Laboratory Co., Ltd. | 半導体装置 |
JP2006166076A (ja) * | 2004-12-08 | 2006-06-22 | Fuji Electric Holdings Co Ltd | 演算増幅回路および積分器 |
US7768349B2 (en) * | 2006-08-21 | 2010-08-03 | Asahi Kasei Emd Corporation | Transconductance amplifier |
WO2008026528A1 (fr) * | 2006-08-28 | 2008-03-06 | Asahi Kasei Emd Corporation | Amplificateur à transconductance |
JP4937366B2 (ja) * | 2010-03-05 | 2012-05-23 | 株式会社東芝 | 増幅器、及び通信装置 |
JP6886355B2 (ja) * | 2017-06-22 | 2021-06-16 | ローム株式会社 | オペアンプ及びそれを用いたdc/dcコンバータ |
CN112448678A (zh) * | 2019-08-30 | 2021-03-05 | 深圳市中兴微电子技术有限公司 | 补偿电路及芯片、方法、装置、存储介质、电子装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4583037A (en) * | 1984-08-23 | 1986-04-15 | At&T Bell Laboratories | High swing CMOS cascode current mirror |
JPH01311609A (ja) * | 1988-06-09 | 1989-12-15 | Nippon Mining Co Ltd | GaAs電界効果トランジスタを用いたアナログ回路 |
NL9000326A (nl) * | 1989-05-08 | 1990-12-03 | Philips Nv | Versterkerschakeling. |
JPH04127603A (ja) * | 1990-09-18 | 1992-04-28 | Sony Corp | カスコード型差動増幅回路 |
JP3053020U (ja) * | 1998-04-07 | 1998-10-13 | 日本ベルボン精機工業株式会社 | 三脚安定用バッグ |
-
1994
- 1994-12-29 KR KR1019940038474A patent/KR960027254A/ko not_active Application Discontinuation
-
1995
- 1995-12-28 US US08/579,952 patent/US5703534A/en not_active Expired - Lifetime
- 1995-12-29 JP JP7354214A patent/JP2783776B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5703534A (en) | 1997-12-30 |
JPH08242130A (ja) | 1996-09-17 |
KR960027254A (ko) | 1996-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2759128B2 (ja) | 広帯域増幅器 | |
JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
JP2783776B2 (ja) | オペレーショナル・トランスコンダクタンス増幅器 | |
JP3534375B2 (ja) | 差動回路を含む電子回路 | |
JPS63136708A (ja) | フィルタ回路 | |
US4074205A (en) | Input stage for fast-slewing amplifier | |
JP2622321B2 (ja) | 高周波数クロス接合折返しカスコード回路 | |
US4757275A (en) | Wideband closed loop amplifier | |
JPH08330861A (ja) | 低電圧オペレーショナルトランスコンダクタンスアンプ | |
US4075575A (en) | Input stage for fast-slewing amplifier | |
US6710655B2 (en) | Bipolar emitter couple pair transconductor for high speed operational amplifiers | |
JPH0630419B2 (ja) | 広帯域差動増幅器 | |
JPH04219004A (ja) | バッファ及び利得1を与える方法 | |
JPS6132842B2 (ja) | ||
US6693487B2 (en) | Signal processing circuit for floating signal sources using positive feedback | |
JPH04369105A (ja) | 増幅器 | |
JPH051646B2 (ja) | ||
JP2002057534A (ja) | 増幅回路 | |
JPH03154508A (ja) | 増幅器回路 | |
JPH0630425B2 (ja) | 広帯域可変利得増幅回路 | |
US6605994B2 (en) | Stabilized high band width differential emitter follower amplifier | |
JP2603962Y2 (ja) | アナログ・ローパス・フィルタ | |
JPH07112136B2 (ja) | 差動入力差動出力型増幅器 | |
JPS5918725Y2 (ja) | 可変抵抗器 | |
JPH066612Y2 (ja) | 可変利得回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090522 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100522 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100522 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110522 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130522 Year of fee payment: 15 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |