JPS5918725Y2

JPS5918725Y2 - 可変抵抗器

Info

Publication number: JPS5918725Y2
Application number: JP12172676U
Authority: JP
Inventors: 欣士河本
Original assignee: 松下電器産業株式会社
Priority date: 1976-09-08
Filing date: 1976-09-08
Publication date: 1984-05-30
Also published as: JPS5338973U

Description

【考案の詳細な説明】本考案は電界効果トランジスタを利用した可変抵抗器に
関し、特に大振幅の信号が扱えるようにしたものである
。

従来より、１個の電界効果トランジスタを、そのゲート
に制御電圧を印加することにより可変抵抗器として用い
ることが知られている。

また、そのような可変抵抗器において、抵抗特性の歪を
減少するために、電界効果トランジスタのドレイン・ソ
ース間電圧の半分をゲートに印加することも知られてい
る。

しかしながら、この種の可変抵抗器では、せいぜい１０
０ｍＶｒｍｓ以下（通常５０ｍＶｒｍｓ以下）の信号
しか扱えないという欠点がある。

本考案はこのような問題点に鑑み、複数の電界効果トラ
ンジスタを用いて大振幅の信号が扱えるようにするとと
もに、各電界効果トランジスタの歪の低減を図ることに
より、全体の抵抗特性を線型化するようにした可変抵抗
器を提供するものである。

以下、本考案の一実施例について第１図とともに説明す
る。

第１図において、１，２は入出力端子、３は制御端子、
４，５は加算器、０１〜Ｑ４は入出力端子１，２間に、
互に隣接するソースとドレインとを順次接続した状態で
直列に接続されみ電界効果トランジスタ（以下ＦＥＴと
呼ぶ）、Ｒ２，Ｒ３゜Ｒ４は各ＦＥＴＱ１〜Ｑ４のゲー
ト間に接続された互に抵抗値の等しい第１の抵抗素子、
Ｒ１，Ｒ５はＦＥＴＱｌ、Ｑ４のゲートに接続された第
２の抵抗素子であり、この第２の抵抗素子の抵抗値は、
第１の抵抗素子Ｒ２〜Ｒ３の抵抗値の約半分に設定され
ている。

なお、各ＦＥＴＱ１〜Ｑ４の静特性は揃っているものと
する。

また、各ＦＥＴＱ１〜Ｑ４のサブストレートは一括して
ｖ５ＵＢに接続すればよい。

このように構成すれば、制御端子３から供給される制御
電圧Ｖｃを各ＦＥＴＱ１〜Ｑ４のゲートに印加すること
により、入出力端子１，２間の抵抗値を変化させること
ができ、可変抵抗器として用いることができる。

そして、複数のＦＥＴ０１〜Ｑ４を用いているから、入
出力端子１，２間に印加する電圧を大きくしても、１つ
のＦＥＴのドレイン・ソース間にかかる電圧は小さくて
済み、したがって大振幅の信号を扱うことができる。

しかも、このように、第１、第２の抵抗素子の値を２対
１に設定し、制御電圧Ｖｃと入力端子１における電位Ｖ
Ｄとを加算器４で加え合わせて入力端子側の第２の抵抗
素子Ｒ１に供給し、制御電圧■ｏと出力端子２における
電位Ｖｓとを加算器５で加え合わせて出力端子側の第２
の抵抗素子Ｒ５に供給するように構成すれば各ＦＥＴＱ
１〜Ｑ４のゲートに対しそれぞれ上記制御電圧Ｖｃと各
々のＦＥＴのドレイン・ソース間電圧の半分の電圧とが
重畳されて印加されるため、各ＦＥＴＱ１〜Ｑ４で発生
する歪は減少する。

したがって、入出力端子１，２開会体の抵抗の歪も少な
くなり、全体の抵抗特性の線型化を図ることができる。

なお、加算器４，５は演算増幅器などを用いて構成する
ことができる。

また、第２図に示すように、接合形ＦＥＴのゲートにゲ
ートのｐ−ｎジャンクションと逆方向のダイオードＤを
直列に接続し、その他端を新たにゲート端子Ｇとしたも
のを第１図のＭＯ８形ＦＥＴの代りに用いてもよい。

また、第１図におけるＦＥＴＱ工〜Ｑ４、第１、第２の
抵抗素子Ｒ１〜Ｒ５、加算器４，５を半導体基板上に集
積化すれば、ＦＥＴ０１〜Ｑ４の静特性を揃えることが
できるから好都合である。

また、たとえば４チヤンネルステレオの音量調整器のよ
うに、複数系統の可変抵抗器の特性を揃えたい場合には
、第１図の可変抵抗器を複数個、半導体基板上に集積化
すればよい。

さらに、複数個設けた可変抵抗器のうち１つを基準用と
して帰還ループ内に挿入し、残りを信号処理用として使
用すれば、制御特性、温度特性の改善を図ることができ
るが、その具体的な構成は同一出願人の出願に係る特願
昭５１−６６７７９号並びに特願昭５１−５８６０６号
に記載したものを用いればよく、また、この考案の本質
とは直接関係ないから、ここでは省略する。

また、出力端子２を接地したときは加算器５を省略して
制御端子３を直接第２の抵抗素子Ｒ５に接続すればよい
。

以上のように、本考案は複数の電界効果トランジスタの
直列回路を可変抵抗器として用いるようにしたものであ
るから、大振幅の信号を扱うことができ、しかも第１、
第２の抵抗素子の抵抗値の比を２：１に設定することに
より、各電界効果トランジスタのゲートに対して、制御
電圧と、各々の電界効果トランジスタのドレイン・ソー
ス間電圧の半分の電圧とを重畳した電圧をそれぞれ印加
することができ、その結果、各電界効果トランジスタの
歪を少なくして全体の抵抗特性の線型化を図ることがで
きる実用価値の大なるものである。

【図面の簡単な説明】

第１図は本考案の一実施例を示す回路図、第２図は他の
実施例に用いる電界効果トランジスタを示す回路図であ
る。

Claims

【実用新案登録請求の範囲】

（１）入出力端子間に互に隣接するソースとドレインを
順次接続して直列に接続した複数の電界効果トランジス
タと、上記各電界効果トランジスタのゲート間に接続さ
れた互に抵抗値の等しい第１の抵抗素子と、上記複数の
電界効果トランジスタのうち最も端にある電界効果トラ
ンジスタのゲートにそれぞれ接続された上記第１の抵抗
素子の約半分の抵抗値をもつ第２の抵抗素子とを備え、
上記第２の抵抗素子を介して上記各電界効果トランジス
タのゲートに制御電圧を印加し、この制御電圧に応じて
上記入出力端子間の抵抗値を変化するように構成すると
ともに、上記入力端子および上記出力端子の電位をそれ
ぞれ上記入力端子側および出力端子側に接続された第２
の抵抗素子を介して上記各電界効果トランジスタのゲー
トに印加することにより、上記入出力端子間の抵抗特性
を線型化したことを特徴とする可変抵抗器。
（２）実用新案登録請求の範囲第１項の記載において、
複数の電界効果トランジスタと、第１、第２の抵抗素子
とを半導体基板上に集積化したことを特徴とする可変抵
抗器。
（３）実用新案登録請求の範囲第１項の記載において、
複数の電界効果トランジスタと第１、第２の抵抗素子と
の組合せを複数個設け、これらを半導体基板上に集積化
したことを特徴とする可変抵抗器。