JPH032988Y2 - - Google Patents

Info

Publication number
JPH032988Y2
JPH032988Y2 JP3164283U JP3164283U JPH032988Y2 JP H032988 Y2 JPH032988 Y2 JP H032988Y2 JP 3164283 U JP3164283 U JP 3164283U JP 3164283 U JP3164283 U JP 3164283U JP H032988 Y2 JPH032988 Y2 JP H032988Y2
Authority
JP
Japan
Prior art keywords
fet
fetq
source
drain
differential amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3164283U
Other languages
English (en)
Other versions
JPS59137617U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP3164283U priority Critical patent/JPS59137617U/ja
Publication of JPS59137617U publication Critical patent/JPS59137617U/ja
Application granted granted Critical
Publication of JPH032988Y2 publication Critical patent/JPH032988Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【考案の詳細な説明】 （考案の技術） 本考案は、負荷としてFETアクテイブロード
を備えたFET差動増幅器に係り、特に入力同相
信号除去比を大きくする事が出来るFET差動増
幅器に関する。
（従来技術及び問題点） 従来第１図に示す様にFET差動増幅器の電流
源としては、ゲート・ソース間を結合した
FETQ3が使用されていた。
この回路では、FETQ3のドレイン・ソース間
の飽和抵抗γDSが無限大ではないため、FETQ1，
Q2の入力電圧によりFETQ3の電流値が変化する。
また、負荷にアクテイブロードを用いているた
めに負荷抵抗は非常に高く、微少な電流変化が
FETQ1，Q2の動作を大きく変化させる。
例えば、FETQ3のゲート幅をWg3，FETQ1，
Q2のゲート幅をWg1，FETQ4，Q5のゲート幅を
Wg2とする。
一般的な差動増幅回路ではWg3≒2Wg2，Wg1
≧Wg3に選ばれる。
この場合FETQ3のドレイン・ソース間抵抗γDS3
とQ4，Q5のドレイン・ソース間抵抗γDS2の関係
は、ゲート幅と抵抗値が反比例することにより、
γDS22γDS3となり、入力電圧の変化をΔVi、出力
電圧変化をΔV0とすると、 ΔV0≒１／２・ΔVi／γDS3・γDS2≒ΔVu′ となり、入力同相信号成分は、出力にそのまま影
響を与え、FETの動作点を変化させ、入力電圧
の変化により、直流出力電圧変化、利得変化及び
最大出力変化等が起こり、安定な特性を得るため
には、入力電圧範囲を限定する必要がある。
（考案の目的） 本考案の目的は、FET差動増幅回路の入力同
相信号成分除去を大きくし、動作点の安定化、入
力電圧範囲の広いFET差動増幅器を提供するこ
とにある。
（考案の構成） 本考案はFET差動増幅器の電流源インピーダ
ンスを従来に比べて充分大きくし、入力電圧（同
相成分）が変化しても、電流源の電流値変化を小
さく抑え、増幅器の動作点を安定化、同相信号成
分除去比を高くしようとするものである。そのた
め電流源には、デユアルゲートFET又はカスケ
ード接続FETを用いる。
（考案の実施例） 以下本考案を実施例に基づいて説明する。
第２図は、本考案の実施例を示す図で、図中
VGは電流値設定用電圧、Q′3は電流制御用FET
であり、第１図と同一部材には同一符号を付与し
ている。
図の実施例において、入力電圧がΔViだけ変化
した場合、ΔIsはΔVi／Rs（RsはFETQ1，Q2の共
通ソースからFETQ′3を見たインピーダンス）で
表わされる。
一方FETQ′3を使用しない時、RsはFETQ3の
ドレイン・ソース間抵抗γDS3に相当する。しかし
FETQ′3を使用することにより、FETQ′3のソー
スに高抵抗（FETQ3のγDS3）が接続されFETQ′3
に直列帰還がかかるので、FETQ′3のドレイン抵
抗は非常に高くなる。
第４図に示す様に、直列帰還がかかつたFET
のドレインから見たインピーダンスR0は R0＝Ｖ／Ｉ＝γDS（１＋gmR）Ｉ／Ｉ ただし、γDSはFETのドレイン・ソース間の飽
和抵抗、gmは相互コンダクタンスである。
図の例で、Q1，Q2，Q′3のゲート幅Wg＝
40μm，Q4，Q5のゲート幅Wg＝20μm、ゲート長
1μm、スレツシヨルド電圧Vth＝−1Vとした場
合、Wg＝40μmでgm＝7mS（ミリ・シーメンス）、
γDS＝14KΩ、Wg＝20μmでgm＝3.5mS（ミリ・シ
ーメンス）、γDS＝28KΩとすると、 FETQ1，Q2の共通ソースからFETQ′3をみた
インピーダンスRsはRs＝γDS3′（１＋gm′3γDS3）＝
14×103（１＋７×10-3×14×103）＝14×103×98
＝1.37MΩと非常に高抵抗となる。
一方、FETQ′3がない場合Rs＝14KΩであり約
100倍の抵抗値となり、入力電圧変化に対する電
流値変化は1/100に圧縮される為、動作点は充分
安定化される。
尚、FETQ′3が無い場合同相信号除去比が0dB
に対し、FETQ′3を付加（カスケード接続）する
事により40dBが得られる。
第２図では、カスケード接続を用いたが、第３
図の如く、デユアルゲートFETQ6を用いても同
様な結果が得られる。
この例では、IC化に適しており、原理は第２
図の場合と同一である。
（考案の効果） 以上の如く、本考案によれば入力の変動に対し
て動作点変動が少なく、同相信号除去比が大き
く、広い入力電圧範囲にわたつて、安定な動作が
可能である。
【図面の簡単な説明】
第１図は従来のFET差動増幅器を示す図、第
２図、第３図は本考案の実施例を示す図、第４図
は直列帰還の場合のドレインから見たインピーダ
ンスを示す図である。 図中Q1〜Q6はFET、VGは電流値窃定用電圧
である。

Claims (1)

    【実用新案登録請求の範囲】
  1. 差動増幅用FET対のドレイン負荷にFETアク
    テイブロードを用い、該FET対の共通ソースに
    電流源を具備したFET差動増幅回路に於いて、
    電流源としてデユアル・ゲートFET又はカスケ
    ード接続FETを用いた事を特徴とするFET差動
    増幅回路。
JP3164283U 1983-03-07 1983-03-07 Ｆｅｔ差動増幅回路 Granted JPS59137617U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3164283U JPS59137617U (ja) 1983-03-07 1983-03-07 Ｆｅｔ差動増幅回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3164283U JPS59137617U (ja) 1983-03-07 1983-03-07 Ｆｅｔ差動増幅回路

Publications (2)

Publication Number Publication Date
JPS59137617U JPS59137617U (ja) 1984-09-13
JPH032988Y2 true JPH032988Y2 (ja) 1991-01-25

Family

ID=30162484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3164283U Granted JPS59137617U (ja) 1983-03-07 1983-03-07 Ｆｅｔ差動増幅回路

Country Status (1)

Country Link
JP (1) JPS59137617U (ja)

Also Published As

Publication number Publication date
JPS59137617U (ja) 1984-09-13

Similar Documents

Publication Publication Date Title
US3715693A (en) Gyrator employing field effect transistors
US4333058A (en) Operational amplifier employing complementary field-effect transistors
US5963064A (en) Linear transfer voltage to current circuit
JPS6119134B2 (ja)
JPH06188646A (ja) 高インピーダンス高ミラー比の電流ミラー回路
JPH032988Y2 (ja)
JPH0155769B2 (ja)
JPS645370Y2 (ja)
US4761615A (en) Voltage repeater circuit with low harmonic distortion for loads with a resistive component
EP0376471A1 (en) Low distortion current mirror
JPS6132842B2 (ja)
JP3907130B2 (ja) 改良された出力電圧範囲を有する増幅器
JPS61131606A (ja) 差動増幅回路
JPS6019374Y2 (ja) 負帰還増幅器
JPS6251812A (ja) 広帯域負帰還増幅回路
JP2876701B2 (ja) 演算増幅回路
JPS5924196Y2 (ja) Ｆｅｔスイツチ回路
JPS61161812A (ja) 増幅回路
JPS5819855Y2 (ja) Ｆｅｔ増幅器
JP2541868B2 (ja) Ｍｏｓトランジスタ回路
JP2992557B2 (ja) 電子アッテネータ回路
JPH0221782Y2 (ja)
JPS6019844B2 (ja) 電圧制御形抵抗可変回路
JP2546636Y2 (ja) 能動負荷回路
JPS61248608A (ja) 差動増幅器