JPS6019374Y2 - 負帰還増幅器 - Google Patents
負帰還増幅器Info
- Publication number
- JPS6019374Y2 JPS6019374Y2 JP8486678U JP8486678U JPS6019374Y2 JP S6019374 Y2 JPS6019374 Y2 JP S6019374Y2 JP 8486678 U JP8486678 U JP 8486678U JP 8486678 U JP8486678 U JP 8486678U JP S6019374 Y2 JPS6019374 Y2 JP S6019374Y2
- Authority
- JP
- Japan
- Prior art keywords
- negative feedback
- output terminal
- amplifier
- feedback amplifier
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
この考案は負帰還増幅器に関するものである。
第１図は従来の負帰還増幅器であり、入力端子１に印加
される入力信号を増幅する電界効果トランジスタ（以下
ＦＥＴと称する）Ｑｌから成るバッファと、バッファの
出力を増幅するトランジスタＱ２．Ｑ４から成る第１の
差動増幅段及びトランジスタＱ３． Ｑ５ から成る
第２の差動増幅段と、トランジスタＱ２． Ｑ３のコレ
クタ出力によってそれぞれ駆動されるトランジスタＱ７
．Ｑ８から戒るドライブ段と、各ドライブトランジスタ
Ｑ７．Ｑ８によってそれぞれ駆動され、出力端子２に増
幅出力を得るトランジスタＱ９９ ＱＩＯから成る電力
増幅段と、出力端子２に得られる増幅出力をインピーダ
ンス回路網４．Ｚ２で分圧した電圧を増幅してトランジ
スタＱ４． Ｑ５に帰環するＦＥＴＱ６から成るバッフ
ァとて構成されている。
される入力信号を増幅する電界効果トランジスタ（以下
ＦＥＴと称する）Ｑｌから成るバッファと、バッファの
出力を増幅するトランジスタＱ２．Ｑ４から成る第１の
差動増幅段及びトランジスタＱ３． Ｑ５ から成る
第２の差動増幅段と、トランジスタＱ２． Ｑ３のコレ
クタ出力によってそれぞれ駆動されるトランジスタＱ７
．Ｑ８から戒るドライブ段と、各ドライブトランジスタ
Ｑ７．Ｑ８によってそれぞれ駆動され、出力端子２に増
幅出力を得るトランジスタＱ９９ ＱＩＯから成る電力
増幅段と、出力端子２に得られる増幅出力をインピーダ
ンス回路網４．Ｚ２で分圧した電圧を増幅してトランジ
スタＱ４． Ｑ５に帰環するＦＥＴＱ６から成るバッフ
ァとて構成されている。
ＲＬは出力端子２に接続された負荷である。
このような負帰還増幅器をトーンコントロール回路等に
使用する場合、通常はインピーダンス回路網４．もしく
は４のインピーダンス値を可変することにより低減また
は高域のカット、ブースト等の所望の周波数特性を得て
いる。
使用する場合、通常はインピーダンス回路網４．もしく
は４のインピーダンス値を可変することにより低減また
は高域のカット、ブースト等の所望の周波数特性を得て
いる。
しかし、回路部品等のバラツキまたは温度変化により出
力端子２の電位は完全零電位とはならず、若干直流電位
を持つことが多い。
力端子２の電位は完全零電位とはならず、若干直流電位
を持つことが多い。
したがって、インピーダンス回路網４またはｚ２のイン
ピーダンス値を段階的に可変する場合には、出力端子２
に直流電位の変化が現われて切換ノイズを発生する欠点
があった。
ピーダンス値を段階的に可変する場合には、出力端子２
に直流電位の変化が現われて切換ノイズを発生する欠点
があった。
そこで、この切換ノイズを防止するため、インピーダン
ス回路網４とアースとの間にコンデンサを挿入し直流の
負帰還量を多くすることにより出力端子２に直流電圧が
現われないようにする方式もあるが、この方式では大き
な容量のコンデンサを必要とすること及びインピーダン
ス回路網４またはるのインピーダンス値を可変するため
複雑な特性となり所望の周波数特性が得られないこと等
の欠点があった。
ス回路網４とアースとの間にコンデンサを挿入し直流の
負帰還量を多くすることにより出力端子２に直流電圧が
現われないようにする方式もあるが、この方式では大き
な容量のコンデンサを必要とすること及びインピーダン
ス回路網４またはるのインピーダンス値を可変するため
複雑な特性となり所望の周波数特性が得られないこと等
の欠点があった。
この考案は、上記欠点を解消した負帰還増幅器を提供す
ることを目的とするものである。
ることを目的とするものである。
以下この考案の実施例を示す図面に基づいてその構成及
び動作を説明する。
び動作を説明する。
第２図はこの考案の原理図を示腰出力端子２には抵抗Ｒ
８及びコンデンサＣ８から戒るローパスフィルタ３を接
続し、このローパスフィルタ３の出力を増幅回路４で増
幅器この増幅回路４の出力端をＦＥＴＱｌ及びＱ６の各
ソースに接続して直流負帰還回路網を構成するものであ
る。
８及びコンデンサＣ８から戒るローパスフィルタ３を接
続し、このローパスフィルタ３の出力を増幅回路４で増
幅器この増幅回路４の出力端をＦＥＴＱｌ及びＱ６の各
ソースに接続して直流負帰還回路網を構成するものであ
る。
ここで、抵抗Ｒ８及びコンデンサＣ８による時定数Ｒｏ
−００は充分大きな値とし、増幅すべき信号の帯域内で
は負帰還がかからず直流分のみ負帰還がかかるように設
定する。
−００は充分大きな値とし、増幅すべき信号の帯域内で
は負帰還がかからず直流分のみ負帰還がかかるように設
定する。
このようにすれば、所望の周波数特性を得るためにイン
ピーダンス回路網４またはＺ２のインピーダンス値を可
変しても、直流負帰還回路網が働き出力端子２に直流電
位の変動は現われず零電位に保つことができる。
ピーダンス回路網４またはＺ２のインピーダンス値を可
変しても、直流負帰還回路網が働き出力端子２に直流電
位の変動は現われず零電位に保つことができる。
したがって、従来のような切換ノイズは生じない。
次に、第３図はこの考案の一実施例の具体的回路図であ
る。
る。
第３図において、増幅回路４は、ローパスフィルタ３の
出力がゲートに供給されるＦＥＴＱｌ、及びゲートがア
ースに接続されたＦＥＴＱ１□から戊る差動増幅器と、
ＦＥＴＱ４．及びＱｌ。
出力がゲートに供給されるＦＥＴＱｌ、及びゲートがア
ースに接続されたＦＥＴＱ１□から戊る差動増幅器と、
ＦＥＴＱ４．及びＱｌ。
の各ドレイン出力でそれぞれ動作するトランジスタＱ１
３及びＱｌ ４と、トランジスタＱ□３のコレクタ出力
で動作してＦＥＴＱ□のソース電位を制御するトランジ
スタＱ１５と、トランジスタＱ□、のコレクタ出力で動
作してＦＥＴＱ６のソース電位を制御するトランジスタ
Ｑ１６とで構成されている。
３及びＱｌ ４と、トランジスタＱ□３のコレクタ出力
で動作してＦＥＴＱ□のソース電位を制御するトランジ
スタＱ１５と、トランジスタＱ□、のコレクタ出力で動
作してＦＥＴＱ６のソース電位を制御するトランジスタ
Ｑ１６とで構成されている。
出力端子２が零電位となっている場合には、ＦＥＴＱｉ
１．Ｑ□２による差動増幅器はバランスしており、Ｆ
ＥＴＱ、、Ｑ２の各ソース電位は等しくなっている。
１．Ｑ□２による差動増幅器はバランスしており、Ｆ
ＥＴＱ、、Ｑ２の各ソース電位は等しくなっている。
次にインピーダンス回路網４またはるのインピーダンス
値を可変した場合、出力端子２に正または負の直流電位
が生じようとすると、ＦＥＴＱ□□。
値を可変した場合、出力端子２に正または負の直流電位
が生じようとすると、ＦＥＴＱ□□。
Ｑｌ ２による差動増幅器はアンバランスとなり、その
出力によって制御されてＦＥＴＱｌ、Ｑ６のソース電位
も出力端子２を零電位に保つ方向にアンバランスとなり
、結局出力端子２には直流電位の変動は現われない。
出力によって制御されてＦＥＴＱｌ、Ｑ６のソース電位
も出力端子２を零電位に保つ方向にアンバランスとなり
、結局出力端子２には直流電位の変動は現われない。
以上述べたように、この考案の負帰還増幅器によれば所
定の周波数特性を得るために出力端子より入力側の所定
点に交流負帰還をかける交流負帰還回路網とは別個に、
出力端子を常に零電位に保つための直流負帰還回路網を
設け、かつ該直流負帰還回路網による直流負帰還は交流
負帰還の加えられる所定点とは別個の所定点に加えられ
るようにしたので、両帰還回路網は干渉し合うことな〈
従来の切換ノイズの発生を防止することができる。
定の周波数特性を得るために出力端子より入力側の所定
点に交流負帰還をかける交流負帰還回路網とは別個に、
出力端子を常に零電位に保つための直流負帰還回路網を
設け、かつ該直流負帰還回路網による直流負帰還は交流
負帰還の加えられる所定点とは別個の所定点に加えられ
るようにしたので、両帰還回路網は干渉し合うことな〈
従来の切換ノイズの発生を防止することができる。
第１図は従来の負帰還増幅器の回路図、第２図はこの考
案の原理図、第３図はこの考案の一実施例の具体的回路
図である。 １・・・・・・入力端子、２・・・・・・出力端子、３
・・・・・・ローパスフィルタ、４・・・・・・増幅回
路。
案の原理図、第３図はこの考案の一実施例の具体的回路
図である。 １・・・・・・入力端子、２・・・・・・出力端子、３
・・・・・・ローパスフィルタ、４・・・・・・増幅回
路。
Claims (1)
- 【実用新案登録請求の範囲】 １ 所定の周波数特性を得るために出力端子より入力側
の所定点に交流負帰還をかける交流負帰還回路網を有す
る負帰還増幅器において、前記負帰還増幅器の電源は±
２電源であり、前記出力端子より前記所定点とは異なる
入力側の所定点に直流負帰還をかける直流負帰還回路網
を備え、前記出力端子の直流電位が常に零電位になるよ
うに構成されていることを特徴とする負帰還増幅器。 ２ 直流負帰還回路網が増幅回路を含むことを特徴とす
る実用新案登録請求の範囲第１項記載の負帰還増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8486678U JPS6019374Y2 (ja) | 1978-06-21 | 1978-06-21 | 負帰還増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8486678U JPS6019374Y2 (ja) | 1978-06-21 | 1978-06-21 | 負帰還増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS553524U JPS553524U (ja) | 1980-01-10 |
| JPS6019374Y2 true JPS6019374Y2 (ja) | 1985-06-11 |
Family
ID=29007960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8486678U Expired JPS6019374Y2 (ja) | 1978-06-21 | 1978-06-21 | 負帰還増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6019374Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4598212A (en) * | 1984-12-17 | 1986-07-01 | Honeywell, Inc. | Driver circuit |
-
1978
- 1978-06-21 JP JP8486678U patent/JPS6019374Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS553524U (ja) | 1980-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5963064A (en) | Linear transfer voltage to current circuit | |
| US4686487A (en) | Current mirror amplifier | |
| US4315223A (en) | CMOS Operational amplifier with improved frequency compensation | |
| US4342006A (en) | Amplifier circuit for supplying load with output signal current proportional to input signal voltage | |
| JP2884869B2 (ja) | 周波数ミキサ回路 | |
| JPS6019374Y2 (ja) | 負帰還増幅器 | |
| JPS645370Y2 (ja) | ||
| JPS6132842B2 (ja) | ||
| JPH051646B2 (ja) | ||
| US4829265A (en) | Operational amplifier | |
| JPH032988Y2 (ja) | ||
| JPH0247623Y2 (ja) | ||
| JPS5836005A (ja) | 増幅回路 | |
| JPS6017935Y2 (ja) | 増幅器 | |
| JPS5547714A (en) | Variable gain amplifying circuit | |
| JPS6259926B2 (ja) | ||
| JPS6134748Y2 (ja) | ||
| JP2977022B2 (ja) | 周波数ミキサ回路 | |
| JPS584327Y2 (ja) | 増幅回路 | |
| JPS6221057Y2 (ja) | ||
| JP2876701B2 (ja) | 演算増幅回路 | |
| JPS5826686B2 (ja) | プツシユプル増幅器 | |
| JPH0760987B2 (ja) | 周波数特性調整回路 | |
| JP2992557B2 (ja) | 電子アッテネータ回路 | |
| JPS5853798Y2 (ja) | 信号読み出し回路 |