JPH0474882B2

JPH0474882B2 -

Info

Publication number: JPH0474882B2
Application number: JP56067065A
Authority: JP
Priority date: 1980-05-09
Filing date: 1981-05-06
Publication date: 1992-11-27
Also published as: GB2076244A; GB2076244B; JPS575404A; HK75784A; IT8167613A0; IT1144338B; NL8002666A; DE3117963A1; FR2482383B1; CA1173523A; DE3117963C2; US4405900A; FR2482383A1

Description

【発明の詳細な説明】本発明は、第１増幅段と、この第１増幅段によ
り駆動される第２増幅段とを少なくとも具える演
算増幅器であつて、該演算増幅器の高周波特性を
改善するために容量性の信号路を介挿するための
第１および第２接続点を有するような演算増幅器
に関する。

例えば第１Ａ図に示すような２段構成の演算増
幅器においては（通常、これら２段の増幅段の中
の第１段の方が広い帯域幅を有する）、これら２
段の増幅段の総合利得は、例えば第１Ｂ図に見ら
れるように高周波域において12dB／オクターブ
のロールオフ及びその結果としての180度の位相
ずれを呈する。このような２段構成の演算増幅器
にフイードバツクを施すと、位相ずれが180度に
近い高い周波数において利得が１以上であると回
路の非安定性の原因或いは発振の原因とさえな
る。このような問題を避けるために、演算増幅器
には高周波補正回路網が設けられる。このような
回路網を設けるか否かは、大抵の場合適当な端子
を設けることにより演算増幅器の使用者に任せら
れている。

高周波補正に関する既知の第１の方法は、
μA709なる型番で市販され、「Philips Data
Handbook−Signetics integrated circuits
1978」の第100ないし106頁に記載されているよう
な集積回路にも使用されている。この方法によれ
ば（第２Ａ図の例参照）、第１増幅段の帯域をRC
回路網によつて第２増幅段の帯域幅よりも小さく
して、第１増幅段の利得が第２増幅段の利得より
も早く１に低下するようにしている（第２Ｂ図の
特性例参照）。この場合における高周波ロールオ
フは第２増幅段によつて定まり、その値は約
6dB／オクターブとなる。上記RC回路網を適切
に選択した場合には、両増幅段の総合利得が１に
低下する周波数を越える全周波数帯域において利
得のロールオフは略6dB／オクターブに等しくな
る。

上述した効果と同様な効果は、μA741なる型番
で市販され且つ前記文献の第60ないし65頁に記載
されている集積回路にも使用されているような他
の補正方法によつても得ることができる。この方
法ではミラー効果を利用し、集積化し易いように
容量の小さいコンデンサを使用し得るようにして
いる（第３図の例参照）。この場合、第２増幅段
がコンデンサにより分路される。またこの場合、
第２増幅段は反転増幅段として作用するようにし
（このことはミラー効果にとつて必須である。）、
しかも第２増幅段の出力端子における前記コンデ
ンサ側から見たインピーダンスを、第１増幅段の
出力端子における同じく前記コンデンサ側から見
たインピーダンスに較べてかなり低い値とする。
この方法による効果は第１増幅段の帯域の減少と
して説明することができる。何故なら、高い周波
数に関しては第１増幅段の出力端子が前記コンデ
ンサを介して第２増幅段の比較的低抵抗の出力端
子に短絡されるからである。この方法による結果
は、前の段落で述べた方法で得られる結果と一致
する。

これらの既知の且つしばしば用いられる補正方
法の欠点は、２つの増幅段の総合帯域幅が、これ
ら２つの増幅段の中の通常狭い方の帯域幅を持つ
第２増幅段の帯域幅により制限されてしまうこと
にある。また、他の欠点は第１増幅段の入力端子
から見た場合の出力信号の信号対雑音比が高い周
波数に対して低下することにある。何故なら、第
１増幅段の帯域幅の減少は、信号には影響するが
第２増幅段の雑音への寄与には影響しないからで
ある。尚、ここにいう帯域幅とは利得が１に低下
するまでの帯域幅のことを意味するものとする。

上述したような欠点は「IEEE Journal of
Solid−State Circuits」（Vol.SC−３、No.４、
1968年12月、第348ないし352頁）に記載されてい
るテイー・ジエー・フアン・ケツセル（T.J.van
Kessel）著の論文「An integrated operational
amplifier with novel HF behavior」において
も認識されている。この論文には、容量により第
２増幅段の帯域幅を第１増幅段の帯域幅に較べて
充分に減少させ、且つ第１増幅段の出力信号を並
列信号路（バイパス路）を介して第２増幅段の出
力信号に加えて、第２増幅段の利得が充分なロー
ルオフを呈する周波数域に対して両増幅段の総合
利得が第１増幅段の利得に等しくなるようにし
て、これら両増幅段の総合帯域幅が両増幅端の中
の帯域幅が広い方の第１増幅段の帯域幅に等しく
なるようにする方法が提案されている（第４Ａ図
及び第４Ｂ図の例参照）。この場合にも、第２増
幅段の周波数ロールオフを適切に選択すれば、両
増幅段の総合利得が１に低下する周波数までの全
周波数範囲にわたつてロールオフは6dB／オクタ
ーブとなる。この場合、総合利得が１に低下する
帯域幅は最初に述べた方法とは対照的に広帯域の
第１増幅段の帯域幅に等しくなり、かくしてこの
補正方法は信号対雑音比に対する前述したような
影響を及ぼさない。

前記論文においては、上記の補正方法は漠然と
しか述べられておらず且つ特定の演算増幅器に基
づいてしか図示されていない。そして、この特定
の演算増幅器は、前記のバイパス路のインピーダ
ンスが第１増幅段の出力信号と第２増幅段の出力
信号とを加算するための抵抗を設けているためか
なり高いという欠点を有している。特に、高い周
波数においてはこの高インピーダンスが両信号の
正しい加算の妨害となる。また、上記抵抗は、結
果として得られる出力信号を他のバツフア増幅器
（特にエミツタホロワ又はＢ級出力段）を介して
当該演算増幅器の出力端子に供給するのを、この
抵抗と上記バツフア増幅器の入力容量とによりも
たらされる時定数が原因して、困難にする。上記
の抵抗及び容量の実際の値は演算増幅器にとつて
は大き過ぎる特定数を呈する。

したがつて、本発明の目的とするところは上記
の最後に述べたような補正方法を容易に適用する
ことができるような構成の演算増幅器を提供する
ことにある。

この目的を達成するため、本発明による演算増
幅器は本明細書の冒頭で述べたような演算増幅器
において、前記第１接続点が前記第１増幅段の出
力端子に結合され、前記第２接続点が前記第２増
幅段の出力端子に結合され、前記第１の接続点か
ら前記第２増幅段を経て前記第２接続点に到る間
の増幅が非反転増幅であり、前記容量性の信号路
側から見た前記第２接続点におけるインピーダン
スが、前記容量性の信号路側から見た前記第１接
続点におけるインピーダンスに対して相対的に高
いことを特徴としている。

上記構成によれば、高い周波数に関しては前記
第１接続点の信号は前記の容量性の信号路を介し
て前記第２接続点に供給される。また、第２増幅
段の帯域幅が充分に狭くなるように予め設計され
ていない場合でも、第２増幅段の出力信号は前記
容量性の信号路を介して第１接続点に短絡される
が、この目的のために第１接続点は低抵抗とされ
る。このように、上記容量性の信号路は、高周波
信号成分に対しては第１増幅段から第２増幅段へ
の低抵抗の信号路を構成し、もし必要なら、当該
容量性信号路が第２増幅段の出力端子に対して高
周波短絡回路を形成することにより第２増幅段の
帯域幅を制限する。かくして、第２増幅段におい
てその帯域外で発生される雑音及びその他のスプ
リアス信号は短絡される。また、前記第２接続点
はバツフア増幅器を介して当該演算増幅器の出力
端子に容易に結合することができる。その理由
は、高周波に関してはこの第２接続点が前記容量
性の信号路を介して比較的低抵抗の第１接続点に
接続されるからである。

本発明の好適な実施例においては、第１増幅段
の出力端子は電圧ホロワを介して第１接続点に接
続される。

この実施例は、更に、上記出力端子が第２増幅
段の入力端子に直接接続されることを特徴とする
ようにしてもよい。この構成によれば、第２増幅
段を高抵抗駆動することができるようにする一
方、第１接続点を低抵抗にすることができる。

他の実施例として、第２増幅段の入力端子を第
１接続点に直接接続するのも有利である。第１接
続点を電圧ホロワを介して第１増幅段の出力端子
に接続する場合には、この電圧ホロワにそのイン
ピーダンス低減機能に加えてレベルシフト機能を
持たせることもできる。

他の例として、第２増幅段の入力端子が第１増
幅段における前記第１接続点に結合された出力端
子以外の出力端子に結合されるようにすることも
可能である。

第２増幅段を差動増幅器とする演算増幅器にお
いては、この第２増幅段の他の入力端子を第１増
幅段における第１接続点が結合される出力端子以
外の出力端子に結合されることを特徴とするよう
にしてもよい。

第２増幅段が利得率に関する要件と、単位時間
当たりの最大出力電流変化（スルーレート）に関
する要件との双方を満足するようにするのが困難
な場合には、この第２増幅段によつては少なくと
も利得率に関する要件は満足させ、スルーレート
に関する要件については当該演算増幅器に利得は
かなり小さいが、単位時間当たりの最大出力電流
変化が第２増幅段のそれよりもずつと大きい第３
増幅段設けるのが有利である。この場合、第３増
幅段の１個以上の入力端子を第１増幅段の１個以
上の出力端子に対して、第２増幅段を経る信号路
に対して第３増幅段を経る信号路が非反転増幅を
なすように結合する。

更に、本発明の実施例は、通常、第２増幅段の
当該演算増幅器の出力端子に通ずる出力端子に第
２接続点を直接接続することを特徴とする。この
場合、第２増幅段を経て増幅される信号と容量性
の信号路を経て第１接続点に現れる信号との合成
が、１つの接続点において直接なされる。

〔実施例〕

先ず実施例の説明に先立ち、第１図ないし第４
図を参照して従来の周波数補償方法を適用した演
算増幅器について説明する。

第１Ａ図は第１増幅段１と第２増幅段２とを有
する演算増幅器を示す。第１増幅段１の出力端子
７は第２増幅段２の入力端子４に接続する。第
1B図には第１増幅段に関する周波数の関数とし
ての利得、第２増幅段に関する周波数の関数とし
ての利得及び両段の総合利得を各々対数スケール
の特性曲線a₁，a₂及びa₁，a₂にて示してある。第
１増幅段の利得a₁は、低周波ではA₁に等しく、
高周波では6dB／オクターブで減少し、周波数₁
では１に等しくなる。第２増幅段の利得a₂は、低
周波ではA₂に等しく、高周波では6dB／オクタ
ーブで減少し、周波数₂では１に等しくなる。こ
れら２つの増幅段の総合利得a₁，a₂は、低周波で
はA₁，A₂に等しく、高周波では周波数₁及び₂
の位置に応じて低下し、この両増幅段の利得のロ
ールオフは、２つの増幅段１及び２か共に6dB／
オクターブのロールオフを呈する範囲内では
12dB／オクターブである。このような演算増幅
器に負帰還が掛けられた場合、この負帰還は付随
する位相ずれのために、ロールオフが12dB／オ
クターブである周波数域に関しては正帰還とな
り、好ましくない不安定性をまねくことになる。
これに対する解決策を第２図に示す。

第２Ａ図の演算増幅器は増幅段１以外は第１Ａ
図の構成と同じであり、各増幅段及び両増幅段の
利得は第２Ｂ図に示す通りであり、この第２Ａ図
の例では増幅段１の適当な位置にRC回路網６０，
６１を設け、第２Ｂ図から明らかなように、第１
増幅段１の利得を第２増幅段２の利得がロールオ
フする以前に既に１に低下するようにする。増幅
段１の利得a₁がa₁＝１である範囲内では両増幅段
の総合利得a₁a₂は、利得a₂の増幅段２によつて完
全に求まる。回路網６０，６１を適切に設計すれ
ば、第２増幅段２のロールオフはこれらの回路網
６０，６１による第１増幅段１のロールオフと全
く同様に生じ、6dB／オクターブの線形ロールオ
フが得られ、総合利得a₁a₂は第２増幅段２の利得
が１に低下する周波数₂にて１に低下する。

第３図は他の周波数補償手段を具えている演算
増幅器を示す。この例ではコンデンサ６１を増幅
段２に並列に設けて、この増幅段２がコンデンサ
６１とでミラー積分器を構成するようにしてい
る。この場合、増幅段２は反転段として作用し、
その出力インピーダンスR_i2は第１増幅段の出力
インピーダンスR_i1に較べて相当低い値とする。
また、ミラー効果のためにコンデンサ６１の容量
値は小さくすることができる。さらに、この方法
による効果は第２Ａ図の演算増幅器に用いた方法
の効果と同じである。第３図の例の演算増幅器の
欠点は、両増幅段の総合帯域幅が２つの増幅段の
中の帯域幅の狭い方の第２増幅段の帯域幅に制限
されてしまうことにある。更に、第１増幅段の帯
域幅を制限することは、第２増幅段の雑音の影響
が高周波に関して両増幅段の総合の信号対雑音比
に不相応な劣化を招くことになるという欠点があ
る。

第４図は前記文献においてテイー・ジエー・フ
アン・ケツセルによつて提案された解決策を示し
たものである。この場合、第２増幅段２にコンデ
ンサ６１を適切に配置することによつて第２増幅
段の帯域幅を第１増幅段の帯域幅よりも小さく
し、第１増幅段の出力信号を並列信号路を経て第
２増幅段の出力信号に加えている。この場合、両
増幅段の総合利得はa₁（a₂＋１）に等しくなり、
この利得は低周波に対しては略A₁（A₂＋１）に等
しく、高周波（a₂≪１）に対してはa₁に等しくな
る。したがつて、総合帯域幅は第１増幅段の帯域
幅に等しくなり、大きな帯域幅となる。この解決
策の場合には、第１増幅段の帯域幅が第２増幅段
のそれに対して制限されないため、高周波に対し
て信号対雑音比が劣化するという欠点はなくな
る。また、増幅段２の両端間に設ける並列回路
は、この回路により増幅段２が短絡されないよう
に配置する必要がある。このことは、第２増幅段
を抵抗により分路することにより達成することが
できる。この解決策は、第２増幅段が短絡される
のを防止するが、当該並列回路のインピーダンス
がかなり高くなるという欠点を有している。これ
は、この回路が第１増幅段の出力と第２増幅段の
出力とを相互に加算するための抵抗を有すること
になるためである。特に高い周波数においては、
上記の高インピーダンスは信号の正しい加算を妨
害することになる。更に、上記抵抗は、その結果
として得られる出力信号を、特にエミツタホロワ
又はＢ級増幅段のような他のバツフア増幅段を介
して当該演算増幅器の出力端子に供給するのを困
難にしてしまう。その原因は、前記抵抗と上記バ
ツフア増幅段の入力容量とにより時定数が導入さ
れてしまうからである。これら抵抗と容量との実
際の値は、演算増幅器にとつては大き過ぎる時定
数をもたらすのである。このように、テイー・ジ
エー・フアン・ケツセルによつて提示された周波
数補償原理には多くの利点があるが、演算増幅器
においては簡単に実現することはできない。

第５図は上記の最後に述べた原理を実際の用途
に適するようにした本発明による演算増幅器の実
施例を示す。

この実施例においては、当該演算増幅器を組み
込む集積回路の端子とすることができる接続点８
と９との間に設けるコンデンサ６１によつて第２
増幅段２を橋絡する。この場合、増幅段２のバイ
パスされた部分は非反転段として作用するように
し、出力端子５における出力インピーダンスR_i2
は増幅段１の出力端子７における出力インピーダ
ンスR_i1に較べて相当大きくなるようにする。第
５図の演算増幅器の動作原理は次の通りである。
この増幅器の低周波に対する利得は２つの増幅段
の利得係数の積に相当する。高周波の場合には、
増幅段２の帯域幅が２つの増幅段の中で小さい方
の帯域幅を有するためこの増幅段２の利得が本来
のロールオフを呈さなくても、増幅段２の出力端
子５がコンデンサ６１を介して増幅段１の相当低
い抵抗の出力端子７に短絡されることにより増幅
段２の利得は低下される。一方、増幅段１によつ
て低抵抗出力端子から供給される高周波信号はコ
ンデンサ６１を介して出力端子５に現れる。結果
として、２つの増幅段１及び２の総合高周波利得
は第１増幅段の利得に等しくなる。更に、増幅段
２は最早出力端子５の信号に影響を及ぼすことが
できなくなるため、この増幅段２が信号対雑音比
を劣化することは有り得なくなる。

第６図は本発明による演算増幅器の第１例を示
す回路図である。第１増幅段１は入力端子３及び
３′がトランジスタ１１及び１２のベースに接続
される差動増幅器をもつて構成する。トランジス
タ１１及び１２は共通エミツタ電流源１３とコレ
クタ負荷電流源１４及び１５とを有し、差動対を
成すように接続する。トランジスタ１１及び１２
のコレクタは差動出力端子７及び７′に接続する。
これらの出力端子は本例では電流源負荷１４及び
１５があるために抵抗が相当大きく、かかる差動
出力端子によつて第２増幅段２の入力端子４及び
４′を駆動する。第２増幅段２も共通エミツタ電
流源２０を有し、差動対を成すように接続したト
ランジスタ１６及び１７で差動増幅器をもつて構
成し、これらのトランジスタのコレクタ電流はダ
イオード１８とトランジスタ１９とから成る電流
ミラー回路を介して出力端子５に結合させる。従
つて、第２増幅段は電流源出力を有する相互コン
ダクタンス増幅器を構成する。前記出力端子５を
コンデンサ６１を介して増幅段１のオーム抵抗の
相当低い出力端子に接続可能とするために、増幅
段１の出力端子７はエミツターホロワ回路のトラ
ンジスタ２１を介して増幅段１の低オーム出力端
子を成す点６に接続する。この接続点６と出力端
子５との間にコンデンサ６１を設けるが、本例で
はこのコンデンサ６１そのものは必ずしも集積回
路の一部とする必要がなく、この集積回路のユー
ザがコンデンサ６１を上述した箇所に接続できれ
ば良いこと示すために、このコンデンサ６１を端
子８及び９を介して点６と出力端子５との間に接
続している。

増幅段２の出力端子５は、高周波に対してはコ
ンデンサ６１を介してトランジスタ２１の低オー
ムエミツタに接続され、出力端子５における高周
波電流はコンデンサ６１を介してトランジスタ２
１のエミツタに短絡される。高周波の場合におけ
る出力端子５に現れる信号電圧は、トランジスタ
２１のエミツタにおける信号電圧、従つて第１増
幅段１によつて供給される信号によつて完全に定
まる。

第２増幅段２の出力端子５には、本例ではエミ
ツタ電流源２３を有するエミツタホロワ配置のト
ランジスタ２２によつて構成される出力段を接続
する。トランジスタ２２のエミツタは当該演算増
幅器の出力端子１０に接続する。この出力端子は
集積回路の端子とすることができる。

トランジスタ２２のベースはトランジスタ２１
の低オームエミツタからコンデンサ６１を介して
高周波の駆動信号を受けるため、トランジスタ２
２の適切な高周波特性を得ることができる。その
理由はトランジスタ２２のベース回路が前記高周
波に対して低インピーダンスを呈し、従つてその
ベース回路の時定数が相当小さいからである。

第７図は本発明による演算増幅器の第２例を示
す回路図である。この増幅器は共通エミツタ電流
源１３およびコレクタ負荷抵抗２３′，２４を有
し、差等対を成すように配置したトランジスタ１
１および１２を有している第１増幅段１を具えて
いる。トランジスタ１２および１１のコレクタに
それぞれ接続される出力端子７および７′はそれ
ぞれエミツタホロワトランジスタ２５および２１
を介して第２増幅段２の入力端子４，４′に接続
する。第２増幅段２はエミツタ抵抗２９，３０お
よび２８を介して差動対を成すように接続した２
個のトランジスタ３１および３２を具えている。
トランジスタ３１のコレクタ電流はダイオード３
３とトランジスタ３６とを有する電流ミラー回路
を介して出力端子５に「反射」される。また、ト
ランジスタ３２のコレクタ電流もダイオード３４
とトランジスタ３５とを有する電流ミラー回路お
よびダイオード３７とトランジスタ３８とを有す
る電流ミラー回路を介して出力端子５に「反射」
される。トランジスタ２５の低オームエミツタと
出力端子５との間にコンデンサ６１を設ける。こ
の第７図の回路の動作は第５図につき述べた回路
の動作に対応する。

第８図は本発明による演算増幅器の第３回路例
を示し、第７図の演算増幅器における増幅段１に
対応する回路構成の第１増幅段１を具えている。
この例における第２増幅段２はエミツタ抵抗４２
およびコレクタ負荷抵抗４３を有する増幅トラン
ジスタ４１を具えている。このトランジスタ４１
のコレクタに第２増幅段２の出力端子５を接続す
る。トランジスタ４１のベースは増幅段１の出力
端子７′に接続したエミツタホロワトランジスタ
２１により抵抗３９を介して駆動される。この場
合、電流源４０によつて抵抗３９間に直流電圧降
下を生ずるのでレベルシフトが得られる。低周波
利得を一層高めるために、第１増幅段の他方の出
力端子７における出力電圧がエミツタホロワトラ
ンジスタ２５およびコレクタ抵抗４３を介してト
ランジスタ４１に供給される。高周波の場合、前
記エミツタホロワトランジスタ２５のエミツタは
コンデンサ６１を介して出力端子５にも接続され
る。出力端子５はトランジスタ２２と抵抗４４と
を有するエミツタホロワ回路を介して当該演算増
幅器の出力端子１０に接続する。高周波補償に関
する本回路の動作は第５図につき述べたものと同
じである。

第９図は絶縁ゲート電界効果トランジスタを具
えている本発明による演算増幅器の第４例を示す
回路図である。第１増幅段は共通ソース電流源４
９およびドレイン回路に負荷として含まれるｎ−
チヤンネルトランジスタ４７，４８を有し、差動
対を成すように接続した２個のｐ−チヤンネル電
界効果トランジスタ４５および４６を具えてい
る。第２増幅段２も第１増幅段と同様な回路を具
えているが、この第２増幅段はドレイン電流を取
り出すためのトランジスタ５３と５４とで構成し
た電流ミラー回路と、出力端子５への出力の増幅
度をさらに高めるためのドレイン負荷電流源５６
を有しているｎ−チヤンネルトランジスタ５５と
を更に具えている。このようにMOS化した回路
の第１増幅段の出力端子７′のオーム抵抗は第２
増幅段２の出力端子５におけるものに較べて十分
低いため、例えば第６図の回路のトランジスタ２
１の如き電圧ホロワを用いなくても増幅段１の出
力端子７′と増幅段２の出力端子５との間にコン
デンサ６１を設けることができる。

第９図の例には、利得がかなり低いが、出力電
流の変動率（スルーレート）が第２増幅段のもの
より十分大きい第３増幅段を破線で示したように
ｎ−チヤンネル電界効果トランジスタ５７の形態
で加えることができる。このトランジスタのゲー
ト電極は第１増幅段の出力端子７′に、ソース電
極は負電圧供給端子−V_cに、ドレイン電極は出
力端子５にそれぞれ接続する。信号の変動が第２
増幅段によつて追従できない程に速い場合には第
３増幅段の利得は前述したように低速信号変動用
の第２増幅段による利得よりも小さいが、この第
３増幅段によつて出力端子５に出力を与える。し
かし、この第３増幅段の低利得は負帰還の度合が
十分な演算増幅器の場合には何等問題にならな
い。

第５図の実施例に基づく第６〜９図の各回路例
において、コンデンサ６１によつて分岐される増
幅段２の部分は非反転増幅段として作用し、第２
増幅段の出力端子５におけるコンデンサ６１の側
から見た出力インピーダンスR_i2は、該コンデン
サ６１を第１増幅段１の出力端子に結合させる点
６のコンデンサ６１の側から見たインピーダンス
R_i1に較べて十分に高い。

高周波に対してはコンデンサ６１は非反転段を
バイパスするため、演算増幅器の不安定性をなく
すには点６から出力端子５までの第２増幅段２の
相互コンダクタンスをg_nとした場合、g_n・R_i1≦
１という必要条件を満足させる必要がある。

【図面の簡単な説明】

第１Ａ図は２個の増幅段を具えている従来の演
算増幅器の一例を示す線図、第１Ｂ図は第１Ａ図
の演算増幅器の利得を周波数の関数として表した
特性図、第２Ａ図は第１Ａ図の演算増幅器に既知
の周波数補償法を適用した例を示す線図、第２Ｂ
図は第２Ａ図の演算増幅器の特性図、第３図は従
来既知の他の周波数補償法を用いた演算増幅器の
例を示す線図、第４Ａ図は改良形の周波数補正法
を用いた演算増幅器を表す線図、第４Ｂ図は第４
Ａ図の演算増幅器の特性図、第５図は本発明によ
る周波数補償手段を具えている演算増幅器の実施
例を示す線図、第６〜９図は本発明による周波数
補償手段を具えている演算増幅器の４つの例をそ
れぞれ示す回路図である。１……第１増幅段、２……第２増幅段、３，
３′……第１増幅段の入力端子、４，４′……第２
増幅段の入力端子、５……第２増幅段の出力端
子、６……第１増幅段の低オーム出力端子、７，
７′……第１増幅段の出力端子、８，９……コン
デンサ接続端子、１０……演算増幅器の出力端
子、１１，１２，１６，１７……差動増幅器、１
３，２０……共通エミツタ電流源、１４，１５…
…コレクタ負荷電流源、１８，１９……電流ミラ
ー回路、２１，２５……エミツタホロワトランジ
スタ、２２……エミツタホロワトランジスタ（出
力段）、２３……エミツタ電流源、２３′，２４，
２６，２７，２８，２９，３０……抵抗、３１，
３２……差動増幅器、３３，３６，３４，３５，
３７，３８……電流ミラー回路、３９，４２，４
３，４４……抵抗、４０……電流源、４１……増
幅トランジスタ、４５，４６，５１，５２……ｐ
チヤンネル電界効果トランジスタ（差動増幅器）、
４７，４８……ｎチヤンネルトランジスタ、４９
……共通ソース電流源、３５，５４……電流ミラ
ー回路、５５……ｎチヤンネル電界効果トランジ
スタ、５６……トレイン負荷電流源、５７……ｎ
チヤンネル電界効果トランジスタ（第３増幅段）、
６０……抵抗、６１……コンデンサ。

Claims

【特許請求の範囲】１第１増幅段１と、この第１増幅段により駆動
される第２増幅段２とを少なくとも具える演算増
幅器であつて、該演算増幅器の高周波特性を改善
するために容量性の信号路６１を介挿するための
第１および第２接続点８及び９を有する演算増幅
器において、前記第１接続点８が前記第１増幅段１の出力端
子７に結合され、前記第２接続点９が前記第２増幅段２の出力端
子５に結合され、前記第１の接続点８から前記第２増幅段２を経
て前記第２接続点９に到る間の増幅は非反転増幅
であり、前記容量性の信号路６１側から見た前記第２接
続点９におけるインピーダンスが、前記容量性の
信号路６１側から見た前記第１接続点８における
インピーダンスに対して相対的に高いことを特徴
とする演算増幅器。２特許請求の範囲第１項に記載の演算増幅器に
おいて、第１増幅段の出力端子を電圧ホロワ回路
を介して第１接続点に接続したことを特徴とする
演算増幅器。３特許請求の範囲第２項に記載の演算増幅器に
おいて、第１増幅段の出力端子を第２増幅段の入
力端子に直接接続したことを特徴とする演算増幅
器。４特許請求の範囲第１項または第２項に記載の
演算増幅器において、第２増幅段の入力端子を第
１接続点に直接接続したことを特徴とする演算増
幅器。５特許請求の範囲第１項に記載の演算増幅器に
おいて、第２増幅段の入力端子を第１増幅段の第
１接続点に結合させる出力端子以外の出力端子に
結合させたことを特徴とする演算増幅器。６特許請求の範囲第３項または第４項に記載の
演算増幅器において、第２増幅段の他の入力端子
を第１増幅段の第１接続点に結合させる出力端子
以外の出力端子に結合させたことを特徴とする演
算増幅器。７特許請求の範囲第１項ないし第６項のいずれ
か一項に記載の演算増幅器において、第２接続点
を演算増幅器の出力端子に通ずる第２増幅段の出
力端子に直接接続したことを特徴とする演算増幅
器。８特許請求の範囲第１項ないし第７項のいずれ
か一項に記載の演算増幅器において、当該演算増
幅器が、利得は前記第２増幅段の利得よりも遥か
に小さいが単位時間当たりの最大出力電流変化が
前記第２の増幅段の単位時間当たりの最大出力電
流変化よりも遥かに大きい第３増幅段を更に有
し、この第３増幅段の１個以上の入力端子が前記
第１増幅段の１個以上の出力端子に結合され、前
記第３増幅段の出力端子が前記第２増幅段の出力
端子に、当該第３増幅段を介してなされる増幅が
非反転増幅となるように、結合されていることを
特徴とする演算増幅器。