JPS60239108A - 改良形相互コンダクタンス増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 この発明は増幅器、特にモノリシック集積回路増幅器に
、更に詳しくは、非常に高い利得・帯域幅積を持ったそ
の種の増幅器に、更に詳しくは、非常に高い利得・帯域
幅積を持った計測用増幅器に関係している。

「古典的な」単極演算増幅器は次式で与えられる利得を
持っている。

この式において、ｖｉｎは「小さい信号」又は交流入力
電圧であり、又Ｖｏｕｔは交流出力電圧である。

Ｃ８は補償コンデンサのキャパシタンス、亀は増幅器の
相互コンダクタンスである。技術に通じた者は知ってい
ることであるが、この種の回路の利得・帯域幅積は本質
的に一定である。これは、増幅器の閉ループ利得を増大
させるにつれてそれの帯域幅がそれに比例して減小し、
従って高い周波数で高い利得を得ることが非常に困難で
あることを意味する。

計測用増幅器は通常、小さい差分入力信号を増幅して差
分又はシングルエンドの出力信号を発生するために使、
用されて千・そのよこな計測用増幅器は通常、共通の利
得設定用抵抗器によって互いに結合された二、つ？シン
グルエンデツド増幅器と差分・シングルエンデツド変換
器又は差動増幅器とを利用している。

増１幅器ちび計測用、増幅器の利得・帯域幅積の改善に
おける最近の重要な進歩は、［固体回路のアイイ、−イ
ーイー・ジャーナルＪＳＣ−１７巻第６号、１９８２年
１２月号の１１０２〜１１１１ページにおけるパーサ及
びカウンタによる［１２ビット分解能方式のためのプロ
グラム可能な計測用増幅器Ｊ　（’　Ａ　Ｐｒｏｇｒａ
ｍｍａｂｌｅ、　ＩｎｓｔｒｕｍｅｎｔａｔｉｏｎＡｍ
ｐｌｉｆｉｅｒ　ｆｏｒ　１２−Ｂｉｔ　Ｒｅ５ｏｌｕ
ｔｉｏｎ　８ｙｓｔｅｎｕｉ　’　ｒｂｙ　Ｗｕｒｃｅ
ｒ　ａｎｄ　Ｃｏｕｎｔｓ＋　ｐａｇｅ　１１０２−１
１１１　ｏｆｔｈｅ　ＩＥ）Ｊ　Ｊｏｕｒｎａｌ　ｏｆ
　５ｏｌｉｄ　５ｔａｔａ　Ｃ１ｒｃｕｉｔｓ　＋Ｖｏ
ｌ　５Ｃ−１７Ｎｏ、　６　＋　Ｄｅｃｅｍｂｅｒ　１
９８２）に詳細に記載されており、ここではこれを援用
する。この文献の図１には簡単化、された計測用増幅器
が示されており、又図２には計測用増幅器の完全な概略
図が示されている。計測用増幅器の入力段を形成する個
個の増幅器の冬流動作が１１０９及、び１１１Ｏページ
に詳細に記載されている。低い値の閉ループ利得、にお
いてのみ著しく竺善され、た利得・帯域幅積を呈する改
良形帰還増幅器回路が開示され説明されている。この開
示された回路では、入力信号がＮＰＮ　）ランジスタの
ペースに加えられそれのエミッタは加合せ点に接続され
ている。利得設定用抵抗器鞄はこの加合せ点と接地との
間に接続されている。ＮＰＮ）ランジスタのコレクタは
抵抗性負荷（例えばＰＮＰ電流源）に接続されると共に
利得Ａの演算増幅器の負入力にも接続されている。この
演算増幅器の出力はコンデンサＣによってそれの負入力
に帰還接続させると共に抵抗ＲＦによって前記の加合せ
点に接続されている。この回路に対する実効輻は次式で
与えられる。

（２）　Ｐ　（ｅｕ）＝□ ｍ　ｒ、　＋ＲＧＩｔ　ＲＦ この式は、ＡＣＬを増幅器の閉ループ利得として、次の
ように書き直せることが証明される。

ｒ６はＮＰＮ入カトランジスタの動的エミッタ抵抗であ
って、典型的には５００オームの値を持っている。帰還
抵抗ＲＦは典型的には約２ｏキ日オームの値を持ってい
る。従って、理解されるように、約４０未満の低い値の
閉ループ利得ＡＣＬに対してはｒ６　は無視することが
でき、従ってこの改良形帰還増幅器の実効利得は次式に
よって与えられる。

しかしながら、高い値のＡ。Ｌに対しては、ｒｅの項が
優勢になるので、実効相互コンダクタンスは次式で与え
られる。

それゆえ、理解されることであるが、低い閉ループ利得
に対しては、増幅器の相互コンダクタンスは「古典的な
」場合におけるように一定ではなくて、増幅器の閉ルー
プ利得に比例する。利得が増大するにつれて、帯域幅も
増大し、従って利得・帯域幅積も増大する。利得１の周
波数も又増大する。技術に通じた者は容認することであ
ろうが、このことの本当の意味は、１６項が無視できる
かぎり、閉ループ利得が増大しても帯域幅が一定にとど
まるということである。しかしながら、閉ループ電流利
得ＡＣＬが約４０を越えて増大し、従って１０項がもは
や無視できない場合には、その点からは、回路は利得・
帯域幅積が一定であるという点で「古典的な」回路のよ
うに動作する。利得ＡｃＬにおけるなお一層の増大は帯
域幅を犠牲にして行われ、従って、非常に高い周波数に
おいては低い周波数において利用可能な量に比べて非常
に小さい増幅器利得が利用可能である。

それにもかかわらず、前述のバーナーカウンツの論文に
記載された回路は商業的に非常に成功しており、その応
用の多くのものにおいては、帯域幅のために利得を犠牲
にする必要がなくなっている。大きい利得が必要とされ
ている場合には、ＮＰＮ）ランジスタのエミッタ電流を
増大させ、これによりｒｅを減小させることにより前記
の式（４）が成立するＡ。Ｌの範囲を拡大することが可
能になっている。しかしながら、エミッタ電流が増大す
ると、電力損が増大し且つ入力トランジスタのベース電
流が増大して増幅器の入力インピーダンスが減小し、且
つ又、特に高出力インピーダンスな持つた変換器が入力
トランジスタのベースに接続されている場合にはベース
電流の雑音成分が増幅されることになるので、この範囲
の拡大が可能である一定の限界が存在する。更に、増大
したベース電流に不整合があれば増幅器入力間に増大し
たオフセット電圧が生じることになろう。

それゆえ、低い閉ループ利得に対してだけでなく、高い
閉ループ利得に対しても前述の「古典的な」利得・帯域
幅の難問を回避する帰還増幅器を持つことが望ましいよ
うな非常に多くの応用分野が残存している。

発明の要約 従って、この発明の目的は、非常に高い利得・帯域幅積
を持った増幅器を与えることである。

この発明の別の目的は、非常に高い利得においてさえも
、極めて高い利得・帯域幅積を持った計測用増幅器を与
えることである。

この発明の別の目的は、最も近い従来の増幅器に過度の
付加的な複雑性及び費用を加えることなく非常に高い利
得・帯域幅積を持った帰還増幅器を与えることである。

この発明の別の目的は、低い値の増幅器閉ループ利得に
おいても又非常に高い値の同利得においても非常に高い
入力インピーダンス及び非常に高い利得・帯域幅積を有
する増幅器を与えることである。

この発明の別の目的は、非常に高い出力インピーダンス
の変換器に接続されたときに信号劣化及び／又は雑音電
流の影響を避けるために非常に高い帯域幅を有し且つ十
分に高い入力インピーダンスを有する計測用増幅器を与
えることである。

この発明の別の目的は、増幅部分及び相互コンダクタン
ヌ部分の設計において大きい融通性を呈し且つ閉ループ
利得に実質上無関係である帯域幅を持っている増幅器回
路を与えることである。

簡単に説明すれば、その発明の一実施例においては、こ
の発明は、入力への容量性帰還が施されている演算増幅
器のある第１増幅段、この第１増幅段の入力に接続され
た出力端子を備え且つ又帰還抵抗によって第１増幅段の
出力に接続された出力を備えた相互コンダクタンス回路
、この相互コンダクタンス段の第２出力端子に接続され
た利得設定用抵抗、及び増幅されるべき電圧信号を受け
るための第１人力を備え且つ出力から入力への負帰還が
施され且つこの出力が相互コンダクタンス段の制御入力
に接続されている第２増幅段からなる改良形増幅器回路
を提供する。この改良形増幅器回路は低い値及び高い値
の閉ループ利得において高い帯域幅特性を呈する。この
発明の説明された実施例では、第１及び第２の増幅段は
演算増幅器からなっている。相互コンダクタンス回路は
ＮＰＮ　）ランジスタからなっていて、それのベースは
入力増幅段に含まれた演算増幅器の出力に接続され且つ
それのエミッタはこの演算増幅器の負入力に接続されて
いる。第１演算増幅器の正入力は入力信号Ｖｉｎに接続
されている。ＮＰＮ　）ランジスタのコレクタは負荷抵
抗と第２増幅段に含まれた第２演算増幅器の負入力とに
接続されている。

第２演算増幅器の出、力は増幅器回路の小力に接続され
且つ又第２演算増幅器の負入力に容量結合されている。

第２演算増幅器回路の出力は又帰還抵抗によりＮＰＮ　
）ランジスタのエミッタに接続されている。ＮＰＮ　）
ランジスタのエミッタは利得設定用抵抗により接地導体
に接続されている。この発明の一実施例においては、そ
のような二つの増幅器回路が互いに接続されて計測用増
幅器を構成している。第１演算増幅器の機能は第１演算
増幅器の利得でＮＰＮ　）ランジスタのエミッタ抵抗を
実効上除算して、非常に低い閉ループ利得値においてさ
えもＮＰＮ）ランジスタの「実効」エミッタ抵抗を無視
できるようにすることである。これにより増幅器回路の
実効相互コンダクタンスは帰還量によって決定されると
ころにより低い値はもとより高い値の閉ループ利得にお
いても閉ループ利得に比例するようになる。

発明の説明 今度は第１図について述べると、増幅器１は利得ＡＩの
演算増幅器２、及び利得Ａ２の演算増幅器３からなって
いる。演算増幅器２の正入力は導線４に接続されており
、この導線には入力電圧Ｖｉｎが加えられる。演算増幅
器の負入力は導線５に接続されている。演算増幅器２の
出力はＮＰＮ）ランジスタロ０ベースに接続されている
。トランジスタ６のエミッタは加合せ導線５に接続され
ている。導線５は利得設定用抵抗７によって接地導体８
に接続されている。トランジスタ６のコレクタは、電流
源９として図示されている抵抗性負荷によって結合され
ている。トランジスタ６のコレクタは又導線１０によっ
て演算増幅器３の負入力に接続されている。演算増幅器
３の負入力は又帰還コンデンサ１１によって演算増幅器
３の出力に接続されており、この出力は又出力端子１２
に接続されている。出力端子１２には増幅器３によって
出力電圧Ｖｏｕｔが発生される。導体１２は又帰還抵抗
１３によって導線５に接続されている。加合せ導線５と
接地導体８との間には定電流源２４が接続されている。

定電流源２４により供給される電流の値は、トランジス
タ６に適当な直流バイアスを与えて正常に動作させるよ
うにするため、抵抗性負荷すなわち電流源９に流れる電
流の動作値に等しい。演算増幅器３の正入力は算池又は
電圧源１４によって示されたバイアス源に接続されてい
る。

増幅器１の動作を説明する目的のために、利得設定用抵
抗７の値はＲＧＯ値を持っているものと仮定し、帰還抵
抗１３はＲＦで示された値を持っており、又負荷装置９
の抵抗値は値ＲＬを持っているものとする。１０００の
閉ループ利得に対しては、ＲＧの典型的な値は２０オー
ム、典型的な値のＲＦは２０キロオーム、又典型的な値
のＲＬは１メグオームになるであろう。Ａ１及びＡ２の
典型的な値は１０’ないし１０６であろう。

前述の増幅器回路の実効輻は次式で与えられる。

Ａ　Ｉ　ＡＣＬ この式は技術に通じた者によって容易に導き出されるの
で、この式の厳密な導出は便宜上省略する。しかしなが
ら、直観的に理解され得ることであるが、上の式は、ト
ランジスタ６の動的エミッタ抵抗ｒｅがここでは演算増
幅器２の利得ＡＩで除算されていることを除けば、最も
近い従来の増幅器に対する前記の式（３）と同じである
。演算増幅器２０機能はＮＰＮ）ランジスタロの実効１
ｍをＡＩ　に等しい係数だけ増大させることである。

Ａ１は百方を容易に越える値を持つことができるので、
理解され得るように、上の式（６）におけるｒｅ／Ａｌ
は非常に大きい値の閉ループ利得ＡＣＬに対しては無視
することができ、従って増幅器１に対する利得式におけ
る実効相互コンダクタンスは次式ビよって与えられる。

これは、前述のパーサーカウンッ文献に記載された入力
回路における低い閉ループ利得に対して当てはまる上の
式（４）と同じである。しかしながらこの発明の回路に
おいては、この式は低い値だけでなくすべての実用的な
値の閉ループ利得Ａ。Ｌにおいて適用可能である。それ
ゆえ、この発明の回路は最も近い従来の増幅器における
前述の欠点を受けない。はとんどすべての実用値のＡ１
及びＡ２に対して、増幅器１は閉ループ利得ＡｃＬに比
例する利得・帯域幅積を持っている。非常に高い値の閉
ループ利得においても非常に低い値のものにおけるとほ
ぼ同じ帯域幅が達成されるので、回路設計者はこの発明
の増幅器においては利得と帯域幅との間の望ましくない
妥協をする必要がない。

これは高周波増幅器の設計、特にこれの計測用増幅器へ
の応用において重要な前進を意味する。

第３図は第１図の増幅器の動作を図解するのに有効であ
ると思われる典型的なボード線図を示している。第３図
において、符号１６は「古典的な」演算増幅器の周波数
応答を示しており、水平目盛における周波数の対数に対
して垂直目盛には増幅器利得の対数が表示されている。

増幅器利得が増大すれば帯域幅が減小することは容易に
理解される。符号１７は第１図の増幅器の対応する周波
数応答を示している。曲線１７は曲線１６よりも各周波
数においてはるかに高い値の増幅器利得を示している。

この改善は、「古典的な」増幅器構造（これにおいては
増幅器の負入力に入力信号が加えられる）に対して、第
１図に示したように演算増幅器２とＮＰＮ）ランジスタ
ロとの組合せを施した結果達成されたものである。第３
図において垂直線１８は増幅器１を動作させることが望
まれる特定の周波数を示している。Ｒ，の値を調整する
ことによって増幅器の利得が増大させられるにつれて、
増幅器利得は線１７によって表示された限界まで線１８
に沿って上方へ移動するが、増幅器ｌの帯域幅は減小し
ない。

アナログ・デバイシズ（Ａｍａｌｏｇ　Ｄｅｖｉｃｅｓ
　）　５２４計測用増幅器を用いて実現された、最も近
い既知の従来の回路に対する第１図の改良形相互コンダ
クタンス増幅器１の利得・帯域幅積の改善が第４図に図
解されている。第４図において、符号２５はこの発明の
回路の閉ループ利得対利得・帯域幅積の図を示している
。曲線２６．２７及び２８はアナログ・デバイシダ５２
４形の計測用増幅器における２５．５０及び１００マイ
クロアンペアの（ＮＰＮ入カトランジスタの）コレクタ
（及びエミッタ）電流に対する対応する図である。これ
らの曲線から明らかにわかることであるが、この発明の
改良形相互コンダクタンス増幅器の利得・帯域幅積が非
常に高い値の閉ループ利得においてさえも一定でないの
に対し、従来の増幅器については、４０以上の利得にお
いて、又ＮＰＮ入カトランジスタにおける相当に増大し
たエミッタ電流においてさえも、大きい帯域幅で達成す
るためには利得を相当犠牲にすることが必要である。

今度は第２図に言及すると、第１図の増幅器１において
実現された概念を利用した計測用増幅器２０の簡単化さ
れた回路概略図である。計測用増幅器２０は点線２１で
包囲されたものを含む二つの増幅器段からなっており、
この二つのものは増幅器１に本質的には同一である。第
２図においては第１図に示されたものに対応する構成部
分を示すために類似の符号が使用されている。すなわち
第２図に示された計測用増幅器２０は第１図における１
のような二つの改良形帰還増幅器からなっていて、これ
らの加合せ接続点５−１及び５−２が利得設定用抵抗７
Ａによって相互に接続され、且つ、共通のバイアス源１
４Ａがそれらの第２段増幅器３の正入力に接続されてい
る。電流源９と同じ定電流を持っている電流源２４−１
が接地導体８と加合せ接続点５−１との間に接続されて
いる。同様に、電流源２４−２が導線５−２と接地導体
８との間に接続されている。技術に通じた者は証明でき
ることであるが、この計測用増幅器の伝達特性は、ΔＶ
量ｎ　＝　Ｖｌｎ　ｌ　−Ｖｉｎ　２として、次式で与
えられる。

この計測用増幅器２０はこれが包含している二つの帰還
増幅器のそれぞれに対するものと同様の利得・帯域幅積
を持っている。計測用増幅器の帯域幅は、小さい値の閉
ループ利得はもとより非常に大きい値のものに対しても
本質的にそれの閉ループ利得に無関係である。

これまでこの発明をその幾つかの特定の実施例について
説明してきたが、技術に通じた者はこの発明の真の精神
及び範囲から外れることなく既述の実施例に種々の変更
を施すことができるであろう。例えば、特にある種のレ
ベルシフトが望まれるような場合には、開示されたＮＰ
Ｎ）ランジスタの代わりに電界効果トランジスタＭＯ８
ＦＥＴ又はＪＦＥＴが有利であるかもしれない。開示さ
れた演算増幅器以外の増幅回路を用いて増幅器２及び３
を有利に実現することができるかもしれない。

例えば、第１図における増幅器２は典型的な演算増幅器
よりもはるかに簡単な増幅器を用いて実現することがで
きる。同様に、典型的な演算増幅器よりも複雑でない増
幅器回路を用いて増幅器３を実現することができる。図
示のＲＦ抵抗以外の形式の帰還、例えば電流帰還を使用
することができる。第１図に示された補償コンデンサ１
１のそのとおりの接続以外のこの発明の回路の別の補償
方法も又準備されるかもしれない。

【図面の簡単な説明】

第１図はこの発明による改良形相互コンダクタンス増幅
器の概略的回路図である。 第２図は第１図に示されたものに類似した二つの改良形
相互コンダクタンス増幅器を利用した計測用増幅器の回
路図である。 第３図は第１図の改良形相互コンダクタンス増幅器の動
作を説明するのに有効なボード線図である。 第４図は最も近い従来の増幅器に対する第１図の改良形
相互コンダクタンス増幅器の比較を説明するのに有効な
対数図表である。

Claims (1)

1. 【特許請求の範囲】 （１）入力電圧信号を受けるための入力導線と出力電圧
   信号が発生される出力導線とを備えている増幅器回路で
   あって、 前記の入力導線に接続された第１人力、第２人力、及び
   出力を備えた第１増幅器、 第１端子、第２端子及び第３端子を備えていて、前記の
   第１端子が前記の、第２端子及び第３端子における電流
   を制御し、前記の第１端子及び第２端子がそれぞれ前記
   の第１増幅器の前記の出力及び前記の第２人力に接続さ
   れているトランジスタ、第１人力、前記のトランジスタ
   の前記の第３端子に接続された第２人力、及び出力を備
   えた第２増幅器、 前記のトランジスタの前１記の第３端子に接続された負
   荷素子、 前記の第２増幅器の前記の出力と前記の第、２増幅器の
   前記の第２人力との間に接続された補償コンデンサ、 前記の第２増５幅器の前記の出方と前記のトランジスタ
   の前記の第２端子との間に接続された帰還抵抗器、 前記のトランジスタの前記の第２端子に接続された利得
   設定用抵抗器、並びに 前記の第２増幅器の前記の第１人力を所定のレベルにバ
   イアスするた、めの装置 を備えている前記の増幅器回路。 （２）　前記の第１及び第２の増幅器回路がそれぞれ演
   算増幅器回路からなっている、特許請求の範囲第１項記
   −の増幅器回路。 （３）前記のトランジスタがバイポーラ、トランジスタ
   であって、ｋ記のトランジスタの前記の第１、第２及び
   第３の端子がそれぞれ前記のバイポーラトランジスタの
   ペース、エミッタ及びコレクタである、特許請求の範囲
   第２項に記載の増幅器回路。 （４）前記のトランジスタがＮＰＮ）２ンジスタであり
   、前記の第１及び第２の増幅器が演算増幅器であり、且
   つ前記の第１及び第２の増幅器のそれぞれのものの第１
   人力がそれの正入力であり、且つ前記の第１及び第２の
   増幅器のそれぞれのものの第２人力がそれの負入力であ
   る、特許請求の範囲第３項に記載の増幅器回路。 （５）前記の負荷素子が大約１０００オームないし１メ
   グオームの範囲の抵抗値を持っており、前記の帰還抵抗
   器が大約１０００オームないし１００キロオームの範囲
   の抵抗値を持っており、且つ前記の利得設定用抵抗器が
   少なくとも大約１０オームの抵抗値を持っている、特許
   請求の範囲第４項に記載の増幅器回路。 （６）前記の帰還抵抗値に対する前記の増幅器回路の前
   記の閉ループ利得の比の値が前記の第１増幅器の利得を
   乗算された前記の相互コンダクタンス素子の相互コンダ
   クタンスよりも相当に小さくなるように前記の第１増幅
   器の利得が十分に大きい値を持っている、特許請求の範
   囲第１項に記載の増幅器回路。 （力　前記の負荷素子に流れる電流に１１ぼ等しいバイ
   アス電流を前記のトランジスタに流すために前記のトラ
   ンジスタのエミッタに接続された装置を更に備えている
   、特許請求の範囲第４項に記載の増幅器回路。 （８）　（ａ）　入力への容量性帰還を備えた演算増幅
   器からなる第１増幅段、 （ｂ）　負荷素子と前記の第１増幅段の前記の入力とに
   接続された第１端子、及び帰還抵抗器によって前記の第
   １増幅段の出力に接続された第２端子を備えた相互コン
   ダクタンス回路、（ｃ）改善された利得・帯域幅積を有
   する増幅器回路の利得を設定するために前記の帰還抵抗
   器に接続された利得設定用抵抗器、並びに（ｄ）　前記
   の増幅器回路の入力に接続された第１人力、前記の相互
   コンダクタンス回路の入力に接続された出力、及び前記
   の利得設定用抵抗器及び前記の帰還抵抗器の接続部に接
   続された第２人力を備えた第２増幅段 を備えていて、これにより、前記の相互コンダクタンス
   回路の実効相互シンダクタンスが十分に高められて前記
   の増幅器回路の実効相互コンダクタンスが低い閉ループ
   利得においても且つ又非常に高い閉ループ利得において
   も前記の増幅器回路の閉ループ利得にほぼ比例するよう
   になっている前記の改善された利得・帯域幅積を有する
   増幅器回路。 （９）第１増幅器の入力に交流入力信号を加えてこの第
   １増幅器に第１信号を発生さセる段階、前記の第１信号
   を相互コンダクタンス回路の制御入力に加えて前記の相
   互コンダクタンス回路を通る電流における対応する変動
   を生じさせ、これにより前記の相互コンダクタンス回路
   の相互コンダクタンスを前記の第１増幅器の利得で実効
   上乗算する段階、 前記の第１信号に応答して前記の相互コンダクタンス回
   路で負帰還信号を発生してこの負帰還信号を前記の第１
   増幅器の入力に加える段階、及び前記の第１信号に応答
   して前記の相互コンダクタンス回路により発生された出
   力信号を、出力が抵抗により前記の相互コンダクタンス
   回路に帰還接続されている第２増幅器の入力に加える段
   階、からなっていて、前記の第１増幅器による増幅の結
   果として生じる前記の相互コンダクタンス素子の実効相
   互コンダクタンスの増大のために増幅器の相互コンダク
   タンスが、前記の帰還抵抗値に対する前記の増幅器の閉
   ループ利得の比が前記の第１増幅器の前記の利得で乗算
   された前記の相互コンダクタンス素子の相互コンダクタ
   ンスよりも相当に小さい値に至るまでのすべての値の閉
   ループ利得において前記の増幅器の閉ループ利得にほぼ
   比例するようになっている、 増幅器の帯域幅をそれの高い値の閉ループ利得において
   増大させるようにする増幅器の動作方法。 （ｉｆ）　それぞれ加合せ接続点導体を備えた第１及び
   第２の増幅器回路、並びに前記の第１及び第２の増幅器
   回路の前記の加合せ接続点導線を互いに接続する利得設
   定用抵抗器を備えている計測用増幅器であって、前記の
   第１及び第２の増幅器回路のそれぞれが （、）　入力電圧信号を受けるための入力導線及び出力
   信号が発生される出力導線、 （ｂ）　前記の入力導線に接続された第１人力、第２人
   力、及び出力を備えた第１増幅器、（ｃ）　第１、第２
   及び第３の端子を備えていて、前記の第１端子が前記の
   第２及び第３の端子における電流を制御し、前記の第１
   及び第２の端子がそれぞれ前記の第１増幅器の前記の出
   力及び前記の第２人力に接続され、前記の第２端子が又
   増幅器回路の加合せ接続点導線に接続されているトラン
   ジスタ、 （ｄ）　第１人力、前記のトランジスタの前記の第３端
   子に接続された第２人力、及び出力を備えた第２増幅器
   、 （、）　前記のトランジスタの前記の第３端子に接続さ
   れた負荷素子、 （ｆ）　前記の第２増幅器の前記の出力と前記の第２増
   幅器の前記の第２人力との間に接続された補償コンデン
   サ、 （ｇ）　前記の第２増幅！の前記の出力と前記の加合せ
   接続点導線との間に接続された帰還抵抗器、並びに （ｈ）　前記のトランジスタにバイアス電流を流すため
   に増幅器回路の加合せ接続点導線に接続された電流源装
   置、 を備えていて、前記の計測用増幅器の出力が前記の第１
   増幅器の前記の出力と前記の第２増幅器の前記の出力と
   の間の電圧差である 前記の計測用増幅器。