JP3360911B2 - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JP3360911B2 JP3360911B2 JP35068593A JP35068593A JP3360911B2 JP 3360911 B2 JP3360911 B2 JP 3360911B2 JP 35068593 A JP35068593 A JP 35068593A JP 35068593 A JP35068593 A JP 35068593A JP 3360911 B2 JP3360911 B2 JP 3360911B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- differential
- differential amplifier
- input
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【目次】以下の順序で本発明を説明する。
産業上の利用分野
従来の技術（図８及び図９）
発明が解決しようとする課題（図１０）
課題を解決するための手段（図１及び図５）
作用（図１）
実施例（図１〜図７）
発明の効果
【０００２】
【産業上の利用分野】本発明は差動増幅回路に関し、例
えば集積回路チツプ上に形成したものに適用し得る。
えば集積回路チツプ上に形成したものに適用し得る。
【０００３】
【従来の技術】従来、この種の差動増幅回路において
は、入力信号の直流電圧成分と異なる直流電圧成分を出
力信号に与えるため差動増幅段の前段にエミツタフオロ
ワを接続したものが考えられている。
は、入力信号の直流電圧成分と異なる直流電圧成分を出
力信号に与えるため差動増幅段の前段にエミツタフオロ
ワを接続したものが考えられている。
【０００４】図８に示すように、差動増幅回路１は、コ
レクタを接地ラインＧＮＤに接続されたＰＮＰ型トラン
ジスタＱ１のベースに入力信号Ｓ１が与えられる。トラ
ンジスタＱ１は、エミツタが電流源２を介して電源Ｖ
ＣＣに接続され、エミツタの出力信号Ｓ２を差動増幅段
３の非反転入力端Ｐ１に入力する。差動増幅段３の出力
信号Ｓ３は出力端Ｐ３より反転入力端Ｐ２に直接帰還さ
れる。
レクタを接地ラインＧＮＤに接続されたＰＮＰ型トラン
ジスタＱ１のベースに入力信号Ｓ１が与えられる。トラ
ンジスタＱ１は、エミツタが電流源２を介して電源Ｖ
ＣＣに接続され、エミツタの出力信号Ｓ２を差動増幅段
３の非反転入力端Ｐ１に入力する。差動増幅段３の出力
信号Ｓ３は出力端Ｐ３より反転入力端Ｐ２に直接帰還さ
れる。
【０００５】次に、入力信号Ｓ１が接地ラインＧＮＤを
基準として入力され、出力信号Ｓ３に接地ラインＧＮＤ
を基準とする一定の直流電圧成分を与えて出力する場合
には、図９に示す差動増幅回路４が使用される。差動増
幅回路４は、差動増幅回路１の構成のうち出力端Ｐ３が
反転入力端Ｐ２に直接接続されることに代えて抵抗Ｒ１
を介して反転入力端Ｐ２に接続されている。また抵抗Ｒ
１及び反転入力端Ｐ２の接続中点は抵抗Ｒ２を介して接
地ラインＧＮＤに接続されている。
基準として入力され、出力信号Ｓ３に接地ラインＧＮＤ
を基準とする一定の直流電圧成分を与えて出力する場合
には、図９に示す差動増幅回路４が使用される。差動増
幅回路４は、差動増幅回路１の構成のうち出力端Ｐ３が
反転入力端Ｐ２に直接接続されることに代えて抵抗Ｒ１
を介して反転入力端Ｐ２に接続されている。また抵抗Ｒ
１及び反転入力端Ｐ２の接続中点は抵抗Ｒ２を介して接
地ラインＧＮＤに接続されている。
【０００６】因みに、トランジスタＱ１のエミツタ面積
は差動増幅段３の入力用差動対のトランジスタのエミツ
タ面積と同一である。このときの出力信号Ｓ３の直流電
圧成分ＶＤＣは抵抗Ｒ１、Ｒ２の比に応じて決まり、次
式、
は差動増幅段３の入力用差動対のトランジスタのエミツ
タ面積と同一である。このときの出力信号Ｓ３の直流電
圧成分ＶＤＣは抵抗Ｒ１、Ｒ２の比に応じて決まり、次
式、
【数１】
で表される。
【０００７】
【発明が解決しようとする課題】ところが、上述の構成
のように差動増幅段３の前段に直流電圧成分シフト用エ
ミツタフオロワを接続するとエミツタフオロワのために
ノイズが増加するという問題があつた。
のように差動増幅段３の前段に直流電圧成分シフト用エ
ミツタフオロワを接続するとエミツタフオロワのために
ノイズが増加するという問題があつた。
【０００８】例えば差動増幅回路４で発生するノイズに
ついて信号の流れで考えると、図１０に示すように、入
力信号Ｓ１の入力電圧ＶINはトランジスタＱ1 で発生す
るノイズ電圧ＶN(Q1) を加えられ、出力信号Ｓ３の出力
電圧ＶOUT を帰還量β倍した帰還電圧ＶA を引かれる。
帰還量βは次式、
ついて信号の流れで考えると、図１０に示すように、入
力信号Ｓ１の入力電圧ＶINはトランジスタＱ1 で発生す
るノイズ電圧ＶN(Q1) を加えられ、出力信号Ｓ３の出力
電圧ＶOUT を帰還量β倍した帰還電圧ＶA を引かれる。
帰還量βは次式、
【数２】
で求められる。
【０００９】さらにこの電圧には、差動増幅段３の入力
用差動対のトランジスタで発生するノイズ電圧ＶN(OP)
が加えられ、差動増幅段３のオープンループゲインＡだ
け増幅されて出力電圧ＶOUT となる。これにより次式、
用差動対のトランジスタで発生するノイズ電圧ＶN(OP)
が加えられ、差動増幅段３のオープンループゲインＡだ
け増幅されて出力電圧ＶOUT となる。これにより次式、
【数３】
及び次式、
【数４】
を得る。出力電圧ＶOUT は、（３）式及び（４）式より
次式、
次式、
【数５】
で表される。
【００１０】ここでトランジスタＱ１のエミッタ面積が
差動増幅段３の入力用差動対のトランジスタのエミツタ
面積と同一であることにより、トランジスタＱ１及び差
動増幅段３の入力用差動対のトランジスタで発生するノ
イズ電圧ＶＮ（Ｑ１）及びＶＮ（ＯＰ）が全て等しいと
し、その値をＶＮとすると、ノイズ電圧Ｖ
Ｎ（Ｑ１）は、次式、
差動増幅段３の入力用差動対のトランジスタのエミツタ
面積と同一であることにより、トランジスタＱ１及び差
動増幅段３の入力用差動対のトランジスタで発生するノ
イズ電圧ＶＮ（Ｑ１）及びＶＮ（ＯＰ）が全て等しいと
し、その値をＶＮとすると、ノイズ電圧Ｖ
Ｎ（Ｑ１）は、次式、
【数６】
となる。
【００１１】同様にノイズ電圧ＶN(OP) は、差動増幅段
３に入力用差動対のトランジスタが配されていることに
より次式、
３に入力用差動対のトランジスタが配されていることに
より次式、
【数７】
となり、（５）式も次式、
【数８】
と表し得る。
【００１２】これにより出力電圧ＶOUT は（６）式〜
（８）式より次式、
（８）式より次式、
【数９】
となる。この（９）式において第１項が信号成分であ
り、第２項がノイズ成分であり、この第２項で表現され
るノイズ成分を少しでも押さえることが必要となる。
り、第２項がノイズ成分であり、この第２項で表現され
るノイズ成分を少しでも押さえることが必要となる。
【００１３】本発明は以上の点を考慮してなされたもの
で、差動増幅部の前段にトランジスタを接続したとき発
生するノイズを従来に比して一段と減少させ得る差動増
幅回路を提案しようとするものである。
で、差動増幅部の前段にトランジスタを接続したとき発
生するノイズを従来に比して一段と減少させ得る差動増
幅回路を提案しようとするものである。
【００１４】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、ＰＮＰ型トランジスタＱ１ とＮ
ＰＮ型トランジスタＱ２ とのエミツタを共通に接続し
て形成されたトランジスタ差動対Ｑ１ 及びＱ２ を有
し、当該トランジスタ差動対Ｑ１ 及びＱ２ の一方のＰ
ＮＰ型トランジスタＱ１ 又はＮＰＮ型トランジスタＱ
２ に入力信号Ｓ１が接地ラインＧＮＤを基準として入
力される差動入力部５Ａと、トランジスタ差動対Ｑ１
及びＱ２ の他方のＮＰＮ型トランジスタＱ２ 又はＰＮ
Ｐ型トランジスタＱ１ に電流調整手段Ｒ３ 又は２によ
つて所定電流を流して当該他方のＮＰＮ型トランジスタ
Ｑ２ 又はＰＮＰ型トランジスタＱ１ より得た信号Ｓ４
を差動入力端Ｐ１ 及びＰ２ の一方の入力端Ｐ１ に取
り込んで増幅することにより接地ラインＧＮＤを基準と
して出力信号Ｓ５を出力する差動増幅部３とを設け、当
該差動増幅部３の出力信号Ｓ５を他方のＮＰＮ型トラン
ジスタＱ２ 又はＰＮＰ型トランジスタＱ１ に負帰還す
ることにより当該出力信号Ｓ５を負帰還制御する。
め本発明においては、ＰＮＰ型トランジスタＱ１ とＮ
ＰＮ型トランジスタＱ２ とのエミツタを共通に接続し
て形成されたトランジスタ差動対Ｑ１ 及びＱ２ を有
し、当該トランジスタ差動対Ｑ１ 及びＱ２ の一方のＰ
ＮＰ型トランジスタＱ１ 又はＮＰＮ型トランジスタＱ
２ に入力信号Ｓ１が接地ラインＧＮＤを基準として入
力される差動入力部５Ａと、トランジスタ差動対Ｑ１
及びＱ２ の他方のＮＰＮ型トランジスタＱ２ 又はＰＮ
Ｐ型トランジスタＱ１ に電流調整手段Ｒ３ 又は２によ
つて所定電流を流して当該他方のＮＰＮ型トランジスタ
Ｑ２ 又はＰＮＰ型トランジスタＱ１ より得た信号Ｓ４
を差動入力端Ｐ１ 及びＰ２ の一方の入力端Ｐ１ に取
り込んで増幅することにより接地ラインＧＮＤを基準と
して出力信号Ｓ５を出力する差動増幅部３とを設け、当
該差動増幅部３の出力信号Ｓ５を他方のＮＰＮ型トラン
ジスタＱ２ 又はＰＮＰ型トランジスタＱ１ に負帰還す
ることにより当該出力信号Ｓ５を負帰還制御する。
【００１５】また本発明においては、ＰＮＰ型トランジ
スタＱ３ とＮＰＮ型トランジスタＱ４ とのエミツタを
共通に接続して形成されたトランジスタ差動対Ｑ３ 及
びＱ４ を有し、当該トランジスタ差動対Ｑ３ 及びＱ
４ の一方のＰＮＰ型トランジスタＱ３ 又はＮＰＮ型ト
ランジスタＱ４ に入力信号Ｓ１が接地ラインＧＮＤを
基準として入力される差動入力部８Ａと、トランジスタ
差動対Ｑ３ 及びＱ４ の他方のＮＰＮ型トランジスタＱ
４ 又はＰＮＰ型トランジスタＱ３ に電流調整手段Ｒ
３ 又は２によつて所定電流を流して当該他方のＮＰＮ
型トランジスタＱ４又はＰＮＰ型トランジスタＱ３ よ
り得た信号Ｓ６を差動入力端Ｐ１ 及びＰ２の一方の入
力端Ｐ１ に取り込んで増幅することにより接地ライン
ＧＮＤを基準として出力信号Ｓ７を出力する差動増幅部
３と、当該差動増幅部３の出力信号Ｓ７が入力され、当
該出力信号Ｓ７の周波数成分の周波数に応じて当該周波
数成分を調整した成分調整信号Ｓ８を出力する周波数成
分調整手段Ｒ１ 、Ｒ２ 、Ｒ５、Ｒ６ 、Ｃ１ 及びＣ
２ とを設け、当該成分調整信号Ｓ８を他方のＮＰＮ型
トランジスタＱ４ 又はＰＮＰ型トランジスタＱ３ に負
帰還することにより差動増幅部３の出力信号Ｓ７を負帰
還制御する。
スタＱ３ とＮＰＮ型トランジスタＱ４ とのエミツタを
共通に接続して形成されたトランジスタ差動対Ｑ３ 及
びＱ４ を有し、当該トランジスタ差動対Ｑ３ 及びＱ
４ の一方のＰＮＰ型トランジスタＱ３ 又はＮＰＮ型ト
ランジスタＱ４ に入力信号Ｓ１が接地ラインＧＮＤを
基準として入力される差動入力部８Ａと、トランジスタ
差動対Ｑ３ 及びＱ４ の他方のＮＰＮ型トランジスタＱ
４ 又はＰＮＰ型トランジスタＱ３ に電流調整手段Ｒ
３ 又は２によつて所定電流を流して当該他方のＮＰＮ
型トランジスタＱ４又はＰＮＰ型トランジスタＱ３ よ
り得た信号Ｓ６を差動入力端Ｐ１ 及びＰ２の一方の入
力端Ｐ１ に取り込んで増幅することにより接地ライン
ＧＮＤを基準として出力信号Ｓ７を出力する差動増幅部
３と、当該差動増幅部３の出力信号Ｓ７が入力され、当
該出力信号Ｓ７の周波数成分の周波数に応じて当該周波
数成分を調整した成分調整信号Ｓ８を出力する周波数成
分調整手段Ｒ１ 、Ｒ２ 、Ｒ５、Ｒ６ 、Ｃ１ 及びＣ
２ とを設け、当該成分調整信号Ｓ８を他方のＮＰＮ型
トランジスタＱ４ 又はＰＮＰ型トランジスタＱ３ に負
帰還することにより差動増幅部３の出力信号Ｓ７を負帰
還制御する。
【００１６】
【作用】従つて、差動入力部５Ａ内に配したトランジス
タ差動対Ｑ１ 及びＱ２ の一方のＰＮＰ型トランジスタ
Ｑ１ 又はＮＰＮ型トランジスタＱ２ に入力信号Ｓ１を
接地ラインＧＮＤを基準として入力し、トランジスタ差
動対Ｑ１ 及びＱ２ の他方のＮＰＮ型トランジスタＱ
２ 又はＰＮＰ型トランジスタＱ１ に電流調整手段Ｒ
３ 又は２によつて所定電流を流して得られた信号Ｓ４
を差動増幅部３で増幅することにより接地ラインＧＮＤ
を基準として出力信号Ｓ５を出力すると共に、当該出力
信号Ｓ５を差動増幅部３の帰還ループの中に入る他方の
ＮＰＮ型トランジスタＱ２ 又はＰＮＰ型トランジスタ
Ｑ１ に負帰還させて当該出力信号Ｓ５を負帰還制御す
るようにしたことにより、出力信号Ｓ５に発生するノイ
ズを一段と減少させることができる。
タ差動対Ｑ１ 及びＱ２ の一方のＰＮＰ型トランジスタ
Ｑ１ 又はＮＰＮ型トランジスタＱ２ に入力信号Ｓ１を
接地ラインＧＮＤを基準として入力し、トランジスタ差
動対Ｑ１ 及びＱ２ の他方のＮＰＮ型トランジスタＱ
２ 又はＰＮＰ型トランジスタＱ１ に電流調整手段Ｒ
３ 又は２によつて所定電流を流して得られた信号Ｓ４
を差動増幅部３で増幅することにより接地ラインＧＮＤ
を基準として出力信号Ｓ５を出力すると共に、当該出力
信号Ｓ５を差動増幅部３の帰還ループの中に入る他方の
ＮＰＮ型トランジスタＱ２ 又はＰＮＰ型トランジスタ
Ｑ１ に負帰還させて当該出力信号Ｓ５を負帰還制御す
るようにしたことにより、出力信号Ｓ５に発生するノイ
ズを一段と減少させることができる。
【００１７】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００１８】図８との対応部分に同一符号を付して示す
図１において、５は全体として集積回路上に形成された
差動増幅回路を示し、入力信号Ｓ１を差動入力段５Ａに
入力して得た差動入力段５Ａの出力信号Ｓ４を差動増幅
段３に入力する。また差動増幅回路５は、差動増幅段３
の出力信号Ｓ５を差動入力段５Ａを介して差動増幅段３
に帰還させることによつて、入力信号Ｓ１の直流電圧成
分と異なる直流電圧成分を出力信号Ｓ５に与える。
図１において、５は全体として集積回路上に形成された
差動増幅回路を示し、入力信号Ｓ１を差動入力段５Ａに
入力して得た差動入力段５Ａの出力信号Ｓ４を差動増幅
段３に入力する。また差動増幅回路５は、差動増幅段３
の出力信号Ｓ５を差動入力段５Ａを介して差動増幅段３
に帰還させることによつて、入力信号Ｓ１の直流電圧成
分と異なる直流電圧成分を出力信号Ｓ５に与える。
【００１９】差動入力段５Ａは、エミツタを共通に接続
されたＰＮＰ型トランジスタＱ１及びＮＰＮ型トランジ
スタＱ２でなり、コレクタを接地ラインＧＮＤに接続さ
れたトランジスタＱ１のベースに入力信号Ｓ１が入力さ
れる。トランジスタＱ２は、コレクタが抵抗Ｒ３を介し
て電源ＶＣＣに接続されており、コレクタの出力信号Ｓ
４を差動増幅段３の非反転入力端Ｐ１に入力する。
されたＰＮＰ型トランジスタＱ１及びＮＰＮ型トランジ
スタＱ２でなり、コレクタを接地ラインＧＮＤに接続さ
れたトランジスタＱ１のベースに入力信号Ｓ１が入力さ
れる。トランジスタＱ２は、コレクタが抵抗Ｒ３を介し
て電源ＶＣＣに接続されており、コレクタの出力信号Ｓ
４を差動増幅段３の非反転入力端Ｐ１に入力する。
【００２０】差動増幅段３は、電源ＶＣＣに比して電源
Ｖ０分だけ低い電圧が反転入力端Ｐ２に印加され、出力
信号Ｓ５をトランジスタＱ２のベースに直接入力してい
る。
Ｖ０分だけ低い電圧が反転入力端Ｐ２に印加され、出力
信号Ｓ５をトランジスタＱ２のベースに直接入力してい
る。
【００２１】次に、図１との対応部分に同一符号を付し
て示す図２において、６は全体として集積回路上に形成
された差動増幅回路を示し、入力信号Ｓ１が接地ライン
ＧＮＤを基準としてトランジスタＱ1 のベースに入力さ
れ、接地ラインＧＮＤを基準として入力信号Ｓ１の直流
電圧成分と異なる直流電圧成分をもつ出力信号Ｓ５を出
力する。
て示す図２において、６は全体として集積回路上に形成
された差動増幅回路を示し、入力信号Ｓ１が接地ライン
ＧＮＤを基準としてトランジスタＱ1 のベースに入力さ
れ、接地ラインＧＮＤを基準として入力信号Ｓ１の直流
電圧成分と異なる直流電圧成分をもつ出力信号Ｓ５を出
力する。
【００２２】差動増幅回路６は、差動増幅回路５の構成
のうち出力端Ｐ３がトランジスタＱ２のベースに直接接
続されることに代えて抵抗Ｒ１を介してトランジスタＱ
２のベースに接続されている。また抵抗Ｒ１とトランジ
スタＱ２のベースとの接続中点が抵抗Ｒ２を介して接地
ラインＧＮＤに接続されている。この差動増幅回路６に
おいても出力端Ｐ３にはＶＤＣ＝〔（Ｒ１＋Ｒ２）／Ｒ
２〕×（ＶＢＥ（Ｑ１））＋ＶＢＥ（Ｑ２）で表される
直流電圧成分ＶＤＣが与えられる。因みに、トランジス
タＱ１及びＱ２のエミツタ面積は差動増幅段３の入力用
差動対のトランジスタのエミツタ面積と同一である。
のうち出力端Ｐ３がトランジスタＱ２のベースに直接接
続されることに代えて抵抗Ｒ１を介してトランジスタＱ
２のベースに接続されている。また抵抗Ｒ１とトランジ
スタＱ２のベースとの接続中点が抵抗Ｒ２を介して接地
ラインＧＮＤに接続されている。この差動増幅回路６に
おいても出力端Ｐ３にはＶＤＣ＝〔（Ｒ１＋Ｒ２）／Ｒ
２〕×（ＶＢＥ（Ｑ１））＋ＶＢＥ（Ｑ２）で表される
直流電圧成分ＶＤＣが与えられる。因みに、トランジス
タＱ１及びＱ２のエミツタ面積は差動増幅段３の入力用
差動対のトランジスタのエミツタ面積と同一である。
【００２３】従来の場合と同様に例えば差動増幅回路６
で発生するノイズについて信号の流れで考えると、図３
に示すように、入力信号Ｓ１の入力電圧ＶINは、出力信
号Ｓ５の出力電圧ＶOUT を帰還量β倍した帰還電圧ＶA
を引かれ、トランジスタＱ1、Ｑ2 で発生するノイズ電
圧ＶN(Q1,Q2)を加えられる。さらにこの電圧は、トラン
ジスタＱ1 、Ｑ2 及び抵抗Ｒ3 で構成される差動アンプ
のゲインＡ1 倍だけ増幅され、差動増幅段３の入力用差
動対のトランジスタで発生するノイズ電圧ＶN(OP) を加
えられる。さらにこの電圧は、差動増幅段３のオープン
ループゲインＡ2 倍だけ増幅されて出力電圧ＶOUT とな
る。
で発生するノイズについて信号の流れで考えると、図３
に示すように、入力信号Ｓ１の入力電圧ＶINは、出力信
号Ｓ５の出力電圧ＶOUT を帰還量β倍した帰還電圧ＶA
を引かれ、トランジスタＱ1、Ｑ2 で発生するノイズ電
圧ＶN(Q1,Q2)を加えられる。さらにこの電圧は、トラン
ジスタＱ1 、Ｑ2 及び抵抗Ｒ3 で構成される差動アンプ
のゲインＡ1 倍だけ増幅され、差動増幅段３の入力用差
動対のトランジスタで発生するノイズ電圧ＶN(OP) を加
えられる。さらにこの電圧は、差動増幅段３のオープン
ループゲインＡ2 倍だけ増幅されて出力電圧ＶOUT とな
る。
【００２４】これにより次式、
【数１０】
及び次式、
【数１１】
を得る。出力電圧ＶOUT は、（10）式及び（11）式より
次式、
次式、
【数１２】
で表される。
【００２５】ここでトランジスタＱ１及びＱ２のエミツ
タ面積が差動増幅段３の入力用差動対のトランジスタの
エミツタ面積と同一であることにより、トランジスタＱ
１、Ｑ２及び差動増幅段３の入力用差動対のトランジス
タで発生するノイズ電圧がすべて等しいとし、その値を
ＶＮとすると、ノイズ電圧ＶＮ（Ｑ１，Ｑ２）はトラン
ジスタＱ１、Ｑ２のノイズ電圧の２乗和の平方根すなわ
ち次式
タ面積が差動増幅段３の入力用差動対のトランジスタの
エミツタ面積と同一であることにより、トランジスタＱ
１、Ｑ２及び差動増幅段３の入力用差動対のトランジス
タで発生するノイズ電圧がすべて等しいとし、その値を
ＶＮとすると、ノイズ電圧ＶＮ（Ｑ１，Ｑ２）はトラン
ジスタＱ１、Ｑ２のノイズ電圧の２乗和の平方根すなわ
ち次式
【数１３】
となる。
【００２６】同様にノイズ電圧ＶN(OP) は、差動増幅段
３に入力用差動対のトランジスタが配されていることに
より次式、
３に入力用差動対のトランジスタが配されていることに
より次式、
【数１４】
となり、（12）式も次式、
【数１５】
と表し得る。これにより出力電圧ＶOUT は（13）式〜
（15）式より次式、
（15）式より次式、
【数１６】
となる。
【００２７】ここでＡ1 を十分大きくとれば、出力電圧
ＶOUT は次式、
ＶOUT は次式、
【数１７】
となる。
【００２８】以上の構成において、実施例の出力電圧Ｖ
OUT を表す（17）式のノイズ成分と従来の出力電圧Ｖ
OUT を表す（９）式のノイズ成分とを比較すると、次
式、
OUT を表す（17）式のノイズ成分と従来の出力電圧Ｖ
OUT を表す（９）式のノイズ成分とを比較すると、次
式、
【数１８】
となる。すなわち、ノイズ成分は1.76〔dB〕減少するこ
とが分かる。
とが分かる。
【００２９】以上の構成によれば、差動入力段５Ａ内の
トランジスタＱ1 に入力信号Ｓ１を入力し、差動増幅段
３の帰還ループの中に入れて差動増幅段３の出力信号Ｓ
５を負帰還させたトランジスタＱ2 の出力信号Ｓ４を差
動増幅段３に入力して差動増幅段３の出力信号Ｓ５を負
帰還制御することによつて、発生するノイズを一段と
（ここでは約 1.8〔dB〕）減少させ得る。
トランジスタＱ1 に入力信号Ｓ１を入力し、差動増幅段
３の帰還ループの中に入れて差動増幅段３の出力信号Ｓ
５を負帰還させたトランジスタＱ2 の出力信号Ｓ４を差
動増幅段３に入力して差動増幅段３の出力信号Ｓ５を負
帰還制御することによつて、発生するノイズを一段と
（ここでは約 1.8〔dB〕）減少させ得る。
【００３０】また従来の差動増幅回路１及び４ではトラ
ンジスタＱ1 と差動増幅段３の入力用差動対のトランジ
スタとの合計３つのトランジスタがノイズ発生に関係す
る。これに対して差動増幅回路５及び６では、トランジ
スタＱ1 及びＱ2 の合計２つのトランジスタがノイズ発
生に関係する。
ンジスタＱ1 と差動増幅段３の入力用差動対のトランジ
スタとの合計３つのトランジスタがノイズ発生に関係す
る。これに対して差動増幅回路５及び６では、トランジ
スタＱ1 及びＱ2 の合計２つのトランジスタがノイズ発
生に関係する。
【００３１】これによりノイズレベルを下げる際にエミ
ツタ面積を大きくするトランジスタの数が少なくて済
み、従つて集積回路上に形成する場合チツプ面積が小さ
くてすむ。さらにトランジスタＱ１及びＱ２は縦構造ト
ランジスタを用いることができるので、ダブルベースな
どのローノイズトランジスタも使用できる。
ツタ面積を大きくするトランジスタの数が少なくて済
み、従つて集積回路上に形成する場合チツプ面積が小さ
くてすむ。さらにトランジスタＱ１及びＱ２は縦構造ト
ランジスタを用いることができるので、ダブルベースな
どのローノイズトランジスタも使用できる。
【００３２】なお上述の実施例においては、トランジス
タＱ2 が抵抗Ｒ3 を介して電源ＶCCに接続されている場
合について述べたが、本発明はこれに限らず、図４に示
す差動増幅回路７のように抵抗Ｒ3 に代えて電流源２を
接続しても良い。この場合にも上述と同様の効果を得る
ことができる。
タＱ2 が抵抗Ｒ3 を介して電源ＶCCに接続されている場
合について述べたが、本発明はこれに限らず、図４に示
す差動増幅回路７のように抵抗Ｒ3 に代えて電流源２を
接続しても良い。この場合にも上述と同様の効果を得る
ことができる。
【００３３】また上述の実施例においては、前段のトラ
ンジスタＱ1 及びＱ2 のエミツタ面積が差動増幅段３内
のそれぞれのトランジスタのエミツタ面積と同一である
と共に、帰還回路が抵抗Ｒ1 及びＲ2 だけで構成されて
周波数成分に係わりなく帰還量βが一定である場合につ
いて述べたが、本発明はこれに限らず、ノイズ源となる
前段のトランジスタのエミツタ面積が差動増幅段３内の
それぞれのトランジスタのエミツタ面積の所定倍に形成
される場合や、帰還回路で差動増幅段の出力信号の周波
数成分を調整して帰還させる場合にも適用できる。
ンジスタＱ1 及びＱ2 のエミツタ面積が差動増幅段３内
のそれぞれのトランジスタのエミツタ面積と同一である
と共に、帰還回路が抵抗Ｒ1 及びＲ2 だけで構成されて
周波数成分に係わりなく帰還量βが一定である場合につ
いて述べたが、本発明はこれに限らず、ノイズ源となる
前段のトランジスタのエミツタ面積が差動増幅段３内の
それぞれのトランジスタのエミツタ面積の所定倍に形成
される場合や、帰還回路で差動増幅段の出力信号の周波
数成分を調整して帰還させる場合にも適用できる。
【００３４】図５に示すように、集積回路上に形成され
た再生イコライザ増幅回路８は、差動増幅回路６の構成
のうち差動入力段５Ａに代えて差動入力段８Ａが配され
ており、入力信号Ｓ１を差動入力段８Ａに入力して得た
差動入力段８Ａの出力信号Ｓ６を差動増幅段３に入力す
る。
た再生イコライザ増幅回路８は、差動増幅回路６の構成
のうち差動入力段５Ａに代えて差動入力段８Ａが配され
ており、入力信号Ｓ１を差動入力段８Ａに入力して得た
差動入力段８Ａの出力信号Ｓ６を差動増幅段３に入力す
る。
【００３５】また再生イコライザ増幅回路８は差動増幅
段３の出力信号Ｓ７を抵抗Ｒ１、Ｒ２、Ｒ５、Ｒ６及び
コンデンサＣ１、Ｃ２でなる帰還回路と差動入力段８Ａ
とを介して差動増幅段３に帰還させることによつて、入
力信号Ｓ１の直流電圧成分と異なる直流電圧成分を出力
信号Ｓ７に与える。すなわち再生イコライザ増幅回路８
においては、差動増幅回路６の構成のうち帰還用抵抗Ｒ
１に加えて抵抗Ｒ５及びコンデンサＣ１でなる直列回路
が抵抗Ｒ１と並列に接続されている。また抵抗Ｒ２に加
えて抵抗Ｒ６及びコンデンサＣ２でなる直列回路が抵抗
Ｒ２と並列に接続されている。これにより周波数成分が
調整された出力信号Ｓ７の帰還信号Ｓ８がトランジスタ
Ｑ４のベースに入力されるようになつている。
段３の出力信号Ｓ７を抵抗Ｒ１、Ｒ２、Ｒ５、Ｒ６及び
コンデンサＣ１、Ｃ２でなる帰還回路と差動入力段８Ａ
とを介して差動増幅段３に帰還させることによつて、入
力信号Ｓ１の直流電圧成分と異なる直流電圧成分を出力
信号Ｓ７に与える。すなわち再生イコライザ増幅回路８
においては、差動増幅回路６の構成のうち帰還用抵抗Ｒ
１に加えて抵抗Ｒ５及びコンデンサＣ１でなる直列回路
が抵抗Ｒ１と並列に接続されている。また抵抗Ｒ２に加
えて抵抗Ｒ６及びコンデンサＣ２でなる直列回路が抵抗
Ｒ２と並列に接続されている。これにより周波数成分が
調整された出力信号Ｓ７の帰還信号Ｓ８がトランジスタ
Ｑ４のベースに入力されるようになつている。
【００３６】差動入力段８Ａは、エミツタを共通に接続
されたＰＮＰ型トランジスタＱ３及びＮＰＮ型トランジ
スタＱ４でなり、コレクタを接地ラインＧＮＤに接続さ
れたトランジスタＱ３のベースに入力信号Ｓ１が入力さ
れる。トランジスタＱ３のベースは抵抗Ｒ４を介して接
地ラインＧＮＤに接続されている。トランジスタＱ
４は、コレクタが抵抗Ｒ３を介して電源ＶＣＣに接続さ
れており、コレクタの出力信号Ｓ６を差動増幅段３の非
反転入力端Ｐ１に入力する。
されたＰＮＰ型トランジスタＱ３及びＮＰＮ型トランジ
スタＱ４でなり、コレクタを接地ラインＧＮＤに接続さ
れたトランジスタＱ３のベースに入力信号Ｓ１が入力さ
れる。トランジスタＱ３のベースは抵抗Ｒ４を介して接
地ラインＧＮＤに接続されている。トランジスタＱ
４は、コレクタが抵抗Ｒ３を介して電源ＶＣＣに接続さ
れており、コレクタの出力信号Ｓ６を差動増幅段３の非
反転入力端Ｐ１に入力する。
【００３７】トランジスタＱ３及びＱ４のエミツタ面積
は通常のトランジスタのエミツタ面積に比してそれぞれ
Ｎ倍及びＭ倍に形成されている。これによりトランジス
タＱ３及びＱ４のノイズはトランジスタＱ１及びＱ２の
ノイズＶＮ（Ｑ１））及びＶＮ（Ｑ２）に比してそれぞ
れ１／√Ｎ及び１／√Ｍとなり、トランジスタＱ３及び
Ｑ４の合計ノイズＶＮ（Ｑ３，Ｑ４）は次式、
は通常のトランジスタのエミツタ面積に比してそれぞれ
Ｎ倍及びＭ倍に形成されている。これによりトランジス
タＱ３及びＱ４のノイズはトランジスタＱ１及びＱ２の
ノイズＶＮ（Ｑ１））及びＶＮ（Ｑ２）に比してそれぞ
れ１／√Ｎ及び１／√Ｍとなり、トランジスタＱ３及び
Ｑ４の合計ノイズＶＮ（Ｑ３，Ｑ４）は次式、
【数１９】
となる。ここでトランジスタＱ１及びＱ２で発生するノ
イズが等しく、
イズが等しく、
【数２０】
とすると、（１９）式及び（２０）式より次式、
【数２１】
となる。これによりトランジスタＱ３及びＱ４の合計ノ
イズＶＮ（Ｑ３，Ｑ４）は一段と減少することが分か
る。
イズＶＮ（Ｑ３，Ｑ４）は一段と減少することが分か
る。
【００３８】この再生イコライザ増幅回路８は、入力は
ＧＮＤ基準であるが、出力は出力信号Ｓ７の波形がつぶ
れないように直流電圧成分がシフトされる。トランジス
タＱ３及びＱ４のベース・エミツタ間電圧をそれぞれＶ
ＢＥ（Ｑ３）及びＶＢＥ（Ｑ４）とすると、抵抗Ｒ１及
び抵抗Ｒ２による直流電圧成分のシフト量は次式、
ＧＮＤ基準であるが、出力は出力信号Ｓ７の波形がつぶ
れないように直流電圧成分がシフトされる。トランジス
タＱ３及びＱ４のベース・エミツタ間電圧をそれぞれＶ
ＢＥ（Ｑ３）及びＶＢＥ（Ｑ４）とすると、抵抗Ｒ１及
び抵抗Ｒ２による直流電圧成分のシフト量は次式、
【数２２】
となる。
【００３９】出力信号Ｓ７は中域の周波数成分がコンデ
ンサＣ2 でシヨートされる。これにより抵抗Ｒ2 及びＲ
6 の並列抵抗をＲ2 //Ｒ6 とすると、中域の周波数にお
けるゲインＧMID は次式、
ンサＣ2 でシヨートされる。これにより抵抗Ｒ2 及びＲ
6 の並列抵抗をＲ2 //Ｒ6 とすると、中域の周波数にお
けるゲインＧMID は次式、
【数２３】
となる。
【００４０】出力信号Ｓ７は高域の周波数成分がコンデ
ンサＣ1 でシヨートされる。これにより抵抗Ｒ1 及びＲ
5 の並列抵抗をＲ1 //Ｒ5 とすると、高域の周波数にお
けるゲインＧHIGHは次式、
ンサＣ1 でシヨートされる。これにより抵抗Ｒ1 及びＲ
5 の並列抵抗をＲ1 //Ｒ5 とすると、高域の周波数にお
けるゲインＧHIGHは次式、
【数２４】
となる。この周波数特性曲線の大まかな形は図６に示す
ようになる。
ようになる。
【００４１】さらに上述の実施例においては、トランジ
スタＱ１のコレクタが接地ラインＧＮＤに接続され、ト
ランジスタＱ２のコレクタの出力信号Ｓ４を差動増幅段
３の非反転入力端Ｐ１に入力する場合について述べた
が、本発明はこれに限らず、図７に示すように、差動入
力段５Ａに対する入力信号Ｓ１の入力位置及び差動増幅
段に対する出力信号を取り出す位置が逆となる場合にも
適用できる。
スタＱ１のコレクタが接地ラインＧＮＤに接続され、ト
ランジスタＱ２のコレクタの出力信号Ｓ４を差動増幅段
３の非反転入力端Ｐ１に入力する場合について述べた
が、本発明はこれに限らず、図７に示すように、差動入
力段５Ａに対する入力信号Ｓ１の入力位置及び差動増幅
段に対する出力信号を取り出す位置が逆となる場合にも
適用できる。
【００４２】すなわち差動増幅回路９においては、差動
入力段５ＡのトランジスタＱ２のコレクタが電源ＶＣＣ
に接続され、ベースに入力信号Ｓ１を入力される。また
トランジスタＱ１は、コレクタが抵抗Ｒ３を介して接地
ラインＧＮＤに接続され、コレクタの出力信号Ｓ９を差
動増幅段３の非反転入力端Ｐ１に入力する。差動増幅段
３は、反転入力端Ｐ２に接地ラインＧＮＤに比して電源
Ｖ０分だけ高い電圧を印加され、出力端Ｐ３の出力信号
Ｓ１０をトランジスタＱ１のベースに直接帰還させてい
る。
入力段５ＡのトランジスタＱ２のコレクタが電源ＶＣＣ
に接続され、ベースに入力信号Ｓ１を入力される。また
トランジスタＱ１は、コレクタが抵抗Ｒ３を介して接地
ラインＧＮＤに接続され、コレクタの出力信号Ｓ９を差
動増幅段３の非反転入力端Ｐ１に入力する。差動増幅段
３は、反転入力端Ｐ２に接地ラインＧＮＤに比して電源
Ｖ０分だけ高い電圧を印加され、出力端Ｐ３の出力信号
Ｓ１０をトランジスタＱ１のベースに直接帰還させてい
る。
【００４３】さらに上述の実施例においては、差動増幅
回路５及び６が集積回路のチツプ上に形成される場合に
ついて述べたが、本発明はこれに限らず、差動増幅回路
が別個の素子等で構成される場合にも適用できる。
回路５及び６が集積回路のチツプ上に形成される場合に
ついて述べたが、本発明はこれに限らず、差動増幅回路
が別個の素子等で構成される場合にも適用できる。
【００４４】
【００４５】
【００４６】
【発明の効果】上述のように本発明によれば、差動入力
部内に配したトランジスタ差動対及びの一方のＰＮＰ型
トランジスタ又はＮＰＮ型トランジスタに入力信号を接
地ラインを基準として入力し、トランジスタ差動対及び
の他方のＮＰＮ型トランジスタ又はＰＮＰ型トランジス
タに電流調整手段によつて所定電流を流して得られた信
号を差動増幅部で増幅することにより接地ラインを基準
として出力信号を出力すると共に、当該出力信号を差動
増幅部の帰還ループの中に入る他方のＮＰＮ型トランジ
スタ又はＰＮＰ型トランジスタに負帰還させて当該出力
信号を負帰還制御するようにしたことにより、出力信号
に発生するノイズを一段と減少させ得る差動増幅回路を
実現することができる。
部内に配したトランジスタ差動対及びの一方のＰＮＰ型
トランジスタ又はＮＰＮ型トランジスタに入力信号を接
地ラインを基準として入力し、トランジスタ差動対及び
の他方のＮＰＮ型トランジスタ又はＰＮＰ型トランジス
タに電流調整手段によつて所定電流を流して得られた信
号を差動増幅部で増幅することにより接地ラインを基準
として出力信号を出力すると共に、当該出力信号を差動
増幅部の帰還ループの中に入る他方のＮＰＮ型トランジ
スタ又はＰＮＰ型トランジスタに負帰還させて当該出力
信号を負帰還制御するようにしたことにより、出力信号
に発生するノイズを一段と減少させ得る差動増幅回路を
実現することができる。
【図１】本発明による差動増幅回路の一実施例を示す接
続図である。
続図である。
【図２】実施例による差動増幅回路の説明に供する接続
図である。
図である。
【図３】その信号の流れを示すシグナルフローチヤート
である。
である。
【図４】他の実施例による差動増幅回路を示す接続図で
ある。
ある。
【図５】他の実施例による再生イコライザ増幅回路の説
明に供する接続図である。
明に供する接続図である。
【図６】その出力信号のゲインの周波数特性を示す特性
曲線図である。
曲線図である。
【図７】他の実施例による差動増幅回路を示す接続図で
ある。
ある。
【図８】従来の差動増幅回路の説明に供する接続図であ
る。
る。
【図９】従来の差動増幅回路の説明に供する接続図であ
る。
る。
【図１０】その信号の流れを示すシグナルフローチヤー
トである。
トである。
１、４〜９……差動増幅回路、２……電流源、３……差
動増幅段、５Ａ、８Ａ……差動入力段。
動増幅段、５Ａ、８Ａ……差動入力段。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03F 1/34
H03F 3/45
Claims (11)
- 【請求項１】ＰＮＰ型トランジスタとＮＰＮ型トランジ
スタとのエミツタを共通に接続して形成されたトランジ
スタ差動対を有し、当該トランジスタ差動対の一方の上
記ＰＮＰ型トランジスタ又は上記ＮＰＮ型トランジスタ
に入力信号が接地ラインを基準として入力される差動入
力部と、 上記トランジスタ差動対の他方の上記ＮＰＮ型トランジ
スタ又は上記ＰＮＰ型トランジスタに電流調整手段によ
つて所定電流を流して上記他方の上記ＮＰＮ型トランジ
スタ又は上記ＰＮＰ型トランジスタより得た信号を差動
入力端の一方の入力端に取り込んで増幅することにより
上記接地ラインを基準として出力信号を出力する差動増
幅部とを具え、上記差動増幅部の上記出力信号を上記他
方の上記ＮＰＮ型トランジスタ又は上記ＰＮＰ型トラン
ジスタに負帰還することにより当該出力信号を負帰還制
御することを特徴とする差動増幅回路。 - 【請求項２】上記差動増幅部の上記出力信号を上記他方
の上記ＮＰＮ型トランジスタ又は上記ＰＮＰ型トランジ
スタに直接負帰還することを特徴とする請求項１に記載
の差動増幅回路。 - 【請求項３】上記差動増幅部の上記出力信号を、当該出
力信号を調整する帰還調整手段を介して上記他方の上記
ＮＰＮ型トランジスタ又は上記ＰＮＰ型トランジスタに
負帰還することを特徴とする請求項１に記載の差動増幅
回路。 - 【請求項４】上記帰還調整手段は、抵抗でなることを特
徴とする請求項３に記載の差動増幅回路。 - 【請求項５】上記差動入力部及び又は上記差動増幅部及
び又は上記帰還調整手段及び又は上記電流調整手段が同
一半導体チツプ上に形成されていることを特徴とする請
求項１、請求項２、請求項３又は請求項４に記載の差動
増幅回路。 - 【請求項６】ＰＮＰ型トランジスタとＮＰＮ型トランジ
スタとのエミツタを共通に接続して形成されたトランジ
スタ差動対を有し、当該トランジスタ差動対の一方の上
記ＰＮＰ型トランジスタ又は上記ＮＰＮ型トランジスタ
に入力信号が接地ラインを基準として入力される差動入
力部と、 上記トランジスタ差動対の他方の上記ＮＰＮ型トランジ
スタ又は上記ＰＮＰ型トランジスタに電流調整手段によ
つて所定電流を流して上記他方の上記ＮＰＮ型トランジ
スタ又は上記ＰＮＰ型トランジスタより得た信号を差動
入力端の一方の入力端に取り込んで増幅することにより
上記接地ラインを基準として出力信号を出力する差動増
幅部と、 上記差動増幅部の上記出力信号が入力され、当該出力信
号の周波数成分の周波数に応じて当該周波数成分を調整
した成分調整信号を出力する周波数成分調整手段と を具
え、上記成分調整信号を上記他方の上記ＮＰＮ型トラン
ジスタ又は上記ＰＮＰ型トランジスタに負帰還すること
により上記差動増幅部の上記出力信号を負帰還制御する
ことを特徴とする差動増幅回路。 - 【請求項７】上記周波数成分調整手段は、抵抗及びコン
デンサでなることを特徴とする請求項６に記載の差動増
幅回路。 - 【請求項８】上記電流調整手段は、抵抗でなることを特
徴とする請求項１、請求項２、請求項３、請求項４、請
求項５、請求項６又は請求項７に記載の差動増幅回路。 - 【請求項９】上記電流調整手段は、電流源でなることを
特徴とする請求項１、請求項２、請求項３、請求項４、
請求項５、請求項６又は請求項７に記載の差動増幅回
路。 - 【請求項１０】上記トランジスタ差動対の上記ＰＮＰ型
トランジスタ及び上記ＮＰＮ型トランジスタのエミツタ
面積と、上記差動増幅部の入力のトランジスタのエミツ
タ面積とが所定の面積比を有することを特徴とする請求
項１、請求項２、請求項３、請求項４、請求項５、請求
項６、請求項７、請求項８又は請求項９に記載の差動増
幅回路。 - 【請求項１１】上記差動入力部及び又は上記差動増幅部
及び又は上記帰還調整手段及び又は上記周波数成分調整
手段及び又は上記電流調整手段が同一半導体チツプ上に
形成されていることを特徴とする請求項６、請求項７、
請求項８、請求項９又は請求項１０に記載の差動増幅回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35068593A JP3360911B2 (ja) | 1993-12-30 | 1993-12-30 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35068593A JP3360911B2 (ja) | 1993-12-30 | 1993-12-30 | 差動増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07202582A JPH07202582A (ja) | 1995-08-04 |
| JP3360911B2 true JP3360911B2 (ja) | 2003-01-07 |
Family
ID=18412154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35068593A Expired - Fee Related JP3360911B2 (ja) | 1993-12-30 | 1993-12-30 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3360911B2 (ja) |
-
1993
- 1993-12-30 JP JP35068593A patent/JP3360911B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07202582A (ja) | 1995-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4433305A (en) | Amplifier circuit | |
| JP3088262B2 (ja) | 低歪差動増幅回路 | |
| JP3315748B2 (ja) | 増幅回路 | |
| JPH0476524B2 (ja) | ||
| JP2622321B2 (ja) | 高周波数クロス接合折返しカスコード回路 | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| JPH01317011A (ja) | 利得制御増幅器 | |
| JP3360911B2 (ja) | 差動増幅回路 | |
| JPH03154508A (ja) | 増幅器回路 | |
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| JP3381100B2 (ja) | 増幅器 | |
| JPH0527282B2 (ja) | ||
| JP2661358B2 (ja) | レベルシフト回路 | |
| JP2695787B2 (ja) | 電圧−電流変換回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| KR960011406B1 (ko) | 연산트랜스콘덕턴스증폭기(ota) | |
| JP2503887B2 (ja) | 利得可変回路 | |
| JPS646583Y2 (ja) | ||
| JP3441260B2 (ja) | 差動増幅回路におけるオフセット調整回路 | |
| JP2001509992A (ja) | 低電力高線形性対数線形制御の方法および装置 | |
| JPS6221059Y2 (ja) | ||
| JPS6113403B2 (ja) | ||
| JP2693861B2 (ja) | 増幅回路 | |
| JPH066612Y2 (ja) | 可変利得回路 | |
| JPH04343506A (ja) | 増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |