JPS646583Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は入力回路のダンピング用抵抗を増幅素
子の入力抵抗で実現し、増幅素子へのバイアス電
源回路を基準電位に交流的にバイパスした増幅器
に関する。

一般に電子機器例えば磁気記録再生装置におい
ては、再生信号の増幅器として第１図に示すもの
が使用されている。この増幅器１は入力電圧Vi
が変成器Ｔの２次側でダンピング用抵抗２により
ダンピングされつつ結合用コンデンサ３を経て供
給され、増幅用NPN型トランジスタＱ１及びカ
スコード増幅用ベース接地トランジスタＱ２で増
幅され、トランジスタＱ８と抵抗４で構成される
エミツタホロワ回路を経て出力されるように構成
されている。この増幅器の入力回路にダンピング
用抵抗２を介在させる必要性があるためそこで発
生する熱擾乱雑音により増幅器のＳ／Ｎ比が悪化
してしまうという欠点を有する。なお、第１図に
おいて、５は共振点調整用トリマコンデンサ、６
は負荷抵抗であり、抵抗７とダイオードＱ３，Ｑ
４，Ｑ５はトランジスタＱ２のベースバイアス回
路を構成し、電圧制御電源Ｖ１′と抵抗８はトラ
ンジスタＱ１のベースバイアス回路を構成する。
なお、Vccは電源である。また、電圧制御電源Ｖ
１′は出力電圧V₀の平均値を一定に保つ動きをす
る。

第１図に示す増幅器１の有する欠点を改善した
増幅器１′の１例が第２図に示される増幅器であ
る。この増幅器においては、第１図増幅器の入力
回路で必要とするダンピング用抵抗２を取り除
き、これに代つて増幅器の出力からコンデンサ
９、可変抵抗１０、固定抵抗１１を通して交流的
に負帰還をかけて実効的に第１図の抵抗Ｒ１と同
等のダンピング効果を奏せんとするものである。
このような効果を得る場合に、第２図の負帰還回
路のオープンループ利得をＧとすれば、可変抵抗
１０の調整により抵抗１１の抵抗値は第１図の抵
抗２の（１＋Ｇ）倍で作用させ得ることとなるた
め抵抗１１で生ずる入力換算雑音電圧が第１図の
ダンピング抵抗２で生ずる入力換算雑音電圧に比
して、１／√１＋倍に低減される。このように
してＳ／Ｎ比は改善されるのであるが、この増幅
器の負帰還回路は或る周波数で正帰還となり発振
することがあるのでこれを防止する回路が必要に
なる外、可変抵抗１０の値が（１＋Ｇ）倍として
作用することから純抵抗でなくなり、更には入力
回路に接続されるため電気的誘導を負帰還回路に
受け易く、増幅系全体としての周波数特性が悪化
するという欠点を有する。

本考案は上述した従来増幅器の有する欠点を解
決すべく考案されたもので、その目的は増幅器出
力からの負帰還回路を除き、増幅器入力回路で必
要とするダンピング用抵抗を増幅素子の入力抵抗
で実現し、これによりＳ／Ｎ比の向上を図り周波
数特性を改善し得る増幅器を供給することにあ
る。

以下、添付図面を参照して本考案の好適一実施
例を説明する。

第３図は本考案の増幅器の基本的回路構成図で
ある。Ｑ１及びＱ２は夫々、第１図と同様の増幅
素子である増幅用NPN型トランジスタ及びカス
コード増幅用NPN型トランジスタで、Ｑ１の入
力であるベースは入力信号源（以下、変成器につ
いて説明する。）Ｔの一端に接続されている。変
成器Ｔの他端は固定抵抗２０及び可変抵抗２１を
経てバイアス電源（定電圧源）Ｖ１へ接続される
と共に、コンデンサ２２を経て基準電位例えばア
ースへ接続されている。トランジスタＱ１のエミ
ツタは基準電位例えばアースへ接続してある。ト
ランジスタＱ２のコレクタは可変負荷抵抗２３を
経て電源Vccへ接続されると共に後述するように
出力電圧によつて制御される電圧制御電流源Ｉ
１，Ｉ２、並びに出力端子T₀へ接続されている。
トランジスタＱ２のベースは第１図と同様に、抵
抗７とダイオードＱ３，Ｑ４，Ｑ５によつて構成
されるベースバイアス回路へ接続されている。ダ
イオードＱ３，Ｑ４，Ｑ５はトランジスタＱ１の
コレクタベース間電圧V_CBを0.7ボルト程度の小さ
な一定電圧に維持するためのものである。

電圧制御電流源Ｉ１，Ｉ２は増幅器の出力電圧
直流分V_ODCが後述するような基準電圧E_Oに等し
くさせるように作用し、V_ODCがE_Oのとき電流源
Ｉ１の直流分I_1DCと電流源Ｉ２の直流分I_2DCとが
略等しくなるように構成されている。

v_gは入力信号等価電圧源、Z_gはその出力インピ
ーダンスである。

第４図は上述した電圧制御電流源Ｉ１，Ｉ２並
びに定電圧源Ｖ１を詳細に示す回路図である。

電圧制御電流源Ｉ１，Ｉ２はその電流源部分３
０，３１が、基準電圧発生回路３２からの基準電
圧E₀とトランジスタＱ２のコレクタの電圧をト
ランジスタＱと抵抗３３で構成されるエミツタホ
ロワ回路を介して出力端子３４に現われた出力電
圧V_Oとを受ける差動増幅器３５の出力信号によ
つて制御されるように構成されている。３６は差
動増幅器３５のための定電流源であり、３７は差
動増幅器の出力に接続された負荷（ローパスフイ
ルタ）で、これと差動増幅器３５の出力との接続
点３８，３９に上記出力信号が発生する。

電流源部分３０はトランジスタＱ２のコレクタ
とトランジスタＱ８と抵抗３３によつて構成され
るエミツタホロワ回路の入力との接続点４０に電
流を供給する抵抗４１を経て電源V_CCへ接続され
たラテラルPNP型トランジスタＱ６を有し、該
トランジスタＱ６のベースはラテラルPNP型ト
ランジスタＱ１１のベース及びダイオードＱ９の
カソードへ直接に、また抵抗４２を経てサブスト
レートPNP型トランジスタＱ１０のエミツタに
接続され、そしてトランジスタＱ１１のコレクタ
及びトランジスタＱ１０のベースは接続点３８へ
ベースを接続したNPN型トランジスタＱ１２の
コレクタへ接続されてその大要が構成され、これ
に加えて、ダイオードＱ９のアノードを抵抗４３
を経て電源V_CCに接続し、トランジスタＱ１０の
コレクタを接地し、トランジスタＱ１１のエミツ
タを抵抗４４を経て電源V_CCに接続し、そしてト
ランジスタＱ１２のエミツタを抵抗４４′を経て
接地してその全体が構成されている。

電流源部分３１はコレクタを接続点４０へ接続
しベースを接続点３９へ接続したNPN型トラン
ジスタＱ７のエミツタを抵抗４１′を経て接地し
て成る。

差動増幅器３５はベースを出力端子３４へ接続
したPNP型トランジスタＱ１３と、ベースを基
準電圧発生回路３２の出力（後述）へ接続した
PNP型トランジスタＱ１６とを有し、これらト
ランジスタの共通接続されたエミツタを定電流源
３６へ接続して構成されている。

定電流源３６は上述の共通接続されたエミツタ
にコレクタを接続したPNP型トランジスタＱ１
５のエミツタを抵抗４５を経て電源V_CCへ接続し
て成る。トランジスタＱ１５のベースについては
後述する。

差動増幅器３５の負荷３７の内、トランジスタ
Ｑ１３側の負荷は該トランジスタＱ１３のコレク
タへ接続された接続点３８と大地との間に、直列
接続のダイオードＱ１４及び抵抗４６とコンデン
サ４７とが並列接続されて成る。また、トランジ
スタＱ１６側の負荷は該トランジスタＱ１６のコ
レクタへ接続された接続点３９と大地との間に、
直列接続のダイオードＱ１７及び抵抗４８とコン
デンサ４９とが並列接続されてなる。

基準電圧発生回路３２はコレクタを電源V_CCへ
接続したNPN型トランジスタＱ１８のエミツタ
を上記定電流源３６のトランジスタＱ１５のベー
スへ接続すると共にNPN型トランジスタＱ１９
のコレクタへ接続し、該トランジスタＱ１９のエ
ミツタ（出力となる）をトランジスタＱ１５のベ
ース及び接地された抵抗５０へ接続すると共に、
抵抗５１，５２，５３から成るバイアス回路５４
の接続点５５をトランジスタＱ１８のベースへ、
そして接続点５６をトランジスタＱ１９のベース
へ接続して構成されている。

また、定電圧源Ｖ１はエミツタを抵抗５７を経
て電源V_CCへ接続しベースをトランジスタＱ１８
のエミツタへ接続したPNP型トランジスタＱ２
０のコレクタ（出力となる。）を直列接続のダイ
オードＱ２１，Ｑ２２，Ｑ２３を経て接地して構
成されている。

上記説明において接地箇所を他の基準電位とし
てもよい。

また、第４図において、一点鎖線枠Ｃ内は集積
回路化部分である。円内に番号を付した箇所は集
積回路のピンである。

次に、上述の構成になる本考案増幅器の動作を
第４図の参照の下に説明する。

電圧源v_g（第３図）から変成器Ｔの２次側に現
われる電圧はトランジスタＱ１，Ｑ２によつて増
幅され、トランジスタＱ８と抵抗３３によつて構
成されるエミツタホロワ回路を経て出力端子３４
に出力される。

この増幅を行うトランジスタＱ１のベース電流
は定電圧源Ｖ１から可変抵抗２１、固定抵抗２０
を経て給電されるが、これらの抵抗２１，２０で
生ずる熱擾乱雑音電圧はコンデンサ２２を経て大
地へバイパスされる。

上述のように動作させられるトランジスタＱ１
の入力アドミタンスの実部の逆数Riは次式で表
わされる。

Ri＝RbV_T／（V₁−V_J1） ……(1) 但し、上式(1)において、R_Bはベースバイアス
回路の抵抗２０，２１の抵抗値の和、V_j1はトラ
ンジスタＱ１のベースエミツタ間電圧、V_Tは V_T＝kT／ｑ ……(2) で表わされ、式(2)において、Ｖ１は端子７の電
圧、すなわち定電圧源Ｖ１の出力電圧ｋはボルツ
マン定数、ＴはトランジスタＱ１の接合部絶対温
度、ｑは電気素量である。

この入力アドミタンスの実部の逆数即ち入力抵
抗Riは変成器Ｔの２次側回路で必要とするダン
ピング用抵抗として作用しうる。そして、この入
力抵抗Riは可変抵抗２１の抵抗値の関数である。
また、トランジスタＱ１のコレクタベース電圧
V_CBは上述のように一定に保たれ、これによりト
ランジスタＱ１のベースコレクタ接合容量C_JC、
直流電流増幅率h_FE1、ベース拡がり抵抗r_bb′等の
変動を抑え、入力容量、入力インピーダンスのバ
ラツキを減少させている。かくして、ダンピング
用抵抗を必要とする増幅器のそのダンピング抵抗
をトランジスタの並列入力抵抗Riで実現してい
る。

この入力抵抗Riは上述の説明から明らかなよ
うに、トランジスタＱ１の入力信号に熱擾乱雑音
電圧を重畳しない。従つて、Ｓ／Ｎ比の低下はな
くなる。

因に、第１図回路の入力抵抗Ri′は次式で表わ
される。

Ri′＝（β₁〓₂V_TR₃／E₀）R₂ ……(3) 但し、上式でβ₁はトランジスタＱ１のエミツタ
接地電流増幅率、α₂はトランジスタＱ２のベース
接地電流増幅率、V_Tは上述の式(2)、R₃は抵抗２
３の抵抗値、E₀は抵抗６の両端電圧平均値で、
これは電圧制御電圧源V₁′により一定に保たれる。
Ｒ２はベースバイアス抵抗８の抵抗値である。

一般に、β₁にはバラツキがあるため、これによ
り第１図回路における入力抵抗Ri′が大きく変動
する。従つて、第１図回路においては、ダンピン
グ調整用可変抵抗２が不可欠となり、これが原因
して上述したようにＳ／Ｎ比の低下を招いている
のである。

また、本考案増幅器においては、第２図のよう
な負帰還回路はないから、この回路に起因する周
波数特性の劣化もなくなる。

この増幅器においては、トランジスタＱ２のベ
ース電圧が一定に設定され、トランジスタＱ１の
ベース電圧も一定になるため、トランジスタＱ２
のhFE（直流電流増幅率）がICの製造時にバラツ
クことにより、そのコレクタ電圧が変動し、それ
がトランジスタＱ８を介して出力端子に現われる
ため出力電圧直流分が変動するが、これはその出
力回路に設けた電圧制御電流源Ｉ１，Ｉ２によつ
て所定の基準電圧に維持される。

これを簡潔に説明すると、増幅器の出力電圧が
差動増幅器３５のトランジスタＱ１３のベース
に、また基準電圧発生回路３２の基準電圧E₀が
トランジスタＱ１６のベースに供給され、出力電
圧直流分V_ODCと基準電圧E₀との差（V_ODC−E₀）
に比例した電圧がローパスフイルタ３７の接続点
３８と接続点３９との間に現われる。

V_ODCが降下しようとすると、トランジスタＱ１
２の導通度が増大し、トランジスタＱ１０及びＱ
１１の導通度を増大させてトランジスタＱ６のベ
ース電圧を降下させてトランジスタＱ６に流れる
電流を増大させる一方、接続点３９の電圧の降下
によりトランジスタＱ７の導通度が減少し、トラ
ンジスタＱ７に流れる電流を減少させる。かくし
てV_ODCは−E₀は減少し、V_ODCを略E₀に近づける。

逆に、V_ODCが上昇すると、上記各トランジスタ
の動作は逆になり、V_ODCを略E₀に近づける。

このようにして、V_ODCは略E₀に維持される。

このような働きを有する電圧制御電源Ｉ１，Ｉ
２の中にも雑音発生源を有するが、接続点３８，
３９は交流的に接地されている故、考慮しなけれ
ばならない雑音発生源としては電流源部分３０，
３１となるが、抵抗４１，４３，４４，４４′の
抵抗値がトランジスタＱ１のエミツタ抵抗値r_e1
に比べて非常に大きいから、これら抵抗が増幅器
のＳ／Ｎ比を悪くする度合は無視し得る程度に小
さい。換言すれば、上記各抵抗で生ずる雑音レベ
ルは負荷抵抗で生ずる雑音レベルと略同程度で、
Ｓ／Ｎ比を低下させる要因とはならない。

以上の説明から明らかなように、本考案によれ
ば次のような効果が得られる。

ダンピング用抵抗を増幅素子の入力抵抗で実
現しているので、Ｓ／Ｎ比の低下はなくなる。

負帰還回路を有しないので周波数特性の劣化
をを来たすことはなくなる等である。

【図面の簡単な説明】

第１図及び第２図は従来の増幅器を示す図、第
３図は本考案の増幅器を示す図、第４図は第３図
増幅器の電圧制御電流源を詳細に示す図である。 図中、Ｑ１は増幅素子、Ｔは入力信号源、Ｖ１
はバイアス電源、２０，２１は抵抗性素子、２２
はコンデンサである。

Claims (1)

1. 【実用新案登録請求の範囲】 １次側に信号源が接続された変成器の２次巻線
   の一端がベースに接続された第１のトランジスタ
   と、 この第１のトランジスタにカスケード接続され
   たベース接地構成の第２のトランジスタと、 この第２のトランジスタの出力を出力端子に導
   出するエミツタホロワ構成の第３のトランジスタ
   と、 前記２次巻線の他端に抵抗素子を介して接続さ
   れた前記第１のトランジスタのためのバイアス電
   源と、 前記２次巻線の他端と基準電位点間に接続さ
   れ、前記抵抗素子で発生する熱擾乱雑音電圧を基
   準電位点に側路させるコンデンサと、 前記第３のトランジスタのベースと電源間に接
   続された第１の電圧制御電流源と、 前記第３のトランジスタのベースと基準電位点
   間に接続された第２の電圧制御電流源と、 前記第３のトランジスタの出力端の電圧と基準
   電圧とを比較し、誤差電圧をそれぞれの差動出力
   端に出力する差動増幅回路と、 前記差動増幅回路の各出力端の電圧を前記第
   １、２の電圧制御電流源に供給して前記第３のト
   ランジスタのベース電流を制御し、前記出力端子
   の直流電圧が所定の値になるように制御する帰還
   回路と、 を具備したことを特徴とする増幅器。