JPH0362042B2 - - Google Patents
Info
- Publication number
- JPH0362042B2 JPH0362042B2 JP56078776A JP7877681A JPH0362042B2 JP H0362042 B2 JPH0362042 B2 JP H0362042B2 JP 56078776 A JP56078776 A JP 56078776A JP 7877681 A JP7877681 A JP 7877681A JP H0362042 B2 JPH0362042 B2 JP H0362042B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- emitter
- coupled
- push
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 51
- 238000005259 measurement Methods 0.000 claims description 13
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 230000008901 benefit Effects 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 8
- 230000001419 dependent effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3083—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type
- H03F3/3086—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal
- H03F3/3088—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal with asymmetric control, i.e. one control branch containing a supplementary phase inverting transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、入力端子、出力端子、第1電源端子
及び第2電源端子を有するプツシユプル出力段で
あつて、コレクタが第1電源端子に、エミツタが
出力端子に、ベースが入力端子に結合されたコレ
クタ接地接続の第1導電型の第1トランジスタ
と、エミツタが第2電源端子に結合されたエミツ
タ接地接続の第1導電型の第2トランジスタと、
第1及び第2電極を有する半導体接合であつて、
第2トランジスタのコレクタ主電流通路内に含ま
れ、その第1電極を出力端子及び第1トランジス
タのエミツタに、出力端子から見て該半導体接合
の順方向が第1トランジスタのベース−エミツタ
接合の順方向と反対になるように結合すると共に
第2電極を第2トランジスタのコレクタに結合し
て成る第1半導体結合と、ベースが基準電位点に
結合されたベース接地接続の第1導電型と反対の
第2導電型の第3トランジスタと、第3トランジ
スタのエミツタ−コレクタ通路を含み、第3トラ
ンジスタのコレクタを第2トランジスタのベース
に接続して成る第1信号路とを具えたプツシユプ
ル出力段に関するものである。
及び第2電源端子を有するプツシユプル出力段で
あつて、コレクタが第1電源端子に、エミツタが
出力端子に、ベースが入力端子に結合されたコレ
クタ接地接続の第1導電型の第1トランジスタ
と、エミツタが第2電源端子に結合されたエミツ
タ接地接続の第1導電型の第2トランジスタと、
第1及び第2電極を有する半導体接合であつて、
第2トランジスタのコレクタ主電流通路内に含ま
れ、その第1電極を出力端子及び第1トランジス
タのエミツタに、出力端子から見て該半導体接合
の順方向が第1トランジスタのベース−エミツタ
接合の順方向と反対になるように結合すると共に
第2電極を第2トランジスタのコレクタに結合し
て成る第1半導体結合と、ベースが基準電位点に
結合されたベース接地接続の第1導電型と反対の
第2導電型の第3トランジスタと、第3トランジ
スタのエミツタ−コレクタ通路を含み、第3トラ
ンジスタのコレクタを第2トランジスタのベース
に接続して成る第1信号路とを具えたプツシユプ
ル出力段に関するものである。
このタイプのプツシユプル出力段は
“Eleotronics Letters”vol10、No.15(1974、7
月)、第317〜319頁から既知である。
“Eleotronics Letters”vol10、No.15(1974、7
月)、第317〜319頁から既知である。
この回路においては第2トランジスタを適切に
駆動するために第1トランジスタのコレクタ回路
内にダイオードを順方向に含めている。そして、
第1トランジスタを流れる電流の測定値であるこ
のダイオードの両端間の電圧を第1及び第2トラ
ンジスタと反対導電型のベース接地接続の第3ト
ランジスタによつて入力信号と反対位相の駆動電
流に変換し、この駆動電流を第2トランジスタの
ベースに供給する構成になつている。この結果、
第2トランジスタの電流は第1トランジスタの電
流と反対位相になる。
駆動するために第1トランジスタのコレクタ回路
内にダイオードを順方向に含めている。そして、
第1トランジスタを流れる電流の測定値であるこ
のダイオードの両端間の電圧を第1及び第2トラ
ンジスタと反対導電型のベース接地接続の第3ト
ランジスタによつて入力信号と反対位相の駆動電
流に変換し、この駆動電流を第2トランジスタの
ベースに供給する構成になつている。この結果、
第2トランジスタの電流は第1トランジスタの電
流と反対位相になる。
このタイプの集積プツシユプル出力段において
は、第1及び第2トランジスタを一般に垂直形の
npnトランジスタにするが、第3トランジスタと
しては高周波特性の良くない水平形(横方向)の
pnpトランジスタを用いる必要がある。この回路
配置において悪い高周波特性の影響を緩和するに
は、第3トランジスタのエミツタ−コレクタ通路
を抵抗とコンデンサの直列接続でバイパスするこ
とが推奨されている。しかし、第3トランジスタ
のエミツタに得られる信号電圧は高周波数におい
てこの抵抗とコンデンサの直列接続を経て第2ト
ランジスタを駆動するには不充分となるため、帯
域幅及び駆動範囲が著しく制限される。
は、第1及び第2トランジスタを一般に垂直形の
npnトランジスタにするが、第3トランジスタと
しては高周波特性の良くない水平形(横方向)の
pnpトランジスタを用いる必要がある。この回路
配置において悪い高周波特性の影響を緩和するに
は、第3トランジスタのエミツタ−コレクタ通路
を抵抗とコンデンサの直列接続でバイパスするこ
とが推奨されている。しかし、第3トランジスタ
のエミツタに得られる信号電圧は高周波数におい
てこの抵抗とコンデンサの直列接続を経て第2ト
ランジスタを駆動するには不充分となるため、帯
域幅及び駆動範囲が著しく制限される。
更に、第1トランジスタのコレクタ回路内の測
定回路の非対称と、第2トランジスタのベース−
エミツタと並列に接続された抵抗によるこのトラ
ンジスタの駆動の結果として零入力電流(直流電
流レベル)の整定が著しく温度に左右されると共
に伝達特性に非直線性を生ずる。更にまた、この
回路の入力インピーダンスは入力信号の値に著し
く依存する。
定回路の非対称と、第2トランジスタのベース−
エミツタと並列に接続された抵抗によるこのトラ
ンジスタの駆動の結果として零入力電流(直流電
流レベル)の整定が著しく温度に左右されると共
に伝達特性に非直線性を生ずる。更にまた、この
回路の入力インピーダンスは入力信号の値に著し
く依存する。
本発明の目的は、改善された直線性、広い帯域
幅及び温度に依存しない零入力電流整定特性を有
し、場合によつては入力インピーダンスを入力信
号の値と略々無関係にすることができる上述した
種類のプツシユプル出力段を提供せんとするにあ
る。
幅及び温度に依存しない零入力電流整定特性を有
し、場合によつては入力インピーダンスを入力信
号の値と略々無関係にすることができる上述した
種類のプツシユプル出力段を提供せんとするにあ
る。
この目的のために、本発明は上述のプツシユプ
ル出力段において、更に、 第1導電型の第4トランジスタとベース−エミ
ツタ接合を含み、前記第1トランジスタのベース
と前記第1半導体接合の第2電極との間に結合さ
れた測定回路であつて、該第4トランジスタのコ
レクタが前記第1信号路に結合され前記第1トラ
ンジスタのベースと前記第1半導体接合の第2電
極との間の電圧により発生される駆動電流を入力
信号と反対位相で前記第2トランジスタのベース
に供給する測定回路と、前記第1信号路内に含ま
れ、一端が前記第3トランジスタのエミツタに結
合され他端が第4トランジスタのコレクタに結合
された第1インピーダンスと、前記第1インピー
ダンスの他端と前記第3トランジスタのコレクタ
との間に結合され前記第1信号回路の一部分をバ
イパスする手段であつて少くとも比較的高い周波
数の信号は通す第2インピーダンスを具え、前記
第3トランジスタの高周波特性が良くない場合で
もプツシユプル出力段が高周波数において満足に
機能するようにするバイパス手段とを設けたこと
を特徴とする。
ル出力段において、更に、 第1導電型の第4トランジスタとベース−エミ
ツタ接合を含み、前記第1トランジスタのベース
と前記第1半導体接合の第2電極との間に結合さ
れた測定回路であつて、該第4トランジスタのコ
レクタが前記第1信号路に結合され前記第1トラ
ンジスタのベースと前記第1半導体接合の第2電
極との間の電圧により発生される駆動電流を入力
信号と反対位相で前記第2トランジスタのベース
に供給する測定回路と、前記第1信号路内に含ま
れ、一端が前記第3トランジスタのエミツタに結
合され他端が第4トランジスタのコレクタに結合
された第1インピーダンスと、前記第1インピー
ダンスの他端と前記第3トランジスタのコレクタ
との間に結合され前記第1信号回路の一部分をバ
イパスする手段であつて少くとも比較的高い周波
数の信号は通す第2インピーダンスを具え、前記
第3トランジスタの高周波特性が良くない場合で
もプツシユプル出力段が高周波数において満足に
機能するようにするバイパス手段とを設けたこと
を特徴とする。
本発明プツシユプル出力段においては、第2ト
ランジスタのコレクタ回路内に第1トランジスタ
のベース−エミツタ接合と直列に測定ダイオード
を挿入し、第2トランジスタに対する駆動電流を
この測定ダイオードと第1トランジスタのベース
−エミツタ接合との直列接と並列に接続した測定
回路によつて取り出すことにより、前記駆動電流
が第1トランジスタを流れる電流と第2トランジ
スタを流れる電流の両方に依存するようにするこ
とができる。この場合、駆動電流は第2トランジ
スタの第1信号路を経て駆動電流自身にも依存す
る因子を含むものとなる。第3トランジスタが駆
動電流の極性を反転するので、吹帰還作用によつ
て零入力電流整定と第1及び第2トランジスタ間
の電流配分が安定化する。後者の安定化の結果と
して滑らかなクロスオーバが得られ、クロスオー
バ歪みが生じない。
ランジスタのコレクタ回路内に第1トランジスタ
のベース−エミツタ接合と直列に測定ダイオード
を挿入し、第2トランジスタに対する駆動電流を
この測定ダイオードと第1トランジスタのベース
−エミツタ接合との直列接と並列に接続した測定
回路によつて取り出すことにより、前記駆動電流
が第1トランジスタを流れる電流と第2トランジ
スタを流れる電流の両方に依存するようにするこ
とができる。この場合、駆動電流は第2トランジ
スタの第1信号路を経て駆動電流自身にも依存す
る因子を含むものとなる。第3トランジスタが駆
動電流の極性を反転するので、吹帰還作用によつ
て零入力電流整定と第1及び第2トランジスタ間
の電流配分が安定化する。後者の安定化の結果と
して滑らかなクロスオーバが得られ、クロスオー
バ歪みが生じない。
更に、測定回路を回路配置の出力回路に移して
測定回路と第1電源端子との間に信号電圧振動が
現われるようにし、第1インピーダンス(好適に
は抵抗)により第2トランジスタの駆動に必要な
信号電圧を得てこれを第2インピーダンス(好適
にはコンデンサ)を介して取り出すことができ
る。
測定回路と第1電源端子との間に信号電圧振動が
現われるようにし、第1インピーダンス(好適に
は抵抗)により第2トランジスタの駆動に必要な
信号電圧を得てこれを第2インピーダンス(好適
にはコンデンサ)を介して取り出すことができ
る。
更に、本発明プツシユプル出力段は、測定回路
を第1及び第2電極を有する第2半導体接合と第
1導電型の第4トランジスタのベース−エミツタ
接合の順方向直列接続で構成し、駆動電流を第4
トランジスタのコレクタから取り出すよう構成す
るのが好適である。
を第1及び第2電極を有する第2半導体接合と第
1導電型の第4トランジスタのベース−エミツタ
接合の順方向直列接続で構成し、駆動電流を第4
トランジスタのコレクタから取り出すよう構成す
るのが好適である。
この場合、測定回路内の2個の半導体接合によ
つてB級動作が得られ、第2トランジスタの駆動
信号は第4トランジスタのコレクタに高オーム源
から得られる。
つてB級動作が得られ、第2トランジスタの駆動
信号は第4トランジスタのコレクタに高オーム源
から得られる。
更に、本発明プツシユプル出力段は、第4トラ
ンジスタのコレクタを第3トランジスタのエミツ
タに第1インピーダンスを経て結合し、第3トラ
ンジスタのエミツタを第1インピーダンス回路
(好適には電流源回路)を経て第1電源端子に結
合した構成とするのが好適である。
ンジスタのコレクタを第3トランジスタのエミツ
タに第1インピーダンスを経て結合し、第3トラ
ンジスタのエミツタを第1インピーダンス回路
(好適には電流源回路)を経て第1電源端子に結
合した構成とするのが好適である。
このようにすると、B級動作に必要な駆動電流
の位相反転が簡単に実現される。
の位相反転が簡単に実現される。
測定回路内の回路素子の接続配置については2
つの基本形が可能で、第1の基本形においては第
4トランジスタのベースを第1トランジスタのベ
ースに結合し、第2半導体接合の第1電極を第4
トランジスタのエミツタに結合すると共にその第
2電極を第1半導体接合の第2電極に結合する。
第2の基本形においては第4トランジスタのエミ
ツタを第1半導体接合の第2電極に結合し、第2
半導体接合の第1電極を第1トランジスタのベー
スに結合すると共にその第2電極を第4トランジ
スタのベースに結合する。
つの基本形が可能で、第1の基本形においては第
4トランジスタのベースを第1トランジスタのベ
ースに結合し、第2半導体接合の第1電極を第4
トランジスタのエミツタに結合すると共にその第
2電極を第1半導体接合の第2電極に結合する。
第2の基本形においては第4トランジスタのエミ
ツタを第1半導体接合の第2電極に結合し、第2
半導体接合の第1電極を第1トランジスタのベー
スに結合すると共にその第2電極を第4トランジ
スタのベースに結合する。
前記学術誌“Eleotronics Letters”に発表さ
れているプツシユプル出力段の他の欠点は、入力
インピーダンスが入力信号の値に大きく依存する
ことである。その原因は、第1トランジスタが出
力端子に負荷電流を供給するときには入力端子と
出力端子との間に1つの電流増幅半導体接合が含
まれるだけであるのに対し、第2トランジスタが
負荷電流を供給するときは入力端子から出力端子
に至る信号路内に2つの電流増幅半導体接合、即
ち第1及び第2トランジスタの電流増幅半導体接
合が存在するため、後者のときの入力インピーダ
ンスが前者のときの入力インピーダンスより略々
β(第1導電型のトランジスタの電流増幅率)倍
だけ高くなることにある。
れているプツシユプル出力段の他の欠点は、入力
インピーダンスが入力信号の値に大きく依存する
ことである。その原因は、第1トランジスタが出
力端子に負荷電流を供給するときには入力端子と
出力端子との間に1つの電流増幅半導体接合が含
まれるだけであるのに対し、第2トランジスタが
負荷電流を供給するときは入力端子から出力端子
に至る信号路内に2つの電流増幅半導体接合、即
ち第1及び第2トランジスタの電流増幅半導体接
合が存在するため、後者のときの入力インピーダ
ンスが前者のときの入力インピーダンスより略々
β(第1導電型のトランジスタの電流増幅率)倍
だけ高くなることにある。
本発明の目的は、上述した特徴に加えて、入力
信号の値に略々無関係な入力インピーダンスを有
するプツシユプル出力段を提供することにあり、
この目的のために、本発明では、コレクタ接地形
態に接続された第1導電型の第5トランジスタを
設け、そのベースを第2半導体接合に結合し、そ
のコレクタを第1電源端子に結合し、そのエミツ
タを第1トランジスタのベースに結合し、入力端
子から出力端子に第5及び第1トランジスタの両
ベース−エミツタ接合を経て至る通路と、測定回
路及び第1半導体接合を経て至る通路に実効的に
常に同数の能動電流増幅半導体接合が存在するよ
うようにする。
信号の値に略々無関係な入力インピーダンスを有
するプツシユプル出力段を提供することにあり、
この目的のために、本発明では、コレクタ接地形
態に接続された第1導電型の第5トランジスタを
設け、そのベースを第2半導体接合に結合し、そ
のコレクタを第1電源端子に結合し、そのエミツ
タを第1トランジスタのベースに結合し、入力端
子から出力端子に第5及び第1トランジスタの両
ベース−エミツタ接合を経て至る通路と、測定回
路及び第1半導体接合を経て至る通路に実効的に
常に同数の能動電流増幅半導体接合が存在するよ
うようにする。
本発明の好適例では上記のプツシユプル出力段
に、更に、 ベースが入力端子に、エミツタが第4トランジ
スタのベースに、コレクタが第5トランジスタの
エミツタ及び第1トランジスタベースにそれぞれ
結合された第6トランジスタと、 第5トランジスタのベースと第1電源端子との
間に挿入された第2インピーダンス回路(好適に
は電流源回路)と、 第6トランジスタのエミツタと第4トランジス
タのベースとの接続点と第2電源端子との間に挿
入された、第3インピーダンス回路(好適には電
流源回路)と、 第5トランジスタのベースと前記第1接続点と
の間に第2半導体接合と直列に順方向に接続した
第3半導体接合とを設け、 第5トランジスタのコレクタを第1電源端子に
結合すると共に第4トランジスタのエミツタを第
1半導体接合の第2電極に結合する。
に、更に、 ベースが入力端子に、エミツタが第4トランジ
スタのベースに、コレクタが第5トランジスタの
エミツタ及び第1トランジスタベースにそれぞれ
結合された第6トランジスタと、 第5トランジスタのベースと第1電源端子との
間に挿入された第2インピーダンス回路(好適に
は電流源回路)と、 第6トランジスタのエミツタと第4トランジス
タのベースとの接続点と第2電源端子との間に挿
入された、第3インピーダンス回路(好適には電
流源回路)と、 第5トランジスタのベースと前記第1接続点と
の間に第2半導体接合と直列に順方向に接続した
第3半導体接合とを設け、 第5トランジスタのコレクタを第1電源端子に
結合すると共に第4トランジスタのエミツタを第
1半導体接合の第2電極に結合する。
この好適例は上述の利点に加えて、第6トラン
ジスタのコレクタがそのベースと略々同一の信号
を有するため、“ミラー”容量の影響が略々抑圧
されて、当該プツシユプル出力段を高オーム信号
源から駆動する場合でも著しく良好な高周波特性
が得られる利点を有すると共に、第6トランジス
タの主電流が第5トランジスタの主電流通路も流
れるため、電流源回路を省略することができる利
点を有する。
ジスタのコレクタがそのベースと略々同一の信号
を有するため、“ミラー”容量の影響が略々抑圧
されて、当該プツシユプル出力段を高オーム信号
源から駆動する場合でも著しく良好な高周波特性
が得られる利点を有すると共に、第6トランジス
タの主電流が第5トランジスタの主電流通路も流
れるため、電流源回路を省略することができる利
点を有する。
図面につき本発明を説明する。
各図において、トランジスタT1及びT2はプツ
シユプル出力段の2個のnpn出力トランジスタで
あり、トランジスタT1はコレクタ接地形態に接
続する。トランジスタT1のコレクタは正電源端
子5に、ベースは入力端子3に接続する。トラン
ジスタT2のエミツタは負電圧端子10に接続す
る。
シユプル出力段の2個のnpn出力トランジスタで
あり、トランジスタT1はコレクタ接地形態に接
続する。トランジスタT1のコレクタは正電源端
子5に、ベースは入力端子3に接続する。トラン
ジスタT2のエミツタは負電圧端子10に接続す
る。
トランジスタT1は入力信号に対しエミツタホ
ロワとして働き、トランジスタT2はpnpトランジ
スタT3からトランジスタT2のベースに供給され
るトランジスタT1の駆動に依存する駆動電流で
駆動される制御電流源として働く。
ロワとして働き、トランジスタT2はpnpトランジ
スタT3からトランジスタT2のベースに供給され
るトランジスタT1の駆動に依存する駆動電流で
駆動される制御電流源として働く。
この駆動電流を取り出す既知の方法は前記の学
術誌“Electronics Leters”に開示され、これを
第1図に示す。
術誌“Electronics Leters”に開示され、これを
第1図に示す。
この既知の回路配置においてはトランジスタ
T1のコレクタ順方向にダイオードとして接続し
たpnpトランジスタT7を経て正電源端子5に結合
する。トランジスタT3のエミツタをトランジス
タT7のベース及びコレクタと、トランジスタT1
のコレクタと、端子4に接続する。トランジスタ
T3のコレクタを抵抗R12を経て負電源端子10に
結合すると共に更にトランジスタT2のベースと
端子7に接続する。トランジスタT3のベースを
抵抗R11を経て負電源端子10に結合すると共
に、更に順方向にダイオードとして接続したpnp
トランジスタT8及びT9の直列接続を経て正電源
端子5に結合する。これがため、トランジスタ
T3のベースは正電源端子5に対し略々一定の電
位に維持される。
T1のコレクタ順方向にダイオードとして接続し
たpnpトランジスタT7を経て正電源端子5に結合
する。トランジスタT3のエミツタをトランジス
タT7のベース及びコレクタと、トランジスタT1
のコレクタと、端子4に接続する。トランジスタ
T3のコレクタを抵抗R12を経て負電源端子10に
結合すると共に更にトランジスタT2のベースと
端子7に接続する。トランジスタT3のベースを
抵抗R11を経て負電源端子10に結合すると共
に、更に順方向にダイオードとして接続したpnp
トランジスタT8及びT9の直列接続を経て正電源
端子5に結合する。これがため、トランジスタ
T3のベースは正電源端子5に対し略々一定の電
位に維持される。
入力端子3の電圧が減少するものとすると、ト
ランジスタT1のコレクタ電流、従つてトランジ
スタT7両端間の電圧がクロスオーバー時に減少
してトランジスタT3のベース−エミツタ接合間
の電圧を増大せしめ、その結果トランジスタT2
の駆動電流が増大するため、トランジスタT2が
負荷電流を供給すると共にトランジスタT1のエ
ミツタにも電流を供給してこのトランジスタT1
を適正な導通状態に維持し、この状態はトランジ
スタT7により検出される。
ランジスタT1のコレクタ電流、従つてトランジ
スタT7両端間の電圧がクロスオーバー時に減少
してトランジスタT3のベース−エミツタ接合間
の電圧を増大せしめ、その結果トランジスタT2
の駆動電流が増大するため、トランジスタT2が
負荷電流を供給すると共にトランジスタT1のエ
ミツタにも電流を供給してこのトランジスタT1
を適正な導通状態に維持し、この状態はトランジ
スタT7により検出される。
これがため、トランジスタT1,T7,T3及びT2
を含む信号ループはトランジスタT1を導通状態
に維持する制御ループとして働く。pnpトランジ
スタT3は高周波特性が良くない水平形にしなけ
ればならないため、この制御ループは悪い高周波
数特性を有し、これは救済が困難であり、これに
より帯域幅が制限される。前記学術誌
“Electronics Letters”に推奨されているように
端子4及び7間に抵抗R13とコンデンサC1の直列
接続を挿入しても著しい改善は得られない。その
理由は、トランジスタT3のエミツタにおける信
号電圧が高周波数においてこの抵抗とコンデンサ
の直列接続を経てトランジスタT2を駆動するに
は不十分であるからである。低周波数ではトラン
ジスタT2はトランジスタT3を経て正規に駆動さ
れる。
を含む信号ループはトランジスタT1を導通状態
に維持する制御ループとして働く。pnpトランジ
スタT3は高周波特性が良くない水平形にしなけ
ればならないため、この制御ループは悪い高周波
数特性を有し、これは救済が困難であり、これに
より帯域幅が制限される。前記学術誌
“Electronics Letters”に推奨されているように
端子4及び7間に抵抗R13とコンデンサC1の直列
接続を挿入しても著しい改善は得られない。その
理由は、トランジスタT3のエミツタにおける信
号電圧が高周波数においてこの抵抗とコンデンサ
の直列接続を経てトランジスタT2を駆動するに
は不十分であるからである。低周波数ではトラン
ジスタT2はトランジスタT3を経て正規に駆動さ
れる。
更に他の欠点として、トランジスタT3,T7,
T8及びT9を含む測定回路の非対称構成及び抵抗
R12の存在によつて生ずる零入力電流整定の温度
依存性及び非直線伝達特性がある。
T8及びT9を含む測定回路の非対称構成及び抵抗
R12の存在によつて生ずる零入力電流整定の温度
依存性及び非直線伝達特性がある。
第2図は本発明によるプツシユプル出力段の好
適な一実施例を示す。本例では、トランジスタ
T1のコレクタを正電源端子5に、ベースを入力
端子3に、エミツタを出力端子1に接続する。
適な一実施例を示す。本例では、トランジスタ
T1のコレクタを正電源端子5に、ベースを入力
端子3に、エミツタを出力端子1に接続する。
トランジスタT2のエミツタを負電源端子10
に接続する。トランジスタT1のエミツタとトラ
ンジスタT2のコレクタとの間に、順方向にダイ
オードとして接続したnpnトランジスタD1を介挿
しこのトランジスタD1の共通ベース−コレクタ
端子をトランジスタT1のエミツタに、トランジ
スタD1のエミツタをトランジスタT2のコレタに
接続する。
に接続する。トランジスタT1のエミツタとトラ
ンジスタT2のコレクタとの間に、順方向にダイ
オードとして接続したnpnトランジスタD1を介挿
しこのトランジスタD1の共通ベース−コレクタ
端子をトランジスタT1のエミツタに、トランジ
スタD1のエミツタをトランジスタT2のコレタに
接続する。
第2図に破線で囲んで示す測定回路Mをダイオ
ードとして接続したnpnトランジスタD2とnpnト
ランジスタT4のベース−エミツタ接合をもつて
構成する。
ードとして接続したnpnトランジスタD2とnpnト
ランジスタT4のベース−エミツタ接合をもつて
構成する。
トランジスタD2のエミツタはトランジスタD1
のエミツタに接続する。
のエミツタに接続する。
トランジスタT4のエミツタはトランジスタD2
の共通ベース−コレクタ端子に接続すると共にそ
のベースはトランジスタT1のベースに接続する。
の共通ベース−コレクタ端子に接続すると共にそ
のベースはトランジスタT1のベースに接続する。
トランジスタT3のエミツタは抵抗R1を経てト
ランジスタT4のコレクタに結合すると共に電流
源回路SB1を経て正電源端子5に結合し、そのベ
ースは定電圧Vrefに接続する。
ランジスタT4のコレクタに結合すると共に電流
源回路SB1を経て正電源端子5に結合し、そのベ
ースは定電圧Vrefに接続する。
トランジスタT3のコレクタはトランジスタT2
のベースに接続すると共に電流源回路SB2を経て
負電源端子10に結合する。電流源回路SB1は正
電源端子5とトランジスタT4のコレクタとの間
に接続してもよい。端子6はトランジスタT4の
コレクタに接続し、端子7はトランジスタT3の
コレクタに接続する。
のベースに接続すると共に電流源回路SB2を経て
負電源端子10に結合する。電流源回路SB1は正
電源端子5とトランジスタT4のコレクタとの間
に接続してもよい。端子6はトランジスタT4の
コレクタに接続し、端子7はトランジスタT3の
コレクタに接続する。
本例の回路配置は次のように動作する。第2図
に破線で囲んで示す、トランジスタT4のベース
−エミツタ接合とダイオードとして接続したトラ
ンジスタD2から成る測定回路はトランジスタT1
のベースとトランジスタD1のエミツタとの間の
電圧から電流Isを引き出す。この電流はトランジ
スタT4のコレクタ側の高オーム源から得られ、
後述する種々の処理を受けた後に第1信号路を経
てトランジスタT2のベースに供給される。
に破線で囲んで示す、トランジスタT4のベース
−エミツタ接合とダイオードとして接続したトラ
ンジスタD2から成る測定回路はトランジスタT1
のベースとトランジスタD1のエミツタとの間の
電圧から電流Isを引き出す。この電流はトランジ
スタT4のコレクタ側の高オーム源から得られ、
後述する種々の処理を受けた後に第1信号路を経
てトランジスタT2のベースに供給される。
駆動電流Isの位相反転は電流源回路SB1により
供給される電流I1からこの駆動電流を差し引き、
得られる差電流IvをトランジスタT3のエミツタに
供給することにより達成される。この差電流Ivを
トランジスタT3のエミツタ−コレクタ通路を通
り(ベース電流IB3が僅かな損失となる)、次い
で電流源回路SB2により供給される電流I2が差し
引かれてからトランジスタT2のベースに供給さ
れる。測定回路、第1信号及びトランジスタT2
を含む制御ループの作用によつて、トランジスタ
T1とダイオード接続トランジスタD1のベース−
エミツタ間電圧の和電圧が略々一定に維持され、
慣例のB級動作が得られると共に、零入力電流の
整定が主に、電流源SB1及びSB2によりそれぞれ
供給される電流I1及びI2の大きさによつて決定さ
れる。
供給される電流I1からこの駆動電流を差し引き、
得られる差電流IvをトランジスタT3のエミツタに
供給することにより達成される。この差電流Ivを
トランジスタT3のエミツタ−コレクタ通路を通
り(ベース電流IB3が僅かな損失となる)、次い
で電流源回路SB2により供給される電流I2が差し
引かれてからトランジスタT2のベースに供給さ
れる。測定回路、第1信号及びトランジスタT2
を含む制御ループの作用によつて、トランジスタ
T1とダイオード接続トランジスタD1のベース−
エミツタ間電圧の和電圧が略々一定に維持され、
慣例のB級動作が得られると共に、零入力電流の
整定が主に、電流源SB1及びSB2によりそれぞれ
供給される電流I1及びI2の大きさによつて決定さ
れる。
水平形pnpトランジスタT3の悪い高周波特性の
影響の除去は、端子6及び7間にコンデンサC2
を介挿してこれにより高周波数に対しては抵抗
R1及びトランジスタT3がバイパスされるように
することにより実現できる。駆動電流Isは抵抗R1
の両端間に充分大きな信号電圧を発生してコンデ
ンサC2を介してトランジスタT2を駆動するため、
この回路は高周波数でも満足に機能する。
影響の除去は、端子6及び7間にコンデンサC2
を介挿してこれにより高周波数に対しては抵抗
R1及びトランジスタT3がバイパスされるように
することにより実現できる。駆動電流Isは抵抗R1
の両端間に充分大きな信号電圧を発生してコンデ
ンサC2を介してトランジスタT2を駆動するため、
この回路は高周波数でも満足に機能する。
第3図は第2図の回路配置の変形例を示す。本
例でも測定回路Mを破線で囲んで示す。トランジ
スタD2のベース−コレクタ共通接続端子をトラ
ンジスタT1のベースと入力端子3に接続する。
トランジスタD2のエミツタをトランジスタT4の
ベースに接続し、トランジスタT4のエミツタを
トランジスタD1のエミツタに接続する。本例で
は、第3図に破線で示すように電流源SB4を付加
して出力段に充分な零入力電流を得るのが好適で
る。本例回路の構成及び動作はその他の点につい
ては第3図のものと同一である。特性的には入力
インピーダンスが相違するだけで、本例回路の方
が第2図の回路より僅かに低い。即ち、第2図の
回路におけるダイオード接続トランジスタD2の
インピーダンスがプツシユプル出力段の入力イン
ピーダンスに与える影響の方が第3図の回路の場
合より約β倍大きい。
例でも測定回路Mを破線で囲んで示す。トランジ
スタD2のベース−コレクタ共通接続端子をトラ
ンジスタT1のベースと入力端子3に接続する。
トランジスタD2のエミツタをトランジスタT4の
ベースに接続し、トランジスタT4のエミツタを
トランジスタD1のエミツタに接続する。本例で
は、第3図に破線で示すように電流源SB4を付加
して出力段に充分な零入力電流を得るのが好適で
る。本例回路の構成及び動作はその他の点につい
ては第3図のものと同一である。特性的には入力
インピーダンスが相違するだけで、本例回路の方
が第2図の回路より僅かに低い。即ち、第2図の
回路におけるダイオード接続トランジスタD2の
インピーダンスがプツシユプル出力段の入力イン
ピーダンスに与える影響の方が第3図の回路の場
合より約β倍大きい。
第4図は入力信号の値と略々無関係に一定の入
力インピーダンスを有するようにした本発明プツ
シユプル出力段の好適例を示す。第3図のプツシ
ユプル出力段と比較して、本例回路にはnpnトラ
ンジスタT5及びT6、ダイオードとして接続した
npnトランジスタD3及び電流源SB3及びSB4が付
加されている。トランジスタT6のベースは入力
端子3に接続し、エミツタは接続点11を経てト
ランジスタT4のベースに結合し、コレクタはト
ランジスタT5のエミツタ及びトランジスタT1の
ベースに接続する。
力インピーダンスを有するようにした本発明プツ
シユプル出力段の好適例を示す。第3図のプツシ
ユプル出力段と比較して、本例回路にはnpnトラ
ンジスタT5及びT6、ダイオードとして接続した
npnトランジスタD3及び電流源SB3及びSB4が付
加されている。トランジスタT6のベースは入力
端子3に接続し、エミツタは接続点11を経てト
ランジスタT4のベースに結合し、コレクタはト
ランジスタT5のエミツタ及びトランジスタT1の
ベースに接続する。
トランジスタT5のコレクタは正電源端子5に
接続し、ベースは電流源回路SB3を経て正電源端
子5に結合する。
接続し、ベースは電流源回路SB3を経て正電源端
子5に結合する。
接続点11を電流源回路SB4を経て負電源端子
10に結合すると共に、ダイオードとして接続し
たトランジスタD2及びD3の直列接続をトランジ
スタT5のベースと接続点11との間に順方向に
接続する。
10に結合すると共に、ダイオードとして接続し
たトランジスタD2及びD3の直列接続をトランジ
スタT5のベースと接続点11との間に順方向に
接続する。
この本発明プツシユプル出力段の好適例におい
ては入力端子3とトランジスタT1のベースとの
間に、 トランジスタT6のベース−エミツタ接合と、
ダイオード接続トランジスタD2及びD3と、トラ
ンジスタT5のベース−エミツタ接合により信号
路が形成される。
ては入力端子3とトランジスタT1のベースとの
間に、 トランジスタT6のベース−エミツタ接合と、
ダイオード接続トランジスタD2及びD3と、トラ
ンジスタT5のベース−エミツタ接合により信号
路が形成される。
第4図に破線で囲んで示す測定回路は、
トランジスタT4のベース−エミツタ接合と、
ダイオード接続トランジスタD2及びD3と、トラ
ンジスタT5のベース−エミツタ接合とから成る。
ダイオード接続トランジスタD2及びD3と、トラ
ンジスタT5のベース−エミツタ接合とから成る。
第2及び第3図の回路の利点に加えて、本例は
入力エミツタホロワトランジスタT6のために入
力インピーダンスが高いと共にその値が入力信号
の値と略々無関係になる。その理由は、入力端子
3から出力端子1に至るトランジスタT6のベー
ス−エミツタ接合、トランジスタT4のベース−
エミツタ接合及びダイオード接続トランジスタ
D1で構成される信号路が2つの増幅半導体接合
と1つのこれと等価な接合を有すると共に、トラ
ンジスタT6のベース−エミツタ接合、ダイオー
ド接続トランジスタD2及びD3、トランジスタT5
のベース−エミツタ接合及びトランジスタT1の
ベースエミツタ接合で構成される信号路が3つの
増幅半導体接合を有するためである。ここで、ト
ランジスタD2及びD3はダイオードとして接続さ
れ、これらのトランジスタは増幅半導体接合を構
成しないが、トランジスタT1で増幅された信号
電流がトランジスタD1を経て流れるため、その
インピーダンスから考えてトランジスタD1は電
流増幅半導体接合のように動作し、従つて電流増
幅半導体接合と等価のものとみなすことができ
る。
入力エミツタホロワトランジスタT6のために入
力インピーダンスが高いと共にその値が入力信号
の値と略々無関係になる。その理由は、入力端子
3から出力端子1に至るトランジスタT6のベー
ス−エミツタ接合、トランジスタT4のベース−
エミツタ接合及びダイオード接続トランジスタ
D1で構成される信号路が2つの増幅半導体接合
と1つのこれと等価な接合を有すると共に、トラ
ンジスタT6のベース−エミツタ接合、ダイオー
ド接続トランジスタD2及びD3、トランジスタT5
のベース−エミツタ接合及びトランジスタT1の
ベースエミツタ接合で構成される信号路が3つの
増幅半導体接合を有するためである。ここで、ト
ランジスタD2及びD3はダイオードとして接続さ
れ、これらのトランジスタは増幅半導体接合を構
成しないが、トランジスタT1で増幅された信号
電流がトランジスタD1を経て流れるため、その
インピーダンスから考えてトランジスタD1は電
流増幅半導体接合のように動作し、従つて電流増
幅半導体接合と等価のものとみなすことができ
る。
本例の他の利点は、トランジスタT6の“ミラ
ー”容量CMの効果が補償されて回路の入力容量
が著しく小さいこと(プツシユプル出力段を高オ
ーム信号源で駆動する場合に有利)であり、この
利点はトランジスタT6のコレクタがトランジス
タD2及びD3とトランジスタT5のベース−エミツ
タ接合で構成される信号路を経てトランジスタ
T6のエミツタ、従つてそのベースに存在する信
号と同一の信号を受信することにより得られる。
ー”容量CMの効果が補償されて回路の入力容量
が著しく小さいこと(プツシユプル出力段を高オ
ーム信号源で駆動する場合に有利)であり、この
利点はトランジスタT6のコレクタがトランジス
タD2及びD3とトランジスタT5のベース−エミツ
タ接合で構成される信号路を経てトランジスタ
T6のエミツタ、従つてそのベースに存在する信
号と同一の信号を受信することにより得られる。
また、トランジスタT6の主電流がトランジス
タT5の主電流通路も流れるため、電流源回路が
省略される利点もある。
タT5の主電流通路も流れるため、電流源回路が
省略される利点もある。
第1図は2個のnpn出力トランジスタを具える
既知のプツシユプル出力段の回路図、第2図は本
発明プツシユプル出力段の一好適実施例の回路
図、第3図は第2図のプツシユプル出力段の変形
例の回路図、第4図は入力インピーダンスが入力
信号の値と略々無関係になるようにした本発明プ
ツシユプル出力段の好適実施例の回路図である。 1……出力端子、3……入力端子、5……正
(第1)電源端子、10……負(第2)電源端子、
T1,T2……npn出力トランジスタ(第1及び第
2トランジスタ)、T3……pnpトランジスタ(第
3トランジスタ)、D1……ダイオード接続トラン
ジスタ(第1半導体接合)、M……測定回路、T4
……npnトランジスタ(第4トランジスタ)、D2
……ダイオード接続トランジスタ(第2半導体接
合)、R1……抵抗(第1インピーダンス)、C2…
…コンデンサ(第2インピーダンス)、SB1〜
SB4……電流源回路、T5……npnトランジスタ
(第5トランジスタ)、T6……npnトランジスタ
(第6トランジスタ)、D3……ダイオード接続ト
ランジスタ(第3半導体接合)。
既知のプツシユプル出力段の回路図、第2図は本
発明プツシユプル出力段の一好適実施例の回路
図、第3図は第2図のプツシユプル出力段の変形
例の回路図、第4図は入力インピーダンスが入力
信号の値と略々無関係になるようにした本発明プ
ツシユプル出力段の好適実施例の回路図である。 1……出力端子、3……入力端子、5……正
(第1)電源端子、10……負(第2)電源端子、
T1,T2……npn出力トランジスタ(第1及び第
2トランジスタ)、T3……pnpトランジスタ(第
3トランジスタ)、D1……ダイオード接続トラン
ジスタ(第1半導体接合)、M……測定回路、T4
……npnトランジスタ(第4トランジスタ)、D2
……ダイオード接続トランジスタ(第2半導体接
合)、R1……抵抗(第1インピーダンス)、C2…
…コンデンサ(第2インピーダンス)、SB1〜
SB4……電流源回路、T5……npnトランジスタ
(第5トランジスタ)、T6……npnトランジスタ
(第6トランジスタ)、D3……ダイオード接続ト
ランジスタ(第3半導体接合)。
Claims (1)
- 【特許請求の範囲】 1 入力端子、出力端子、第1電源端子及び第2
電源端子を有するプツシユプル出力段であつて、 コレクタが第1電源端子に、エミツタが出力端
子に、ベースが入力端子に結合されたコレクタ接
地接続の第1導電型の第1トランジスタと、 エミツタが第2電源端子に結合されたエミツタ
接地接続の第1導電型の第2トランジスタと、 第1及び第2電極を有する半導体接合であつ
て、第2トランジスタのコレクタ主電流通路内に
含まれ、その第1電極を出力端子及び第1トラン
ジスタのエミツタに、出力端子から見て該半導体
接合の順方向が第1トランジスタのベース−エミ
ツタ接合の順方向と反対になるように結合すると
共に第2電極を第2トランジスタのコレタクに結
合して成る第1半導体接合と、 ベースが基準電位点に結合されたベース接地接
続の第1導電型と反対の第2導電型の第3トラン
ジスタと、 第3トランジスタのエミツタ−コレクタ通路を
含み、第3トランジスタのコレクタを第2トラン
ジスタのベースに接続して成る第1信号路とを具
えたプツシユプル出力段において、更に、 第1導電型の第4トランジスタのベース−エミ
ツタ接合を含み、前記第1トランジスタのベース
と前記第1半導体接合の第2電極との間に結合さ
れた測定回路であつて、該第4トランジスタのコ
レクタが前記第1信号路に結合され前記第1トラ
ンジスタのベースと前記第1半導体接合の第2電
極との間の電圧により発生される駆動電流を入力
信号と反対位相で前記第2トランジスタのベース
に供給する測定回路と、 前記第1信号路内に含まれ、一端が前記第3ト
ランジスタのエミツタに結合され他端が第4トラ
ンジスタのコレクタに結合された第1インピーダ
ンスと、 前記第1インピーダンスの他端と前記第3トラ
ンジスタのコレクタとの間に結合され前記第1信
号路の一部分をバイパスする手段であつて少くと
も比較的高い周波数の信号は通す第2インピーダ
ンスを具え、前記第3トランジスタの高周波特性
が良くない場合でもプツシユプル出力段が高周波
数において満足に機能するようにするバイパス手
段とを設けたことを特徴とするプツシユプル出力
段。 2 特許請求の範囲1項記載のプツシユプル出力
段において、前記測定回路は第4トランジスタの
ベース−エミツタ接合と直列に順方向に接続した
第1及び第2電極を有する第2半導体接合を具
え、前記駆動電流は第4トランジスタのコレクタ
から取り出すよう構成したことを特徴とするプツ
シユプル出力段。 3 特許請求の範囲2項記載のプツシユプル出力
段において、第4トランジスタのコレクタを前記
第1インピーダンスを経て第3トランジスタのエ
ミツタに結合し、第3トランジスタのエミツタを
電流源回路を構成する第1インピーダンス回路に
結合したことを特徴とするプツシユプル出力段。 4 特許請求の範囲2項記載のプツシユプル出力
段において、第4トランジスタのベースを第1ト
ランジスタのベースに結合し、第2半導体接合の
第1電極を第4トランジスタのエミツタに結合す
ると共に、第2半導体接合の第2電極を第1半導
体接合の第2電極に結合したことを特徴とするプ
ツシユプル出力段。 5 特許請求の範囲2項記載のプツシユプル出力
段において、第4トランジスタのエミツタを第1
半導体接合の第2電極に結合し、第2半導体接合
の第1電極を第1トランジスタのベースに結合す
ると共に、第2半導体接合の第2電極を第4トラ
ンジスタのベースに結合したことを特徴とするプ
ツシユプル出力段。 6 特許請求の範囲2又は3項記載のプツシユプ
ル出力段において、更に、コレクタ接地形態に接
続した第1導電型の第5トランジスタを具え、そ
のベースを第2半導体接合に結合し、そのコレク
タを第1電源端子に結合し、そのエミツタを第1
トランジスタのベースに結合し、入力端子から出
力端子に第5及び第1トランジスタの両ベース−
エミツタ接合を経て至る通路と、測定回路及び第
1半導体接合を経て至る通路に実効的に常に同数
の能動電流増幅半導体接合が存在するよう構成し
たことを特徴とするプツシユプル出力段。 7 特許請求の範囲6項記載のプツシユプル出力
段において、更に、ベースが入力端子に、エミツ
タが第4トランジスタのベースに、コレクタが第
5トランジスタのエミツタ及び第1トランジスタ
のベースにそれぞれ結合された第6トランジスタ
と、 第5トランジスタのベースと第1電源端子との
間に挿入された電流源回路を構成する第2インピ
ーダンス回路と、 第6トランジスタのエミツタと第4トランジス
タのベースとの接続点と第2電源端子との間に挿
入された電流源回路を構成する第3インピーダン
ス回路と、 第5トランジスタのベースと前記接続点との間
に第2半導体接合と直列に順方向に接続した第3
半導体接合とを具え、 第4トランジスタのエミツタを第1半導体接合
の第2電極に結合したことを特徴とするプツシユ
プル出力段。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8003053A NL8003053A (nl) | 1980-05-27 | 1980-05-27 | Balanseindtrap. |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5721110A JPS5721110A (en) | 1982-02-03 |
JPH0362042B2 true JPH0362042B2 (ja) | 1991-09-24 |
Family
ID=19835368
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7877681A Granted JPS5721110A (en) | 1980-05-27 | 1981-05-26 | Pushpull output stage |
Country Status (11)
Country | Link |
---|---|
US (1) | US4405902A (ja) |
JP (1) | JPS5721110A (ja) |
CA (1) | CA1165827A (ja) |
DE (1) | DE3120689A1 (ja) |
ES (1) | ES502473A0 (ja) |
FR (1) | FR2483705A1 (ja) |
GB (1) | GB2076605B (ja) |
HK (1) | HK48184A (ja) |
IT (1) | IT1137021B (ja) |
NL (1) | NL8003053A (ja) |
SG (1) | SG10884G (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8203667A (nl) * | 1982-09-22 | 1984-04-16 | Philips Nv | Balansversterker. |
NL8204003A (nl) * | 1982-10-18 | 1984-05-16 | Philips Nv | Schakelversterker. |
US5684432A (en) * | 1995-12-26 | 1997-11-04 | Lucent Technologies Inc. | Amplifier output stage having enhanced drive capability |
DE19616443A1 (de) * | 1996-04-25 | 1997-10-30 | Cafer Borucu | Gegentakt-Endstufe für analoge und digitale Schaltungen |
DE10038373C2 (de) | 2000-08-07 | 2002-09-05 | Infineon Technologies Ag | Breitband-Treiberschaltung |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL7810772A (nl) * | 1978-10-30 | 1980-05-02 | Philips Nv | Balansversterker. |
-
1980
- 1980-05-27 NL NL8003053A patent/NL8003053A/nl not_active Application Discontinuation
-
1981
- 1981-04-22 US US06/256,364 patent/US4405902A/en not_active Expired - Fee Related
- 1981-05-21 CA CA000378020A patent/CA1165827A/en not_active Expired
- 1981-05-22 GB GB8115824A patent/GB2076605B/en not_active Expired
- 1981-05-22 IT IT21910/81A patent/IT1137021B/it active
- 1981-05-23 DE DE3120689A patent/DE3120689A1/de active Granted
- 1981-05-25 ES ES502473A patent/ES502473A0/es active Granted
- 1981-05-26 JP JP7877681A patent/JPS5721110A/ja active Granted
- 1981-05-27 FR FR8110573A patent/FR2483705A1/fr active Granted
-
1984
- 1984-02-07 SG SG108/84A patent/SG10884G/en unknown
- 1984-06-07 HK HK481/84A patent/HK48184A/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
GB2076605A (en) | 1981-12-02 |
GB2076605B (en) | 1983-11-09 |
IT8121910A0 (it) | 1981-05-22 |
ES8204252A1 (es) | 1982-04-01 |
FR2483705A1 (fr) | 1981-12-04 |
NL8003053A (nl) | 1982-01-04 |
SG10884G (en) | 1985-01-04 |
ES502473A0 (es) | 1982-04-01 |
FR2483705B1 (ja) | 1984-12-14 |
HK48184A (en) | 1984-06-15 |
DE3120689A1 (de) | 1982-03-25 |
US4405902A (en) | 1983-09-20 |
DE3120689C2 (ja) | 1989-01-05 |
IT1137021B (it) | 1986-09-03 |
JPS5721110A (en) | 1982-02-03 |
CA1165827A (en) | 1984-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4961046A (en) | Voltage-to-current converter | |
JPS61230411A (ja) | 電気回路 | |
JP2559392B2 (ja) | ブリツジ増幅器 | |
EP0142081A2 (en) | Signal processing circuit | |
US3946325A (en) | Transistor amplifier | |
US4692711A (en) | Current mirror circuit | |
US4587491A (en) | IC class AB amplifier output stage | |
US4217555A (en) | Amplifier circuit arrangement with stabilized power-supply current | |
JPH0362042B2 (ja) | ||
US4504794A (en) | Integrable differential amplifier | |
US4453134A (en) | High voltage operational amplifier | |
US4017749A (en) | Transistor circuit including source voltage ripple removal | |
US4293824A (en) | Linear differential amplifier with unbalanced output | |
USRE30572E (en) | Low distortion signal amplifier arrangement | |
JPH05102755A (ja) | 差動増幅器 | |
JPS6333726B2 (ja) | ||
JP2547896B2 (ja) | 電流反転回路 | |
JPH0133046B2 (ja) | ||
JPH0716138B2 (ja) | 増幅回路装置 | |
KR830001932B1 (ko) | 증폭회로 | |
JPS646583Y2 (ja) | ||
JP2739905B2 (ja) | インターフエイス回路 | |
JPH0110005Y2 (ja) | ||
JPH07112137B2 (ja) | ベース電流補償回路 | |
JPS63314904A (ja) | 掛算検波器用広帯域増幅回路 |