JPH07112137B2 - ベース電流補償回路 - Google Patents
ベース電流補償回路Info
- Publication number
- JPH07112137B2 JPH07112137B2 JP1137150A JP13715089A JPH07112137B2 JP H07112137 B2 JPH07112137 B2 JP H07112137B2 JP 1137150 A JP1137150 A JP 1137150A JP 13715089 A JP13715089 A JP 13715089A JP H07112137 B2 JPH07112137 B2 JP H07112137B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- current
- resistor
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は集積回路等において用いられるトランジスタの
ベース電流補償回路に関するものであり、より特定的に
は差動増幅器を構成する一対のトランジスタの少なくと
も一方のベースに抵抗を介してバイアス電圧を印加する
場合に前記抵抗に電流が流れることによるバイアス電圧
変化が生じないように前記ベースに流れ込む電流を補償
するベース電流補償回路に関するものである。
ベース電流補償回路に関するものであり、より特定的に
は差動増幅器を構成する一対のトランジスタの少なくと
も一方のベースに抵抗を介してバイアス電圧を印加する
場合に前記抵抗に電流が流れることによるバイアス電圧
変化が生じないように前記ベースに流れ込む電流を補償
するベース電流補償回路に関するものである。
従来の技術 第３は従来使用されている差動増幅器におけるベース電
流補償回路を示しており、差動対トランジスタ（T1）
（T2），定電流用トランジスタ（T4）（T5），抵抗
（R1），負荷抵抗（R2）等より成る差動増幅器のトラン
ジスタ（T1）のベースには入力電圧（V1）が与えられ、
トランジスタ（T2）のベースには電源（E0）からの電圧
が抵抗（R0）を介してバイアス電圧として与えられるよ
うになっている。ここで、電源（E0）から抵抗（R0）を
通して電流がトランジスタ（T2）のベースに流れると、
抵抗（R0）によって電圧降下が生じ、ベースバイアスが
変化してしまうので、前記抵抗（R0）を流れる電流が実
質的に零になるようにするベース電流補償回路（１）が
設けられる。このベース電流補償回路（１）はトランジ
スタ（T2）のコレクタと負荷抵抗（R2）との間に挿入さ
れた電流検出用のトランジスタ（T3）と、トランジスタ
（T2）のベース電流IB2を供給するPNP型のトランジスタ
（T7）と、前記トランジスタ（T3）のベースにトランジ
スタ（T7）と共にベース電流IB3を供給するトランジス
タ（T6）と、トランジスタ（T6）（T7）のコレクタにそ
れぞれ接続されたトランジスタ（T8）（T9）と、トラン
ジスタ（T6）（T7）のエミッタに接続された電源（２）
とから成っている。
流補償回路を示しており、差動対トランジスタ（T1）
（T2），定電流用トランジスタ（T4）（T5），抵抗
（R1），負荷抵抗（R2）等より成る差動増幅器のトラン
ジスタ（T1）のベースには入力電圧（V1）が与えられ、
トランジスタ（T2）のベースには電源（E0）からの電圧
が抵抗（R0）を介してバイアス電圧として与えられるよ
うになっている。ここで、電源（E0）から抵抗（R0）を
通して電流がトランジスタ（T2）のベースに流れると、
抵抗（R0）によって電圧降下が生じ、ベースバイアスが
変化してしまうので、前記抵抗（R0）を流れる電流が実
質的に零になるようにするベース電流補償回路（１）が
設けられる。このベース電流補償回路（１）はトランジ
スタ（T2）のコレクタと負荷抵抗（R2）との間に挿入さ
れた電流検出用のトランジスタ（T3）と、トランジスタ
（T2）のベース電流IB2を供給するPNP型のトランジスタ
（T7）と、前記トランジスタ（T3）のベースにトランジ
スタ（T7）と共にベース電流IB3を供給するトランジス
タ（T6）と、トランジスタ（T6）（T7）のコレクタにそ
れぞれ接続されたトランジスタ（T8）（T9）と、トラン
ジスタ（T6）（T7）のエミッタに接続された電源（２）
とから成っている。
ここで、この従来回路におけるベース電流補償の原理は
以下の通りである。まず、トランジスタ（T2）と（T3）
のコレクタ電流は等しいので、IB2≒IB3である。PNPト
ランジスタの電流増幅率をhFEP,そのベース電流をIBP,
コレクタ電流をICPとし、I1＝I2の状態を考えると、 IB3＝2IBP＋hFEPIBP ＝（２＋hFEP）IBP …… ICP＝hFEPIBP …… IIN＝ICP−IB2 ＝ICP−IB3＝−2IBP …… hFEPは一般に50〜100程度で、このベース電流補償回路
により IINIB3/50 …… にできる。これは電源（E0）から出た抵抗（R0）を流れ
る電流IINが殆ど零とみなせることを意味する。これに
よって、トランジスタ（T2）のベース電流が補償され
る。尚、電流I1,I2を流すのはIB3が少なくなったとき、
トランジスタ（T3）のベースインピーダンスが高くなる
のを抑えるためである。
以下の通りである。まず、トランジスタ（T2）と（T3）
のコレクタ電流は等しいので、IB2≒IB3である。PNPト
ランジスタの電流増幅率をhFEP,そのベース電流をIBP,
コレクタ電流をICPとし、I1＝I2の状態を考えると、 IB3＝2IBP＋hFEPIBP ＝（２＋hFEP）IBP …… ICP＝hFEPIBP …… IIN＝ICP−IB2 ＝ICP−IB3＝−2IBP …… hFEPは一般に50〜100程度で、このベース電流補償回路
により IINIB3/50 …… にできる。これは電源（E0）から出た抵抗（R0）を流れ
る電流IINが殆ど零とみなせることを意味する。これに
よって、トランジスタ（T2）のベース電流が補償され
る。尚、電流I1,I2を流すのはIB3が少なくなったとき、
トランジスタ（T3）のベースインピーダンスが高くなる
のを抑えるためである。
発明が解決しようとする課題 しかしながら、上記従来の回路では差動増幅器の出力振
幅は入力電圧V2,入力電位差（V2−V1），電圧（V3），
並びに抵抗（R1）（R2）に関係し、この出力振幅を大き
くするためには電圧（V3）を下げる必要があり、電圧
（V3）用の電源（２）或いはこれに代るバイアス素子が
必要となる欠点がある。
幅は入力電圧V2,入力電位差（V2−V1），電圧（V3），
並びに抵抗（R1）（R2）に関係し、この出力振幅を大き
くするためには電圧（V3）を下げる必要があり、電圧
（V3）用の電源（２）或いはこれに代るバイアス素子が
必要となる欠点がある。
即ち、第３図において出力振幅V0はトランジスタT3のコ
レクタに流れる電流をI3,入力振幅を±ΔV1とすると、 V0＝Vcc−I3R2±ΔV1R2/R1≧V3−2VBE となり、上限は電源ライン（３）の電圧Vccであるが、
下限はトランジスタT3のエミッタ電圧（V3−2VBE）で制
限される。ただし、トランジスタT3とT6のベース・エミ
ッタ順方向電圧をそれぞれVBEとする。而して、出力振
幅V0を大きくするためにはV3を小さくすることが必要と
なり、その小さなV3を与える手段が必要となるのであ
る。
レクタに流れる電流をI3,入力振幅を±ΔV1とすると、 V0＝Vcc−I3R2±ΔV1R2/R1≧V3−2VBE となり、上限は電源ライン（３）の電圧Vccであるが、
下限はトランジスタT3のエミッタ電圧（V3−2VBE）で制
限される。ただし、トランジスタT3とT6のベース・エミ
ッタ順方向電圧をそれぞれVBEとする。而して、出力振
幅V0を大きくするためにはV3を小さくすることが必要と
なり、その小さなV3を与える手段が必要となるのであ
る。
本発明はこのような欠点を除去した新規なベース電流補
償回路を提供することを目的とする。
償回路を提供することを目的とする。
課題を解決するための手段 上記の目的を達成するため本発明では、差動増幅器を構
成する一対のトランジスタの少なくとも一方のベースに
抵抗を介してバイアス電圧を印加する場合に前記抵抗に
電流が流れることによるバイアス電圧変化が生じないよ
うに前記ベースに流れ込む電流を補償する手段を設けた
ベース電流補償回路において、前記抵抗を介してベース
バイアス電圧が与えられるNPN型の第１トランジスタの
エミッタ側に接続された電流検出用のNPN型の第２トラ
ンジスタと、ベースが前記第１トランジスタのベースと
共通に前記抵抗の一端に接続された第３トランジスタ
と、該第３トランジスタの出力電流を前記第２トランジ
スタのベースに接続する手段と、電源供給ラインにエミ
ッタが接続されコレクタが前記第１トランジスタのベー
スに接続されたPNP型の第４トランジスタと、前記電源
ラインにエミッタが接続されベースが自己のコレクタに
接続されると共に前記第４トランジスタのベースに接続
されコレクタが前記第３トランジスタに接続された第５
トランジスタ、とから成る構成としている。
成する一対のトランジスタの少なくとも一方のベースに
抵抗を介してバイアス電圧を印加する場合に前記抵抗に
電流が流れることによるバイアス電圧変化が生じないよ
うに前記ベースに流れ込む電流を補償する手段を設けた
ベース電流補償回路において、前記抵抗を介してベース
バイアス電圧が与えられるNPN型の第１トランジスタの
エミッタ側に接続された電流検出用のNPN型の第２トラ
ンジスタと、ベースが前記第１トランジスタのベースと
共通に前記抵抗の一端に接続された第３トランジスタ
と、該第３トランジスタの出力電流を前記第２トランジ
スタのベースに接続する手段と、電源供給ラインにエミ
ッタが接続されコレクタが前記第１トランジスタのベー
スに接続されたPNP型の第４トランジスタと、前記電源
ラインにエミッタが接続されベースが自己のコレクタに
接続されると共に前記第４トランジスタのベースに接続
されコレクタが前記第３トランジスタに接続された第５
トランジスタ、とから成る構成としている。
作 用 このような構成によると、第1,第２トランジスタのベー
ス電流は略等しく、一方第２トランジスタのベース電流
と同値の電流が第４トランジスタから第１トランジスタ
のベースに流れる。従って、上記抵抗を介して第１トラ
ンジスタのベースに流れる電流は実質的に零とみなすこ
とができ、第１トランジスタのベース電流が補償される
ことになる。そして、この場合、電流検出用の第２トラ
ンジスタは第１トランジスタのエミッタ側に接続されて
いて、コレクタと負荷抵抗の間にないので、第２トラン
ジスタの電極電位が差動増幅器の出力振幅に影響を与え
ない。第4,第５トランジスタのエミッタは電源ラインに
接続できる。
ス電流は略等しく、一方第２トランジスタのベース電流
と同値の電流が第４トランジスタから第１トランジスタ
のベースに流れる。従って、上記抵抗を介して第１トラ
ンジスタのベースに流れる電流は実質的に零とみなすこ
とができ、第１トランジスタのベース電流が補償される
ことになる。そして、この場合、電流検出用の第２トラ
ンジスタは第１トランジスタのエミッタ側に接続されて
いて、コレクタと負荷抵抗の間にないので、第２トラン
ジスタの電極電位が差動増幅器の出力振幅に影響を与え
ない。第4,第５トランジスタのエミッタは電源ラインに
接続できる。
実施例 以下本発明の実施例を図面を参照して説明する。第１図
において、第３図の従来例と同一素子には同一の符号を
付して重複説明を省略する。本実施例では、差動増幅器
（１）を構成するNPN型のトランジスタ（T2）のエミッ
タ側に電流検出用のトランジスタ（T3）を接続してい
る。そして、トランジスタ（T2）のベース電流はカレン
トミラー回路（４）から供給するようにしている。カレ
ントミラー回路（４）はエミッタが電源ライン（３）に
接続された一対のPNP型のトランジスタ（Q6）（Q7）
と、それらのベースをトランジスタ（Q7）のコレクタに
接続するPNP型のトランジスタ（Q8）とから成ってい
る。トランジスタ（Q8）のコレクタは接地ライン（５）
に直結されている。トランジスタ（Q7）のコレクタはト
ランジスタ（Q9）のコレクタに接続され、該トランジス
タ（Q9）のエミッタはトランジスタ（T3）のベースに接
続されていて、カレントミラー電流IB3をトランジスタ
（T3）のベースに供給する。トランジスタ（Q9）のベー
スはトランジスタ（T2）のベースと共に抵抗（R0）を介
してバイアス電圧電源（E0）に接続されている。この第
１図の回路において、静的状態ではトランジスタ（T2）
（T3）のコレクタ電流は等しいので、それらのベース電
流IB2とIB3も略等しくなる。一方、トランジスタ（Q6）
からトランジスタ（T2）に与えられる電流はカレントミ
ラー回路（４）の作用によりトランジスタ（Q7）を流れ
る電流、即ちIB3と同値である。この場合、トランジス
タ（Q9）のベース電流は無視しうる程、小さいので、I
IN＝IB3−IB2≒０となり、電源（E0）から抵抗（R0）を
介して電流は流れない。而して、トランジスタ（T2）の
ベース電流は補償される。
において、第３図の従来例と同一素子には同一の符号を
付して重複説明を省略する。本実施例では、差動増幅器
（１）を構成するNPN型のトランジスタ（T2）のエミッ
タ側に電流検出用のトランジスタ（T3）を接続してい
る。そして、トランジスタ（T2）のベース電流はカレン
トミラー回路（４）から供給するようにしている。カレ
ントミラー回路（４）はエミッタが電源ライン（３）に
接続された一対のPNP型のトランジスタ（Q6）（Q7）
と、それらのベースをトランジスタ（Q7）のコレクタに
接続するPNP型のトランジスタ（Q8）とから成ってい
る。トランジスタ（Q8）のコレクタは接地ライン（５）
に直結されている。トランジスタ（Q7）のコレクタはト
ランジスタ（Q9）のコレクタに接続され、該トランジス
タ（Q9）のエミッタはトランジスタ（T3）のベースに接
続されていて、カレントミラー電流IB3をトランジスタ
（T3）のベースに供給する。トランジスタ（Q9）のベー
スはトランジスタ（T2）のベースと共に抵抗（R0）を介
してバイアス電圧電源（E0）に接続されている。この第
１図の回路において、静的状態ではトランジスタ（T2）
（T3）のコレクタ電流は等しいので、それらのベース電
流IB2とIB3も略等しくなる。一方、トランジスタ（Q6）
からトランジスタ（T2）に与えられる電流はカレントミ
ラー回路（４）の作用によりトランジスタ（Q7）を流れ
る電流、即ちIB3と同値である。この場合、トランジス
タ（Q9）のベース電流は無視しうる程、小さいので、I
IN＝IB3−IB2≒０となり、電源（E0）から抵抗（R0）を
介して電流は流れない。而して、トランジスタ（T2）の
ベース電流は補償される。
尚、第１図の回路において、トランジスタ（Q8）の代り
に第２図に示す如く線路（６）によってトランジスタ
（Q7）のベース・コレクタを直結してもよく、この場合
にはトランジスタ（Q8）を削除できるという利点があ
る。
に第２図に示す如く線路（６）によってトランジスタ
（Q7）のベース・コレクタを直結してもよく、この場合
にはトランジスタ（Q8）を削除できるという利点があ
る。
発明の効果 以上の通り本発明によれば、差動増幅器を構成する第１
トランジスタのベース電流を補償するに際し、該第１ト
ランジスタのエミッタ側に電流検出用の第２トランジス
タを接続して、このトランジスタのベース電流と同値の
電流をカレントミラー接続の第５トランジスタ及び第４
トランジスタを通して第１トランジスタのベースに与え
るようにしているので、第１トランジスタの出力側の出
力振幅は第２トランジスタに影響されず、第4,第５トラ
ンジスタのエミッタも電源ラインに接続することができ
るので、ベース電流補償に関し、特別な電源やこれに代
るバイアス素子を用意する必要がない。
トランジスタのベース電流を補償するに際し、該第１ト
ランジスタのエミッタ側に電流検出用の第２トランジス
タを接続して、このトランジスタのベース電流と同値の
電流をカレントミラー接続の第５トランジスタ及び第４
トランジスタを通して第１トランジスタのベースに与え
るようにしているので、第１トランジスタの出力側の出
力振幅は第２トランジスタに影響されず、第4,第５トラ
ンジスタのエミッタも電源ラインに接続することができ
るので、ベース電流補償に関し、特別な電源やこれに代
るバイアス素子を用意する必要がない。
第１図は本発明を実施したベース電流補償回路を示す回
路図である。第２図は第１図の一部の構成の変形例を示
す回路図である。第３図は従来例の回路図である。 （R0）……抵抗，（E0）……バイアス電圧用電源， （T2）……第１トランジスタ， （T3）……第２トランジスタ， （Q9）……第３トランジスタ， （Q6）……第４トランジスタ， （Q7）……第５トランジスタ，（３）……電源ライン。
路図である。第２図は第１図の一部の構成の変形例を示
す回路図である。第３図は従来例の回路図である。 （R0）……抵抗，（E0）……バイアス電圧用電源， （T2）……第１トランジスタ， （T3）……第２トランジスタ， （Q9）……第３トランジスタ， （Q6）……第４トランジスタ， （Q7）……第５トランジスタ，（３）……電源ライン。
Claims (1)
- 【請求項１】差動増幅器を構成する一対のトランジスタ
の少なくとも一方のベースに抵抗を介してバイアス電圧
を印加する場合に前記抵抗に電流が流れることによるバ
イアス電圧変化が生じないように前記ベースに流れ込む
電流を補償する手段を設けたベース電流補償回路におい
て、前記抵抗を介してベースバイアス電圧が与えられる
NPN型の第１トランジスタのエミッタ側に接続された電
流検出用のNPN型の第２トランジスタと、ベースが前記
第１トランジスタのベースと共通に前記抵抗の一端に接
続された第３トランジスタと、該第３トランジスタの出
力電流を前記第２トランジスタのベースに接続する手段
と、電源供給ラインにエミッタが接続されコレクタが前
記第１トランジスタのベースに接続されたPNP型の第４
トランジスタと、前記電源ラインにエミッタが接続され
ベースが自己のコレクタに接続されると共に前記第４ト
ランジスタのベースに接続されコレクタが前記第３トラ
ンジスタに接続された第５トランジスタ、とから成るこ
とを特徴とするベース電流補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1137150A JPH07112137B2 (ja) | 1989-05-30 | 1989-05-30 | ベース電流補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1137150A JPH07112137B2 (ja) | 1989-05-30 | 1989-05-30 | ベース電流補償回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH031707A JPH031707A (ja) | 1991-01-08 |
| JPH07112137B2 true JPH07112137B2 (ja) | 1995-11-29 |
Family
ID=15191989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1137150A Expired - Fee Related JPH07112137B2 (ja) | 1989-05-30 | 1989-05-30 | ベース電流補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07112137B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5231473A (en) * | 1990-09-05 | 1993-07-27 | Sony Corporation | Lens barrel |
| EP1760565A1 (fr) * | 2005-09-01 | 2007-03-07 | Stmicroelectronics SA | Miroir de courant |
| JP4749368B2 (ja) * | 2007-03-29 | 2011-08-17 | 新日本無線株式会社 | 差動増幅回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6480108A (en) * | 1987-09-21 | 1989-03-27 | Toshiba Corp | Base current compensation circuit |
-
1989
- 1989-05-30 JP JP1137150A patent/JPH07112137B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH031707A (ja) | 1991-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3697679B2 (ja) | 安定化電源回路 | |
| JPH0656570B2 (ja) | カスコード接続電流源回路配置 | |
| JPH0476524B2 (ja) | ||
| US4937515A (en) | Low supply voltage current mirror circuit | |
| JPH07112137B2 (ja) | ベース電流補償回路 | |
| US4293824A (en) | Linear differential amplifier with unbalanced output | |
| JPH05102755A (ja) | 差動増幅器 | |
| US4731589A (en) | Constant current load and level shifter circuitry | |
| JPH0362042B2 (ja) | ||
| JPH0434567Y2 (ja) | ||
| JP2547896B2 (ja) | 電流反転回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP2581163B2 (ja) | 直結型アンプ | |
| JP3509167B2 (ja) | カレントミラー装置 | |
| JPS62254218A (ja) | 定電流回路 | |
| JPS6325769Y2 (ja) | ||
| KR830001932B1 (ko) | 증폭회로 | |
| JPH04338811A (ja) | バンドギャップ基準電圧発生回路 | |
| JP2580941Y2 (ja) | 差動増幅器 | |
| JPH0519844B2 (ja) | ||
| JPS6158073B2 (ja) | ||
| JPS6252489B2 (ja) | ||
| JPH0342725B2 (ja) | ||
| JPH0646370B2 (ja) | 定電流回路 | |
| JPH07336161A (ja) | 差動増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081129 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |