JPS6158073B2 - - Google Patents
Info
- Publication number
- JPS6158073B2 JPS6158073B2 JP57090125A JP9012582A JPS6158073B2 JP S6158073 B2 JPS6158073 B2 JP S6158073B2 JP 57090125 A JP57090125 A JP 57090125A JP 9012582 A JP9012582 A JP 9012582A JP S6158073 B2 JPS6158073 B2 JP S6158073B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- emitter
- transistors
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は電流源の負荷の電圧が変動する場合
に用いて好適な電流ミラー回路に関するものであ
る。
に用いて好適な電流ミラー回路に関するものであ
る。
従来のこの種回路として第１図に示すものがあ
る。同図において、P1は電源電圧Vccが印加され
る端子、Q1は上記端子P1に直列接続された第１
のトランジスタで、ベースとコレクタが短絡され
て電流源ISに接続されている。Q2は第１のトラ
ンジスタQ1とともに電流ミラー用として構成さ
れた第２のトランジスタであり、ベースおよびエ
ミツタが上記第１のトランジスタQ1のベースお
よびエミツタにそれぞれ接続されている。RLは
上記第２のトランジスタQ2のコレクタに直列接
続された負荷、P2は電流出力端子である。
る。同図において、P1は電源電圧Vccが印加され
る端子、Q1は上記端子P1に直列接続された第１
のトランジスタで、ベースとコレクタが短絡され
て電流源ISに接続されている。Q2は第１のトラ
ンジスタQ1とともに電流ミラー用として構成さ
れた第２のトランジスタであり、ベースおよびエ
ミツタが上記第１のトランジスタQ1のベースお
よびエミツタにそれぞれ接続されている。RLは
上記第２のトランジスタQ2のコレクタに直列接
続された負荷、P2は電流出力端子である。
上記構成において、定電流源ISの定電流I0とす
ると、上記トランジスタQ1，Q2の電流ミラー効
果、つまり両トランジスタQ1，Q2の各エミツタ
面積比によつて負荷RLに電流I1が供給される。
たとえば第１のトランジスタQ1のエミツタの面
積と第２のトランジスタのエミツタの面積が等し
ければ、負荷RLに供給される電流I1は上記基準
電流I0に等しくなる。
ると、上記トランジスタQ1，Q2の電流ミラー効
果、つまり両トランジスタQ1，Q2の各エミツタ
面積比によつて負荷RLに電流I1が供給される。
たとえば第１のトランジスタQ1のエミツタの面
積と第２のトランジスタのエミツタの面積が等し
ければ、負荷RLに供給される電流I1は上記基準
電流I0に等しくなる。
しかるに、上記構成において、第２のトランジ
スタQ2のコレクタと負荷RLとの接続点P2電位V0
が変動する場合、該トランジスタQ2のエミツ
タ・コレクタ電圧が変動することになるので、ベ
ース幅変調作用により、負荷RLに供給される電
流I1は第２図のように上記電位V0が高くなるに従
い小さくなつてしまう。つまりエミツタ・コレク
タ電圧が小さくなるとともに、電流増幅率ｈFEが
下がりコレクタ電流が減るという欠点があつた。
スタQ2のコレクタと負荷RLとの接続点P2電位V0
が変動する場合、該トランジスタQ2のエミツ
タ・コレクタ電圧が変動することになるので、ベ
ース幅変調作用により、負荷RLに供給される電
流I1は第２図のように上記電位V0が高くなるに従
い小さくなつてしまう。つまりエミツタ・コレク
タ電圧が小さくなるとともに、電流増幅率ｈFEが
下がりコレクタ電流が減るという欠点があつた。
この発明は上記欠点を解消するためになされた
もので、電流ミラー用の１対のトランジスタのエ
ミツタ・コレクタ電圧を、負荷の電圧の変動によ
つて変化しないように帰還をかけることにより、
負荷の電圧変動の影響をほとんど受けない電流ミ
ラー回路を提供することを目的としている。
もので、電流ミラー用の１対のトランジスタのエ
ミツタ・コレクタ電圧を、負荷の電圧の変動によ
つて変化しないように帰還をかけることにより、
負荷の電圧変動の影響をほとんど受けない電流ミ
ラー回路を提供することを目的としている。
以下、この発明の一実施例を図面にしたがつて
説明する。
説明する。
第３図はこの発明に係る電流ミラー回路の一例
を示し、第１図と同一部所には同一符号を付して
説明を省略する。
を示し、第１図と同一部所には同一符号を付して
説明を省略する。
同図において、Q3は第３のトランジスタであ
り、この第３のトランジスタQ3のベースを第２
のトランジスタQ2のコレクタに接続し、さらに
この第３のトランジスタQ3のエミツタから互に
直列接続された複数個のダイオードD1〜Dnを介
して第４のトランジスタQ4のベースに接続して
あり、この第４のトランジスタQ4のエミツタは
上記第１および第２のトランジスタQ1，Q2の各
エミツタに接続されている。BAは上記第４のト
ランジスタQ4のベースと端子P1との間の介挿接
続されたバイアス源である。
り、この第３のトランジスタQ3のベースを第２
のトランジスタQ2のコレクタに接続し、さらに
この第３のトランジスタQ3のエミツタから互に
直列接続された複数個のダイオードD1〜Dnを介
して第４のトランジスタQ4のベースに接続して
あり、この第４のトランジスタQ4のエミツタは
上記第１および第２のトランジスタQ1，Q2の各
エミツタに接続されている。BAは上記第４のト
ランジスタQ4のベースと端子P1との間の介挿接
続されたバイアス源である。
上記構成において、第１および第２のトランジ
スタQ1，Q2による電流ミラー効果で負荷RLに対
する電流I1を供給する働きは前述の通りである。
スタQ1，Q2による電流ミラー効果で負荷RLに対
する電流I1を供給する働きは前述の通りである。
いま、第３および第４のトランジスタQ3，Q4
の各ベース・エミツタ間電圧をそれぞれＶBE3，
ＶBE4とし、ダイオードD1〜Dnの順方向電圧をＶ
Dとすれば、第２のトランジスタQ2のエミツタ・
コレクタ間電圧ＶCE2は下式で示される。
の各ベース・エミツタ間電圧をそれぞれＶBE3，
ＶBE4とし、ダイオードD1〜Dnの順方向電圧をＶ
Dとすれば、第２のトランジスタQ2のエミツタ・
コレクタ間電圧ＶCE2は下式で示される。
ＶCE2＝ＶBE3＋nVD−ＶBE4 …(1)
上式において、ＶCE2はV1の値に依存しない関
係が成立している。したがつて負荷のRLの電圧
の変動によるベース幅変調の効果はなく、第４図
に示すように電流I1の変動を極力抑制させること
ができる。なお、端子P2の電位V1はVcc−（ＶBE3
＋nVD）とバイアス源BAの残り電圧で決定され
るものである。
係が成立している。したがつて負荷のRLの電圧
の変動によるベース幅変調の効果はなく、第４図
に示すように電流I1の変動を極力抑制させること
ができる。なお、端子P2の電位V1はVcc−（ＶBE3
＋nVD）とバイアス源BAの残り電圧で決定され
るものである。
ところで、上記実施例では電流ミラー用の第１
および第２のトランジスタQ1，Q2としてPNPト
ランジスタを用いたが、npnトランジスタであつ
てもよく、また、電圧レベルシフトに複数個のダ
イオードD1〜Dnを用いたが、このダイオードD1
〜Dnに代えて抵抗体を用いてもよく、この場合
バイアス源BAは定電流回路になる。
および第２のトランジスタQ1，Q2としてPNPト
ランジスタを用いたが、npnトランジスタであつ
てもよく、また、電圧レベルシフトに複数個のダ
イオードD1〜Dnを用いたが、このダイオードD1
〜Dnに代えて抵抗体を用いてもよく、この場合
バイアス源BAは定電流回路になる。
以上のように、この発明は電流ミラー用の１対
のトランジスタに対し、電流帰還させることによ
り、負荷の電圧変動に左右されない電流ミラー回
路を提供することができる。
のトランジスタに対し、電流帰還させることによ
り、負荷の電圧変動に左右されない電流ミラー回
路を提供することができる。
第１図は従来の電流ミラー回路を示す電気回路
図、第２図は従来の回路における負荷電流と電流
出力端子電位との関係図、第３図はこの発明に係
る電流ミラー回路の一例を示す電気回路図、第４
図はこの発明の回路における負荷電流と電流出力
端子電位との関係図である。 BA…バイアス源、D1〜Dn…ダイオード、IS…
電流源、Q1，Q2…電流ミラー用トランジスタ、
Q3…第３のトランジスタ、Q4…第４のトランジ
スタ、RL…負荷。なお、図中同一符号は同一も
しくは相当部分を示す。
図、第２図は従来の回路における負荷電流と電流
出力端子電位との関係図、第３図はこの発明に係
る電流ミラー回路の一例を示す電気回路図、第４
図はこの発明の回路における負荷電流と電流出力
端子電位との関係図である。 BA…バイアス源、D1〜Dn…ダイオード、IS…
電流源、Q1，Q2…電流ミラー用トランジスタ、
Q3…第３のトランジスタ、Q4…第４のトランジ
スタ、RL…負荷。なお、図中同一符号は同一も
しくは相当部分を示す。
Claims (1)
- １ １対のトランジスタのベース同士およびエミ
ツタ同士を接続し、一方のトランジスタのコレク
タ・ベースを短絡するとともに、電流源に接続
し、他方のトランジスタのコレクタを電流出力端
とし、この電流出力端を第３のトランジスタのベ
ースに接続し、第３のトランジスタのエミツタ
を、バイアス源に直列接続された複数個のダイオ
ードもしくは定電流回路に直列接続された抵抗体
を介して第４のトランジスタのベースに接続し
て、第４のトランジスタのエミツタを前記電流ミ
ラー用の１対のトランジスタの各エミツタに接続
したことを特徴とする電流ミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57090125A JPS58205313A (ja) | 1982-05-25 | 1982-05-25 | 電流ミラ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57090125A JPS58205313A (ja) | 1982-05-25 | 1982-05-25 | 電流ミラ−回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58205313A JPS58205313A (ja) | 1983-11-30 |
| JPS6158073B2 true JPS6158073B2 (ja) | 1986-12-10 |
Family
ID=13989783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57090125A Granted JPS58205313A (ja) | 1982-05-25 | 1982-05-25 | 電流ミラ−回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58205313A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH042569U (ja) * | 1990-03-14 | 1992-01-10 | ||
| KR20200062013A (ko) | 2018-11-26 | 2020-06-03 | 타쿠보 엔지니어링 가부시키가이샤 | 도료 충전 유닛 및 그것을 구비한 도료 충전 장치 |
-
1982
- 1982-05-25 JP JP57090125A patent/JPS58205313A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH042569U (ja) * | 1990-03-14 | 1992-01-10 | ||
| KR20200062013A (ko) | 2018-11-26 | 2020-06-03 | 타쿠보 엔지니어링 가부시키가이샤 | 도료 충전 유닛 및 그것을 구비한 도료 충전 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58205313A (ja) | 1983-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| JPH0681013U (ja) | 電流源回路 | |
| EP0209334B1 (en) | Current mirror circuit | |
| JPS6059807A (ja) | トランジスタ保護回路 | |
| JPH07104372B2 (ja) | 電圧比較回路 | |
| JPH0682308B2 (ja) | 電流源回路配置 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JP2542623B2 (ja) | カレントミラ−回路 | |
| JPH03788B2 (ja) | ||
| JPH0365716A (ja) | 定電圧回路 | |
| JPH0450765B2 (ja) | ||
| JPS6158073B2 (ja) | ||
| US4553107A (en) | Current mirror circuit having stabilized output current | |
| US4560919A (en) | Constant-voltage circuit insensitive to source change | |
| JPH0628013B2 (ja) | レギュレ−タ回路 | |
| JP2897515B2 (ja) | 電圧電流変換回路 | |
| JPH0413692Y2 (ja) | ||
| JPH0434567Y2 (ja) | ||
| JP2647725B2 (ja) | 電圧比較器 | |
| JPH0474734B2 (ja) | ||
| JP2547896B2 (ja) | 電流反転回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP2829773B2 (ja) | コンパレータ回路 | |
| JP3243947B2 (ja) | 演算増幅器 | |
| JPS6244574Y2 (ja) |