JPH0450765B2 - - Google Patents
Info
- Publication number
- JPH0450765B2 JPH0450765B2 JP63214166A JP21416688A JPH0450765B2 JP H0450765 B2 JPH0450765 B2 JP H0450765B2 JP 63214166 A JP63214166 A JP 63214166A JP 21416688 A JP21416688 A JP 21416688A JP H0450765 B2 JPH0450765 B2 JP H0450765B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- collector
- voltage
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は低電圧動作が可能なカレントミラー
回路に関する。
回路に関する。
（従来の技術）
第４図はPNPトランジスタによつて構成され
た従来のカレントミラー回路の回路図である。ベ
ース・コレクタ間が短絡されたトランジスタ５１
は入力側トランジスタであり、このトランジスタ
５１とベースが共通に接続されたトランジスタ５
２及び５３はそれぞれ出力側トランジスタであ
る。そして、上記トランジスタ５１のコレクタに
は入力電流源５４が接続されており、出力側トラ
ンジスタ５２，５４のコレクタからは入力電流源
５４の電流に比例した電流Ioutが出力される。
た従来のカレントミラー回路の回路図である。ベ
ース・コレクタ間が短絡されたトランジスタ５１
は入力側トランジスタであり、このトランジスタ
５１とベースが共通に接続されたトランジスタ５
２及び５３はそれぞれ出力側トランジスタであ
る。そして、上記トランジスタ５１のコレクタに
は入力電流源５４が接続されており、出力側トラ
ンジスタ５２，５４のコレクタからは入力電流源
５４の電流に比例した電流Ioutが出力される。
このカレントミラー回路では、電源電圧VCCか
らトランジスタ５１のベース・エミツタ間電圧
VBEを差し引いた電圧が入力電流源５４に対して
動作電圧として供給される。ここで、電源電圧
VCCとして低電圧、例えば0.9Vが供給されている
ときを考える。いまトランジスタ５１のベース・
エミツタ間電圧VBEが例えば0.7Vであるとすれ
ば、このとき入力電流源５４に供給される動作電
圧は0.2Vになる。トランジスタのコレクタ・エ
ミツタ間飽和電圧VCEsatは通常、0.15V程度であ
る。従つて、上記従来回路を低電圧で動作させよ
うとすると、入力電流源５４としてはエミツタ接
地されたトランジスタしか使用することができな
い。
らトランジスタ５１のベース・エミツタ間電圧
VBEを差し引いた電圧が入力電流源５４に対して
動作電圧として供給される。ここで、電源電圧
VCCとして低電圧、例えば0.9Vが供給されている
ときを考える。いまトランジスタ５１のベース・
エミツタ間電圧VBEが例えば0.7Vであるとすれ
ば、このとき入力電流源５４に供給される動作電
圧は0.2Vになる。トランジスタのコレクタ・エ
ミツタ間飽和電圧VCEsatは通常、0.15V程度であ
る。従つて、上記従来回路を低電圧で動作させよ
うとすると、入力電流源５４としてはエミツタ接
地されたトランジスタしか使用することができな
い。
第５図は上記従来のカレントミラー回路を用
い、低電圧でも動作可能とした差動増幅回路を示
す図である。ここではカレントミラー回路が２個
使用されており、一方のカレントミラー回路６１
はトランジスタ６２と６３とで、一方のカレント
ミラー回路６４はトランジスタ６５と６６とでそ
れぞれ構成されている。両カレントミラー回路６
１，６４に入力電流を供給する前記入力電流源に
相当するものとして、一対のNPNトランジスタ
６６，６７からなる差動対６８及びこの差動対６
８の共通エミツタに接続された定電流源６９とか
ら構成された差動増幅器７０が設けられている。
すなわち、両カレントミラー回路６１，６４に
は、差動入力信号Vinが供給される上記差動増幅
器７０内の２個の各トランジスタ６６，６７のコ
レクタ電流が供給される。
い、低電圧でも動作可能とした差動増幅回路を示
す図である。ここではカレントミラー回路が２個
使用されており、一方のカレントミラー回路６１
はトランジスタ６２と６３とで、一方のカレント
ミラー回路６４はトランジスタ６５と６６とでそ
れぞれ構成されている。両カレントミラー回路６
１，６４に入力電流を供給する前記入力電流源に
相当するものとして、一対のNPNトランジスタ
６６，６７からなる差動対６８及びこの差動対６
８の共通エミツタに接続された定電流源６９とか
ら構成された差動増幅器７０が設けられている。
すなわち、両カレントミラー回路６１，６４に
は、差動入力信号Vinが供給される上記差動増幅
器７０内の２個の各トランジスタ６６，６７のコ
レクタ電流が供給される。
ここで、第５図の差動増幅回路を0.9Vの電源
電圧で動作させる場合を考える。上記のようにト
ランジスタ６６もしくは６７のコレクタ・エミツ
タ間電圧として飽和電圧（VCEsat）0.15V程度を
保証する必要があるため、定電流源６９の動作電
圧は最大で0.05Vである。この定電流源６９を、
動作電圧余裕がないことにより抵抗で構成する場
合、ある程度大きな電流を確保するにはその抵抗
値を充分に小さくしなければならない。この場合
には、差動対６８の利得が低下すると共に差動対
６８のバイアス電流が変化する、等の問題が発生
する。このため、上記定電流源６９はエミツタ接
地されたトランジスタを用いて構成することが望
ましい。
電圧で動作させる場合を考える。上記のようにト
ランジスタ６６もしくは６７のコレクタ・エミツ
タ間電圧として飽和電圧（VCEsat）0.15V程度を
保証する必要があるため、定電流源６９の動作電
圧は最大で0.05Vである。この定電流源６９を、
動作電圧余裕がないことにより抵抗で構成する場
合、ある程度大きな電流を確保するにはその抵抗
値を充分に小さくしなければならない。この場合
には、差動対６８の利得が低下すると共に差動対
６８のバイアス電流が変化する、等の問題が発生
する。このため、上記定電流源６９はエミツタ接
地されたトランジスタを用いて構成することが望
ましい。
上記のように定電流源６９としてエミツタ接地
されたトランジスタを用いる場合の電源電圧VCC
の最低電圧VCCminは次式で与えられる。
されたトランジスタを用いる場合の電源電圧VCC
の最低電圧VCCminは次式で与えられる。
VCCmin＝VBE＋2VCEsat
＝0.7＋２×0.15＝１（Ｖ） ……(1)
すなわち、上記従来のカレントミラー回路は、
差動増幅回路等に適用した場合、電圧電圧VCCが
1V以下に低下すると動作しなくなるという問題
がある。
差動増幅回路等に適用した場合、電圧電圧VCCが
1V以下に低下すると動作しなくなるという問題
がある。
（発明が解決しようとする課題）
上記のように従来のカレントミラー回路では、
入力側トランジスタのベース・コレクタ間を短絡
して使用しているために入力電流源回路に供給で
きる電圧が小さくなり、適用範囲が狭くなるとい
う欠点がある。
入力側トランジスタのベース・コレクタ間を短絡
して使用しているために入力電流源回路に供給で
きる電圧が小さくなり、適用範囲が狭くなるとい
う欠点がある。
この発明は上記のような事情を考慮してなされ
たものであり、その目的は、入力電流源回路の動
作電圧を従来よりも大きくすることができ、これ
により適用範囲が広いカレントミラー回路を提供
することにある。
たものであり、その目的は、入力電流源回路の動
作電圧を従来よりも大きくすることができ、これ
により適用範囲が広いカレントミラー回路を提供
することにある。
［発明の構成］
（課題を解決するための手段）
この発明のカレントミラー回路は、エミツタが
第１の電位に接続された第１のトランジタと、こ
の第１のトランジスタのコレクタ・ベース間にエ
ミツタ・コレクタ間が挿入されベース接地された
第２のトランジスタと、上記第１のトランジスタ
のコレクタと第２の電位との間に接続された入力
電流源回路と、上記第１のトランジスタのベース
と第２の電位との間に接続された定電流源と、エ
ミツタが第１の電位に接続されベースが上記第１
のトランジスタのベースに接続された第３のトラ
ンジスタとから構成される。
第１の電位に接続された第１のトランジタと、こ
の第１のトランジスタのコレクタ・ベース間にエ
ミツタ・コレクタ間が挿入されベース接地された
第２のトランジスタと、上記第１のトランジスタ
のコレクタと第２の電位との間に接続された入力
電流源回路と、上記第１のトランジスタのベース
と第２の電位との間に接続された定電流源と、エ
ミツタが第１の電位に接続されベースが上記第１
のトランジスタのベースに接続された第３のトラ
ンジスタとから構成される。
（作用）
カレントミラー回路の入力側トランジスタとな
る第１のトランジスタのコレクタ・ベース間に、
ベース接地された第２のトランジスタのエミツ
タ・コレクタ間を挿入したことにより、上記第１
のトランジスタのコレクタ電位は第１の電位に対
し、この第１のトランジスタのエミツタ・コレク
タ間電圧を飽和電圧分だけ低い電位に設定でき
る。この構成においては、第２のトランジスタを
動作させる必要上第１のトランジスタのベースと
第２の電位との間には定電流源が接続される。
る第１のトランジスタのコレクタ・ベース間に、
ベース接地された第２のトランジスタのエミツ
タ・コレクタ間を挿入したことにより、上記第１
のトランジスタのコレクタ電位は第１の電位に対
し、この第１のトランジスタのエミツタ・コレク
タ間電圧を飽和電圧分だけ低い電位に設定でき
る。この構成においては、第２のトランジスタを
動作させる必要上第１のトランジスタのベースと
第２の電位との間には定電流源が接続される。
（実施例）
以下、図面を参照してこの発明を実施例によ
り、説明する。第１図はこの発明に係るカレント
ミラー回路の一実施例による構成を示す回路図で
ある。図において、PNPトランジスタ１１は入
力側トランジスタ、２個のPNPトランジスタ１
２，１３それぞれは出力側トランジスタであり、
これら３個のトランジスタの各エミツタは正極性
の電源電圧VCCに並列に接続され、かつそれぞれ
のベースは共通に接続されている。上記トランジ
スタ１１のコレクタにはPNPトランジスタ１４
のエミツタが接続されている。このトランジスタ
１４はベースが直流バイアスVbiasを介して電源
電圧VCCに接続され、ベース接地されており、そ
のコレクタは上記各トランジスタ１１，１２，１
３の共通ベースに接続されている。また、上記ト
ランジスタ１１のコレクタと接地電圧VSSとの間
にはIinの値の入力電流源１５が接続されており、
上記各トランジスタ１１，１２，１３の共通ベー
スと接地電圧VSSとの間にはI16の値の定電流源１
６が接続されている。そして、上記出力側トラン
ジスタである各トランジスタ１２，１３のコレク
タからは出力電流Iout1，Iout2がそれぞれ出力さ
れるようになつている。
り、説明する。第１図はこの発明に係るカレント
ミラー回路の一実施例による構成を示す回路図で
ある。図において、PNPトランジスタ１１は入
力側トランジスタ、２個のPNPトランジスタ１
２，１３それぞれは出力側トランジスタであり、
これら３個のトランジスタの各エミツタは正極性
の電源電圧VCCに並列に接続され、かつそれぞれ
のベースは共通に接続されている。上記トランジ
スタ１１のコレクタにはPNPトランジスタ１４
のエミツタが接続されている。このトランジスタ
１４はベースが直流バイアスVbiasを介して電源
電圧VCCに接続され、ベース接地されており、そ
のコレクタは上記各トランジスタ１１，１２，１
３の共通ベースに接続されている。また、上記ト
ランジスタ１１のコレクタと接地電圧VSSとの間
にはIinの値の入力電流源１５が接続されており、
上記各トランジスタ１１，１２，１３の共通ベー
スと接地電圧VSSとの間にはI16の値の定電流源１
６が接続されている。そして、上記出力側トラン
ジスタである各トランジスタ１２，１３のコレク
タからは出力電流Iout1，Iout2がそれぞれ出力さ
れるようになつている。
この実施例回路では、ベース接地されたトラン
ジスタ１４によつてトランジスタ１１のコレク
タ・エミツタ間の帰還回路が構成されている。こ
のため、トランジスタ１１のコレクタ電位は、電
源電圧VCCからこのトランジスタ１１のエミツ
タ・コレクタ間飽和電圧VCEsatを差し引いた値に
固定可能となつている。この結果、電源電圧VCC
として低電圧、例えば0.9Vが供給されていると
き、入力電流源１５に対して供給される動作電圧
は、トランジスタ１１のエミツタ・コレクタ間電
圧を飽和電圧（VCEsat）0.15Vに設定すると、
0.75Vになり、従来回路の0.2Vに比べて十分に大
きくなる。このため、この入力電流源１５として
種々の形式のものを使用することができ、適用範
囲を広げることができる。
ジスタ１４によつてトランジスタ１１のコレク
タ・エミツタ間の帰還回路が構成されている。こ
のため、トランジスタ１１のコレクタ電位は、電
源電圧VCCからこのトランジスタ１１のエミツ
タ・コレクタ間飽和電圧VCEsatを差し引いた値に
固定可能となつている。この結果、電源電圧VCC
として低電圧、例えば0.9Vが供給されていると
き、入力電流源１５に対して供給される動作電圧
は、トランジスタ１１のエミツタ・コレクタ間電
圧を飽和電圧（VCEsat）0.15Vに設定すると、
0.75Vになり、従来回路の0.2Vに比べて十分に大
きくなる。このため、この入力電流源１５として
種々の形式のものを使用することができ、適用範
囲を広げることができる。
なお、この実施例回路ではトランジスタ１４を
動作させるために定電流源１６を設けており、そ
の値I16の分だけ出力電流Iout1，Iout2が余分に
流れることになる。すなわち、カレントミラー比
が１となるように各トランジスタ１１，１２，１
３の寸法が設定させているときの出力電流Iout1，
Iout2が次式で与えられる。
動作させるために定電流源１６を設けており、そ
の値I16の分だけ出力電流Iout1，Iout2が余分に
流れることになる。すなわち、カレントミラー比
が１となるように各トランジスタ１１，１２，１
３の寸法が設定させているときの出力電流Iout1，
Iout2が次式で与えられる。
Iout1＝Iout2＝Iin＋I12 ……(2)
このように出力電流Iout1，Iout2の値は入力電
流値Iinと定電流源１６における電流値I16との和
になり、出力電流と入力電流とは比例関係にはな
らない。しかし、入力電流Iinの交流的な値を伝
達する上では従来のカレントミラー回路と同等に
なる。
流値Iinと定電流源１６における電流値I16との和
になり、出力電流と入力電流とは比例関係にはな
らない。しかし、入力電流Iinの交流的な値を伝
達する上では従来のカレントミラー回路と同等に
なる。
次にこの発明の応用例について第２図を参照し
て説明する。
て説明する。
第２図は上記実施例のカレントミラー回路を用
いた差動増幅回路を示す図である。この回路の場
合にも前記第５図回路と同様に２個のカレントミ
ラー回路が使用されている。すなわち、一方のカ
レントミラー回路２１は、入力側のPNPトラン
ジスタ２２、出力側のPNPトランジスタ２３、
帰還用のPNPトランジスタ２４、この帰還用の
トランジスタ２４を動作させるための定電流源２
５とから構成されており、他方のカレントミラー
回路２６は、入力側のPNPトランジスタ２７、
出力側のPNPトランジスタ２８、帰還用のPNP
トランジスタ２９、この帰還用のトランジスタ２
９を動作させるための定電流源３０とから構成さ
れている。そして、上記両カレントミラー回路２
１，２６に入力電流を供給する第１図中の前記入
力電流源１５に相当するものとして、一対の
NPNトランジスタ３１，３２からなる差動対３
３及びこの差動対３３の共通エミツタに接続され
た定電流源３４とから構成された差動増幅器３５
が設けられている。すなわち、両カレントミラー
回路２１，２６には、差動入力信号Vinが供給さ
れる上記差動増幅器３５内の２個の各トランジス
タ３１，３２のコレクタ電流が供給される。
いた差動増幅回路を示す図である。この回路の場
合にも前記第５図回路と同様に２個のカレントミ
ラー回路が使用されている。すなわち、一方のカ
レントミラー回路２１は、入力側のPNPトラン
ジスタ２２、出力側のPNPトランジスタ２３、
帰還用のPNPトランジスタ２４、この帰還用の
トランジスタ２４を動作させるための定電流源２
５とから構成されており、他方のカレントミラー
回路２６は、入力側のPNPトランジスタ２７、
出力側のPNPトランジスタ２８、帰還用のPNP
トランジスタ２９、この帰還用のトランジスタ２
９を動作させるための定電流源３０とから構成さ
れている。そして、上記両カレントミラー回路２
１，２６に入力電流を供給する第１図中の前記入
力電流源１５に相当するものとして、一対の
NPNトランジスタ３１，３２からなる差動対３
３及びこの差動対３３の共通エミツタに接続され
た定電流源３４とから構成された差動増幅器３５
が設けられている。すなわち、両カレントミラー
回路２１，２６には、差動入力信号Vinが供給さ
れる上記差動増幅器３５内の２個の各トランジス
タ３１，３２のコレクタ電流が供給される。
また、この応用例回路では、前記直流バイアス
Vbiasは、抵抗３６、PNPトランジスタ３７及び
定電流源３８からなる直流バイアス電圧発生回路
３９によつて形成されている。
Vbiasは、抵抗３６、PNPトランジスタ３７及び
定電流源３８からなる直流バイアス電圧発生回路
３９によつて形成されている。
第３図はこの発明の他の実施例による構成を示
す回路である。図はNPNトランジスタによつて
構成されたカレントミラー回路である。図におい
て、NPNトランジスタ４１は入力側トランジス
タ、２個のNPNトランジスタ４２，４３それぞ
れは出力側トランジスタであり、これら３個のト
ランジスタの各エミツタは負極性の接地電圧VSS
に並列に接続され、かつそれぞれのベースは共通
に接続されている。上記トランジスタ４１のコレ
クタにはNPNトランジスタ４４のエミツタが接
続されている。このトランジスタ４４はベースが
直流バイアスVbiasを介して接地電圧VSSに接続
され、ベース接地されており、そのコレクタは上
記各トランジスタ４１，４２，４３の共通ベース
に接続されている。また、上記トランジスタ４１
のコレクタと電源電圧VCCとの間にはIinの値の入
力電流源４５が接続されており、上記各トランジ
スタ４１，４２，４３の共通ベースと接地電圧
VSSとの間にはI46の値の定電流源４６が接続され
ている。そして、上記出力側トランジスタである
各トランジスタ４２，４３のコレクタからは出力
電流Iout1，Iout2がそれぞれ出力されるようにな
つている。
す回路である。図はNPNトランジスタによつて
構成されたカレントミラー回路である。図におい
て、NPNトランジスタ４１は入力側トランジス
タ、２個のNPNトランジスタ４２，４３それぞ
れは出力側トランジスタであり、これら３個のト
ランジスタの各エミツタは負極性の接地電圧VSS
に並列に接続され、かつそれぞれのベースは共通
に接続されている。上記トランジスタ４１のコレ
クタにはNPNトランジスタ４４のエミツタが接
続されている。このトランジスタ４４はベースが
直流バイアスVbiasを介して接地電圧VSSに接続
され、ベース接地されており、そのコレクタは上
記各トランジスタ４１，４２，４３の共通ベース
に接続されている。また、上記トランジスタ４１
のコレクタと電源電圧VCCとの間にはIinの値の入
力電流源４５が接続されており、上記各トランジ
スタ４１，４２，４３の共通ベースと接地電圧
VSSとの間にはI46の値の定電流源４６が接続され
ている。そして、上記出力側トランジスタである
各トランジスタ４２，４３のコレクタからは出力
電流Iout1，Iout2がそれぞれ出力されるようにな
つている。
この実施例回路でも前記第１図回路と同様に、
ベース接地されたトランジスタ４４によつてトラ
ンジスタ４１のコレクタ・エミツタ間の帰還回路
が構成されている。このため、トランジスタ４１
のコレクタ電位は、接地電圧VSSからのこのトラ
ンジスタ４１のエミツタ・コレクタ間電圧を飽和
電圧VCEsatだけ大きい値に固定可能となる。この
結果、電源電圧VCCとして低電圧、例えば0.9Vが
供給されているとき、入力電流源１５に対して供
給される動作電圧は、トランジスタ４１のエミツ
タ・コレクタ間電圧を飽和電圧（VCEsat）0.15V
で固定すると、0.75Vになる。これにより、この
入力電流源４５として種々の形式のものを使用す
ることができ、適用範囲を広げることができる。
ベース接地されたトランジスタ４４によつてトラ
ンジスタ４１のコレクタ・エミツタ間の帰還回路
が構成されている。このため、トランジスタ４１
のコレクタ電位は、接地電圧VSSからのこのトラ
ンジスタ４１のエミツタ・コレクタ間電圧を飽和
電圧VCEsatだけ大きい値に固定可能となる。この
結果、電源電圧VCCとして低電圧、例えば0.9Vが
供給されているとき、入力電流源１５に対して供
給される動作電圧は、トランジスタ４１のエミツ
タ・コレクタ間電圧を飽和電圧（VCEsat）0.15V
で固定すると、0.75Vになる。これにより、この
入力電流源４５として種々の形式のものを使用す
ることができ、適用範囲を広げることができる。
［発明の効果］
以上説明したようにこの発明によれば、適用範
囲が広いカレントミラー回路が提供できる。
囲が広いカレントミラー回路が提供できる。
第１図はこの発明の一実施例による構成を示す
回路図、第２図はこの発明の応用例を示す回路
図、第３図はの発明の他の実施例による構成の回
路図、第４図は従来のカレントミラー回路の構成
を示す回路図、第５図は第４図回路を用いた差動
増幅回路の構成を示す回路図である。 １１，１２，１３，１４……PNPトランジス
タ、１５……入力電流源、１６……定電流源。
回路図、第２図はこの発明の応用例を示す回路
図、第３図はの発明の他の実施例による構成の回
路図、第４図は従来のカレントミラー回路の構成
を示す回路図、第５図は第４図回路を用いた差動
増幅回路の構成を示す回路図である。 １１，１２，１３，１４……PNPトランジス
タ、１５……入力電流源、１６……定電流源。
Claims (1)
- 【特許請求の範囲】 １ エミツタが第１の電位に接続された第１のト
ランジスタと、 上記第１のトランジスタのコレクタ・ベース間
にエミツタ・コレクタ間が挿入されベース接地さ
れた第２のトランジスタと、 上記第１のトランジスタのコレクタと第２の電
位との間に接続された入力電流源回路と、 上記第１のトランジスタのベースと第２の電位
との間に接続された定電流源と、 エミツタが第１の電位に接続されベースが上記
第１のトランジスタのベースに接続された第３の
トランジスタと を具備したことを特徴とするカレントミラー回
路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63214166A JPH0263206A (ja) | 1988-08-29 | 1988-08-29 | カレントミラー回路 |
| US07/401,230 US4937515A (en) | 1988-08-29 | 1989-08-31 | Low supply voltage current mirror circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63214166A JPH0263206A (ja) | 1988-08-29 | 1988-08-29 | カレントミラー回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0263206A JPH0263206A (ja) | 1990-03-02 |
| JPH0450765B2 true JPH0450765B2 (ja) | 1992-08-17 |
Family
ID=16651327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63214166A Granted JPH0263206A (ja) | 1988-08-29 | 1988-08-29 | カレントミラー回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4937515A (ja) |
| JP (1) | JPH0263206A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0539137B1 (en) * | 1991-10-21 | 2000-01-05 | Matsushita Electric Industrial Co., Ltd. | Amplifier |
| JPH06196945A (ja) * | 1992-12-24 | 1994-07-15 | Toshiba Corp | 差動増幅回路 |
| US5311146A (en) * | 1993-01-26 | 1994-05-10 | Vtc Inc. | Current mirror for low supply voltage operation |
| JP3331523B2 (ja) * | 1993-04-16 | 2002-10-07 | 日本テキサス・インスツルメンツ株式会社 | カレントミラー回路 |
| US5394079A (en) * | 1993-04-27 | 1995-02-28 | National Semiconductor Corporation | Current mirror with improved input voltage headroom |
| US5521490A (en) * | 1994-08-08 | 1996-05-28 | National Semiconductor Corporation | Current mirror with improved input voltage headroom |
| FI97655C (fi) * | 1995-04-05 | 1997-01-27 | Nokia Telecommunications Oy | Offset-kompensoitu lineaarinen RF-ilmaisin |
| US5721512A (en) * | 1996-04-23 | 1998-02-24 | Analog Devices, Inc. | Current mirror with input voltage set by saturated collector-emitter voltage |
| US6617915B2 (en) * | 2001-10-24 | 2003-09-09 | Zarlink Semiconductor (U.S.) Inc. | Low power wide swing current mirror |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4329639A (en) * | 1980-02-25 | 1982-05-11 | Motorola, Inc. | Low voltage current mirror |
| JPS5938821A (ja) * | 1982-08-30 | 1984-03-02 | Toshiba Corp | 定電流回路 |
| IT1210940B (it) * | 1982-09-30 | 1989-09-29 | Ates Componenti Elettron | Circuito generatore di corrente costante, a bassa tensione di alimentazione, integrabile monoliticamente. |
| JPS59208618A (ja) * | 1983-05-13 | 1984-11-27 | Rohm Co Ltd | 電流反転回路 |
| JPS62117019A (ja) * | 1985-11-15 | 1987-05-28 | Matsushita Electric Ind Co Ltd | 定電流発生回路 |
-
1988
- 1988-08-29 JP JP63214166A patent/JPH0263206A/ja active Granted
-
1989
- 1989-08-31 US US07/401,230 patent/US4937515A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4937515A (en) | 1990-06-26 |
| JPH0263206A (ja) | 1990-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4399399A (en) | Precision current source | |
| US4462005A (en) | Current mirror circuit | |
| US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
| US4857864A (en) | Current mirror circuit | |
| JPH0450765B2 (ja) | ||
| KR970005292B1 (ko) | 차동증폭회로 | |
| US4928073A (en) | DC amplifier | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JPS6357808B2 (ja) | ||
| JPS5986316A (ja) | 差動増幅器対の切替回路 | |
| JP2605626B2 (ja) | 定電圧回路 | |
| KR930007795B1 (ko) | 저전압동작형 증폭회로 | |
| JP2547896B2 (ja) | 電流反転回路 | |
| JPH0434567Y2 (ja) | ||
| JPH0115224Y2 (ja) | ||
| JPH0332096Y2 (ja) | ||
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JPH0151207B2 (ja) | ||
| KR830001932B1 (ko) | 증폭회로 | |
| JPH07336161A (ja) | 差動増幅器 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JPH04299605A (ja) | 差動増幅器 | |
| JPS62291210A (ja) | カレントミラ−回路 | |
| JPH0388507A (ja) | 差動増幅回路 | |
| JPS6133007A (ja) | 利得制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |