JP3331523B2 - カレントミラー回路 - Google Patents
カレントミラー回路Info
- Publication number
- JP3331523B2 JP3331523B2 JP08988793A JP8988793A JP3331523B2 JP 3331523 B2 JP3331523 B2 JP 3331523B2 JP 08988793 A JP08988793 A JP 08988793A JP 8988793 A JP8988793 A JP 8988793A JP 3331523 B2 JP3331523 B2 JP 3331523B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- bipolar transistor
- mirror circuit
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Description
高精度なカレントミラー動作を行う半導体集積回路にお
けるカレントミラー回路に関する。
ー回路は、従来以下のように実現されていた。以下、第
一の従来例を説明する。図6は、従来のカレントミラー
回路5の回路図である。カレントミラー回路5は、横型
のpnpトランジスタ(Q’1)51、および、トラン
ジスタ51と同じ特性を有する横型のpnpトランジス
タ(Q’2)52から構成され、図に示すように接続さ
れている。尚、55は電流源である。
示す各電流について以下の各式が成り立つ。 Iin=Io +2IB ・・・(1) IB =Io /HFE ・・・(2) ただし、Iinは、基準電流、Io は、出力電流、I
B は、トランジスタ51、52のベース電流、HFEは、
トランジスタ51、52の電流増幅率である。
inと出力電流Io には、次式で示す関係が成り立つ。 Io =Iin・HFE/(HFE+2) ・・・(3) 式3より、トランジスタ51、52の電流増幅率HFEが
充分に大きい場合には次式が成り立つので、ほぼ基準電
流Iinと出力電流Io との値は等しくなる。 HFE/(HFE+2)≒1 ・・・(4)
従来のカレントミラー回路6の回路図である。カレント
ミラー回路6は、同一の特性を有する横型のpnpトラ
ンジスタ(Q’1〜Q’3)51〜53から構成され、
これらが図に示すように接続されている。尚、56は電
流源である。
つ。 Iin=Io +IB2 ・・・(5) IB1=Io /HFE ・・・(6) IB2=2IB1/HFE ・・・(7) ただし、Iinは、基準電流、 Io は、出力電流、 IB1は、トランジスタ51、52のベース電流、 IB2は、トランジスタ53のベース電流、 HFEは、トランジスタ51、52、53の電流増幅率で
ある。
ー回路6の基準電流Iinと出力電流Io には、次式の関
係が成り立つ。 Io =Iin・HFE 2 /(HFE 2 +2) ・・・(8) 式8より、HFEが充分に大きい場合、次式が成り立つの
でほぼ基準電流Iinと出力電流Io との値は等しくな
る。 HFE 2 /(HFE 2 +2)≒1 ・・・(9)
同一の電流増幅率HFEのトランジスタで構成した場合、
カレントミラー回路6の出力電流Io はカレントミラー
回路5の出力電流Io よりも、基準電流Iinにより近く
(精度が高く)なる。
路のpnpトランジスタとしては、上述のように横形の
ものが多く使用されている。この横型のpnpトランジ
スタには、流れる電流が大きい領域での電流増幅率HFE
の低下が著しい(10以下になる)という欠点がある。
てトランジスタに流す電流が大きくなった場合には、ト
ランジスタの電流増幅率が低下し(HFE<10)、式3
からわかるように出力電流が基準電流よりも10%〜2
0%も小さくなるという問題がある。
の電流増幅率が低い場合でも出力電流を基準電流に等し
くするものであり、基準電流に対して精度の高い出力電
流を得ることが可能である。しかし、電源(VCC)と電
源グラウンド(GND)との間にトランジスタが2個直
列に接続されることとなり、トランジスタのベース・エ
ミッタ間電圧(通常0.6V程度)の2倍以上の電源電
圧が必要となるという問題がある。
電池(電圧1.2V)1本を電源とした動作を要求され
る半導体集積回路においては重大な問題である。つま
り、このカレントミラー回路を1.2V程度の電圧で使
用した場合、電源電圧に余裕がないため動作が不安定と
なり、あるいは、少しでも電源電圧が下がると動作しな
くなる可能性があるという問題がある。
みてなされたものであり、低い電源電圧で安定に動作
し、基準電流にほぼ等しい出力電流を得ることができ、
しかもその製造プロセスにおける工程を増やすことなく
形成できる半導体集積回路を提供することを目的とす
る。
に、本発明のカレントミラー回路は、エミッタが第1の
電源電圧が供給される端子に接続された横型の第1のバ
イポーラトランジスタと、エミッタが第1の電源電圧が
供給される端子に接続され、ベースが上記第1のバイポ
ーラトランジスタのベースに接続された横型の第2のバ
イポーラトランジスタと、エミッタが第1の電源電圧が
供給される端子に接続され、ベースが上記第1のバイポ
ーラトランジスタのコレクタに接続され、コレクタが上
記第1のバイポーラトランジスタのベースに接続された
縦型の第3のバイポーラトランジスタと、上記第1のバ
イポーラトランジスタのコレクタに接続された第1の電
流源と、上記第3のバイポーラトランジスタのコレクタ
に接続された第2の電流源とを有し、横型の上記第1の
バイポーラトランジスタの面積と縦型の上記第3のバイ
ポーラトランジスタの面積とがほぼ同じであり、上記第
3のバイポーラトランジスタが逆トランジスタとして動
作する。
ては、上記第1の電源電圧が電源電圧における高い側の
電圧であり、上記第1及び第2のバイポーラトランジス
タがpnp型のバイポーラトランジスタであり、上記第
3のバイポーラトランジスタがnpn型のバイポーラト
ランジスタである。
いては、縦型の上記第3のバイポーラトランジスタのベ
ース領域が当該ベース領域とは逆導電型の低抵抗の半導
体領域により囲まれている。
タを逆に接続して(逆トランジスタとして)使用し、こ
の縦型のnpnトランジスタにより2つの横型のpnp
トランジスタのベース電流と基準電流とを分離して、前
記ベース電流が基準電流に与える影響を少なくする。
タ面積を比較的大きめにすることにより、逆方向の電流
増幅率を大きくして、基準電流と前記ベース電流の分離
効果を高めるとともに、ベース・コレクタ間電圧を横型
のpnpトランジスタのベース・エミッタ間電圧よりも
低く抑え、縦型のpnpトランジスタの動作電圧を確保
している。
本発明のカレントミラー回路1の回路図である。図1に
おいて、第一のトランジスタ(Q1)10は、横型のp
npトランジスタである。第二のトランジスタ(Q2)
11は、トランジスタ10と同一特性の横型のpnpト
ランジスタである。
コレクタ・エミッタ間電圧が0.1V以上であれば飽和
せずに動作する。なお、必要に応じてトランジスタ10
とトランジスタ11に特性の異なるトランジスタを使用
してもよい。
ンジスタ10、11とほぼ同じ面積に作られた縦型のn
pnトランジスタである。トランジスタ12は、横型ト
ランジスタであるトランジスタ10、11とほぼ同じ面
積であるため、構造上横型トランジスタのベース・エミ
ッタ接合面積よりもそのベース・コレクタ接合面積が大
きい。よって、トランジスタ12のコレクタ・ベース間
電圧は、トランジスタ10のベース・エミッタ間電圧よ
りも低い値となる。
ベース電流、トランジスタ12のコレクタ電流を供給す
る。カレントミラー回路1の各部分は、図に示すように
接続されており、トランジスタ12はエミッタとコレク
タが本来と逆の状態で(逆トランジスタとして)使用さ
れている。なお、図中に矢印とともに示した記号は、そ
の部分の電流を示している。
明する。図2(A)は、トランジスタ10、11の構造
を示す断面図である。図2(B)は、トランジスタ1
0、11の構造を示す平面図である。トランジスタ1
0、11は、n型基板に形成された半導体集積回路にお
いて一般的に使用されている横型のpnpトランジスタ
と同じ構造を有する。
は、低抵抗のp型シリコンの領域であり、トランジスタ
10、11のコレクタとなっている。なお、図2(B)
に示すように、P+ 領域21は、第二のP+ 領域22の
周囲を取り囲むように形成されている。
コンの領域であり、トランジスタ10、11のエミッタ
となっている。n領域23は、n型シリコンの領域であ
り、トランジスタ10、11のベースとなっている。
けのために形成された低抵抗のn型シリコンの領域であ
る。第二のn+ 領域25は、埋め込み拡散n+ 領域であ
る。Si02 領域26は、トランジスタ10、11の分
離のために形成された絶縁領域である。
うな構造になっており、同一面積の縦型トランジスタに
比べてベース面積が狭くなり、コレクタ・ベース間電圧
を小さくすることができない。
である。トランジスタ12は、n形基板に形成された半
導体集積回路において一般的に使用されている縦型のn
pnトランジスタと同じ構造を有する。n領域31は、
n型シリコンの領域であり、トランジスタ12のコレク
タとなっている。
コンの領域であり、トランジスタ12のエミッタとなっ
ている。p領域33は、p型シリコンの領域であり、ト
ランジスタ12のベースとなっている。なお、p領域3
3は、その一部に低抵抗のp型シリコンの領域を有し、
この部分にベース電極が配設されている。
付けのために形成された低抵抗のn型シリコンの領域で
ある。第二のn+ 領域35は、埋め込み拡散n+ 領域で
ある。Si02 領域36は、トランジスタ12の分離の
ために形成された絶縁領域である。
造になっており、同一面積の横型トランジスタに比べて
ベース・コレクタ接合面積が広くなり、逆トランジスタ
として動作させた場合ベース・エミッタ間電圧(VBE)
を小さくすることができる。また、コレクタとエミッタ
とを逆に接続して使用しても(逆トランジスタとして使
用しても)、エミッタ面積が大きいので高い電流増幅率
(逆HFE≧30程度)を得ることができる。
ジスタ12には、寄生トランジスタ14が生じる。この
寄生トランジスタ14が動作しないようにするために、
トランジスタ12のベースの周囲、すなわち、p領域3
3の周囲を低抵抗のn+ 型シリコン領域とするとより好
適である。
する。図1に示す、カレントミラー回路1において、ト
ランジスタ10が飽和せずに動作する条件は、次式の通
りである。 VBE1 −VBC3 >0.1 ・・・(10) ただし、VBE1 は、トランジスタ10のベース・エミッ
タ間電圧、VBC3 は、トランジスタ12のベース・コレ
クタ間電圧である。
低い電圧であり、カレントミラー回路1は、 VCC>VBE1 ・・・(11) 以上の電源電圧(VCC)で動作可能である。後述するよ
うに、カレントミラー回路1は0.9Vの電源電圧で動
作し、第二の従来例として述べたカレントミラー回路6
では動作不可能であった低い電源電圧で動作可能となっ
ている。
カレントミラー回路1の各電流の間には、以下のような
関係が成立する。 Iin=Io −IB2 ・・・(12) IB2=(IBIAS−2IB1)/HFE2 ・・・(13) HFE1 =Io /IB1 ・・・(14) ただし、Iinは、基準電流、Io は、出力電流、I
B1は、トランジスタ10、11のベース電流、IB2は、
トランジスタ12のベース電流、IBIASは、電流源13
の電流、HFE1 は、トランジスタ10、11の電流増幅
率、HFE2 は、トランジスタ12の電流増幅率である。
inと出力電流Io の間に次式の関係を得る。 Io =(Iin+IBIAS/HFE2 )/(1+2/(HFE1 ・HFE2 )) ・・・(15) ここで例えば、HFE1 =10、HFE2 =30、電流源1
3の電流IBIAS=50μA(=Iin/2)、および、基
準電流Iin=100μAとし、式15に代入すると、 Io ≒1.01・Iin ・・・(16) となり、出力電流と基準電流との差は約1%の誤差とな
る。
の使用により、第一の従来例として上述したカレントミ
ラー回路5に比べて、高精度の出力電流を得ることが可
能である。また、縦型のトランジスタ12は横型のトラ
ンジスタ10、11と同時に形成可能なので、製造工程
を増やす必要はない。
来のカレントミラー回路5のシュミレーション結果につ
いて説明する。図4は、本発明のカレントミラー回路1
のシュミレーション結果を示す図である。図5は、第一
の従来例のカレントミラー回路5のシュミレーション結
果を示す図である。
トミラー回路1の出力電流を示している。
流との誤差は、+1%〜+5%程度となっており、基準
電流にほぼ等しい出力電流を得ることが可能である。こ
こで、実際の回路においては、各トランジスタのコレク
タ・エミッタ間電圧にはバラツキがあり、トランジスタ
10のコレクタ・エミッタ間電圧(VCE)は、0.1V
程度である。また、トランジスタの電流増幅率には、コ
レクタ・エミッタ間電圧に対する依存性(アーリー効
果)がある。従って、理論的には式15が成立するが、
上述の事項を考慮すると、そのシュミレーションは図4
のようになる。シュミレーションは常温(25°C)の
条件で行っているので0.8Vの電源電圧においても動
作することが示されているが、低温になるとトランジス
タのベース・エミッタ間電圧が大きくなるので、実際の
デバイス(製品)においては0.9V程度の電源電圧が
必要となる。尚、−10°Cにおけるトランジスタのベ
ース・エミッタ間電圧は、25°Cの場合に比べて約
0.1V大きい。
レントミラー回路5の出力電流を示す。ここでは、出力
電流と基準電流との間に約−20%の誤差が生じてい
る。なお、シュミレーションの条件は、カレントミラー
回路1についてのものと、トランジスタ(Q3)12お
よび電流源13を除いて同じである。
積回路は種々の構成をとることができる。
ントミラー回路を低い電源電圧で安定に動作させること
ができる。また、従来の低電圧用のカレントミラー回路
に比べて、基準電流にほぼ一致した出力電流を得ること
が可能である。更には、本発明のカレントミラー回路
は、従来のカレントミラー回路と同じ製造工程で製造す
ることができ、縦型トランジスタのための製造工程を追
加する必要がない。本発明の半導体集積回路は、例えば
低い電源電圧を使用して高い周波数を扱うECL回路の
カレントミラー回路として使用すると特に有用である。
である。
る。
ン結果を示す図である。
レーション結果を示す図である。
ある。
ある。
Claims (3)
- 【請求項1】エミッタが第1の電源電圧が供給される端
子に接続された横型の第1のバイポーラトランジスタ
と、 エミッタが第1の電源電圧が供給される端子に接続さ
れ、ベースが上記第1のバイポーラトランジスタのベー
スに接続された横型の第2のバイポーラトランジスタ
と、 エミッタが第1の電源電圧が供給される端子に接続さ
れ、ベースが上記第1のバイポーラトランジスタのコレ
クタに接続され、コレクタが上記第1のバイポーラトラ
ンジスタのベースに接続された縦型の第3のバイポーラ
トランジスタと、 上記第1のバイポーラトランジスタのコレクタに接続さ
れた第1の電流源と、 上記第3のバイポーラトランジスタのコレクタに接続さ
れた第2の電流源と、 を有し、横型の上記第1のバイポーラトランジスタの面
積と縦型の上記第3のバイポーラトランジスタの面積と
がほぼ同じであり、上記第3のバイポーラトランジスタ
が逆トランジスタとして動作するカレントミラー回路。 - 【請求項2】上記第1の電源電圧が電源電圧における高
い側の電圧であり、上記第1及び第2のバイポーラトラ
ンジスタがpnp型のバイポーラトランジスタであり、
上記第3のバイポーラトランジスタがnpn型のバイポ
ーラトランジスタである請求項1に記載のカレントミラ
ー回路。 - 【請求項3】縦型の上記第3のバイポーラトランジスタ
のベース領域が当該ベース領域とは逆導電型の低抵抗の
半導体領域により囲まれている請求項1又は2に記載の
カレントミラー回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08988793A JP3331523B2 (ja) | 1993-04-16 | 1993-04-16 | カレントミラー回路 |
US08/228,985 US5572114A (en) | 1993-04-16 | 1994-04-18 | Current mirror circuit with bipolar transistor connected in reverse arrangement |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08988793A JP3331523B2 (ja) | 1993-04-16 | 1993-04-16 | カレントミラー回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06303052A JPH06303052A (ja) | 1994-10-28 |
JP3331523B2 true JP3331523B2 (ja) | 2002-10-07 |
Family
ID=13983269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08988793A Expired - Fee Related JP3331523B2 (ja) | 1993-04-16 | 1993-04-16 | カレントミラー回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5572114A (ja) |
JP (1) | JP3331523B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3325396B2 (ja) * | 1994-08-19 | 2002-09-17 | 株式会社東芝 | 半導体集積回路 |
DE102006055320A1 (de) * | 2006-11-23 | 2008-05-29 | Atmel Germany Gmbh | Stromspiegelschaltung |
US9502992B2 (en) * | 2012-06-01 | 2016-11-22 | Coriant Operations, Inc. | Diode substitute with low drop and minimal loading |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4857864A (en) * | 1987-06-05 | 1989-08-15 | Kabushiki Kaisha Toshiba | Current mirror circuit |
JPH0263206A (ja) * | 1988-08-29 | 1990-03-02 | Toshiba Corp | カレントミラー回路 |
JPH082010B2 (ja) * | 1990-05-10 | 1996-01-10 | 株式会社東芝 | 電流伝達回路 |
US5376822A (en) * | 1991-06-25 | 1994-12-27 | Kabushiki Kaisha Toshiba | Heterojunction type of compound semiconductor integrated circuit |
US5394079A (en) * | 1993-04-27 | 1995-02-28 | National Semiconductor Corporation | Current mirror with improved input voltage headroom |
-
1993
- 1993-04-16 JP JP08988793A patent/JP3331523B2/ja not_active Expired - Fee Related
-
1994
- 1994-04-18 US US08/228,985 patent/US5572114A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH06303052A (ja) | 1994-10-28 |
US5572114A (en) | 1996-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0865063A (ja) | 半導体集積回路 | |
JP3331523B2 (ja) | カレントミラー回路 | |
CA1097752A (en) | Current mirror circuit | |
US10795395B2 (en) | Bandgap voltage reference circuit capable of correcting voltage distortion | |
US4345166A (en) | Current source having saturation protection | |
EP0346978B1 (en) | Integrated current-mirror arrangement comprising vertical transistors | |
JP4838421B2 (ja) | アナログ・スイッチ | |
JPH1079472A (ja) | 半導体集積回路 | |
US20030030128A1 (en) | Transistor configuration for a bandgap circuit | |
JP2000323935A (ja) | 高耐圧出力回路 | |
JPS59208618A (ja) | 電流反転回路 | |
JP2001144262A (ja) | 半導体装置 | |
JPH0587023B2 (ja) | ||
JP2690201B2 (ja) | 半導体集積回路 | |
JPS62104068A (ja) | 半導体集積回路装置 | |
JPS59149046A (ja) | モノリシツクプレナ−プロセス集積回路 | |
US6768145B1 (en) | Semiconductor integrated circuit device | |
JP3604995B2 (ja) | バンドギャップ回路を内蔵する半導体集積回路 | |
JP2004505465A (ja) | 追跡回路 | |
JPS59158554A (ja) | トランジスタ | |
JPH0614496Y2 (ja) | 電流ミラ−回路 | |
JPH05315551A (ja) | トランジスタ回路 | |
JPS61276340A (ja) | 半導体集積回路装置 | |
JPS59181058A (ja) | 半導体装置 | |
JPH06120745A (ja) | バイポーラ集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020625 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070726 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120726 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |