JPS59181058A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59181058A JPS59181058A JP5411483A JP5411483A JPS59181058A JP S59181058 A JPS59181058 A JP S59181058A JP 5411483 A JP5411483 A JP 5411483A JP 5411483 A JP5411483 A JP 5411483A JP S59181058 A JPS59181058 A JP S59181058A
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- layer
- density
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 5
- 239000012535 impurity Substances 0.000 abstract description 7
- 239000000758 substrate Substances 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 230000003321 amplification Effects 0.000 abstract description 3
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 238000002955 isolation Methods 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 210000003205 muscle Anatomy 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置に関し、特に集積回路装置における
横形トランジスタに関する。
横形トランジスタに関する。
一般に、バイポーラＩＣにおけるＮＰＮ ）ランジスタ
とＰＮＰトランジスタの混用は、レベルシフト、位相反
転を容易にして設計の自由度の増大、回路構成の簡略化
などを可能にするだけでなく、ＰＮＰトランジスタをＮ
ＰＮ トランジスタの負荷として用いることによシ消費
′岨力の減少、乗積密度の増大なξ数多く利点をもたら
している。
とＰＮＰトランジスタの混用は、レベルシフト、位相反
転を容易にして設計の自由度の増大、回路構成の簡略化
などを可能にするだけでなく、ＰＮＰトランジスタをＮ
ＰＮ トランジスタの負荷として用いることによシ消費
′岨力の減少、乗積密度の増大なξ数多く利点をもたら
している。
容易に導入できるＰＮＰ ？ランジスタとして、横形Ｐ
ＮＰトランジスタがおる。＠形１’ＮＰ ｌ−ランシス
タは通常の縦形ＮＰＮトランジスタのベース拡散を利用
して、第１図にその概略断面図を示す様に、Ｐ型基板１
および絶縁領域４によって絶縁分離された島状領域３に
エミッタ領域５とコレクタ領域６とを同時に形成するこ
とによシ作られている。尚、２は埋込み領域、８，９お
よび１０は各々コレクタ、エミッタおよびベース成極、
そして１１は表面保＠膜をそれぞれ示す。
ＮＰトランジスタがおる。＠形１’ＮＰ ｌ−ランシス
タは通常の縦形ＮＰＮトランジスタのベース拡散を利用
して、第１図にその概略断面図を示す様に、Ｐ型基板１
および絶縁領域４によって絶縁分離された島状領域３に
エミッタ領域５とコレクタ領域６とを同時に形成するこ
とによシ作られている。尚、２は埋込み領域、８，９お
よび１０は各々コレクタ、エミッタおよびベース成極、
そして１１は表面保＠膜をそれぞれ示す。
ところで、今日ではＰＮＰトランジスタの特性について
も、要求が敵しくなって来ている。時にパワーＩＣ等で
は、低歪率化等の特性改嵜、回路構成の簡略化の為の要
求の１つとして、少なくとも出力段においては、ＮＰＮ
トランジスタ、！＝Ｉｎ１等の高い゛電流増幅率（以下
、ｈｒｚという）のＰＮＰ トランジスタが要求されて
いる。第１図に示す様な従来の横形ＰＮＰ ？ランジス
タでは、製造プロセスがＮＰＮ ）ランジスタに対して
最適になる様に条件設定されている為に、要求を十分に
満足できない。
も、要求が敵しくなって来ている。時にパワーＩＣ等で
は、低歪率化等の特性改嵜、回路構成の簡略化の為の要
求の１つとして、少なくとも出力段においては、ＮＰＮ
トランジスタ、！＝Ｉｎ１等の高い゛電流増幅率（以下
、ｈｒｚという）のＰＮＰ トランジスタが要求されて
いる。第１図に示す様な従来の横形ＰＮＰ ？ランジス
タでは、製造プロセスがＮＰＮ ）ランジスタに対して
最適になる様に条件設定されている為に、要求を十分に
満足できない。
この低ｂｒｓの欠点を改嵜する為に、第２図に示す様に
、横形ＰＮＰ ）ランジスタのエミッタ及びコレクタ領
域１５．１６を第１図とはちがって縦形ＮＰＮトランジ
スタのベースとは別工程でしかも高濃度ノーに形成する
ことによシ、エミッタ注入効率を向上させ、高ｈＦ１１
の横形ＰＮＰ トランジスタが実現できる。しかしなが
ら、耐圧はコレクターベース間接合の構造で決まるので
、この方法ではコレクタ１６が高濃度でしかも接合が浅
い為、トランジスタの耐圧の低下はまぬがれない。した
がって、耐圧が要求される所では用いられないという欠
点がおる。
、横形ＰＮＰ ）ランジスタのエミッタ及びコレクタ領
域１５．１６を第１図とはちがって縦形ＮＰＮトランジ
スタのベースとは別工程でしかも高濃度ノーに形成する
ことによシ、エミッタ注入効率を向上させ、高ｈＦ１１
の横形ＰＮＰ トランジスタが実現できる。しかしなが
ら、耐圧はコレクターベース間接合の構造で決まるので
、この方法ではコレクタ１６が高濃度でしかも接合が浅
い為、トランジスタの耐圧の低下はまぬがれない。した
がって、耐圧が要求される所では用いられないという欠
点がおる。
本発明の目的は、高耐圧および高１１ｐｍの横形トラン
ジスタを提供することでおる。
ジスタを提供することでおる。
以下に図面を用いて本発明を説明する。
第３図は本発明の一実施例を示す横形ＰＮＰトランジス
タの概略断面図である。
タの概略断面図である。
まず最初に、Ｐ型シリコン基板１０表面よｐＮ型高濃夏
不純物層２を形成し、ひき続いて、低濃度のＮｕエピタ
キシャル層３を成長させる。次にエピタキシャルノー３
の表面から分離層４となる予定の位置にＰ型窩濃度不純
物を拡散して基板１に達する様に形成する。横形ＰＮＰ
トランジスタのコレクタとなる予定の位置にエピタキシ
ャル層３の表面からＰ型不純物を拡散してＰ型領域２５
を形成する。この時に、第３図では示していないが、縦
形ＮＰＮ）ランジスタのベース領域も同時形成する。次
に、横形ＰＮＰ）ランジスタの工ばツタとなる予定の位
置にＰ型領域２５よりも高濃度のＰｆｉ領域２６を形成
する。ひき続いて、Ｎ型ベース電極引き出し領域７を形
成する。その後、基板表面上の酸化膜１１に開孔を施し
、アルミニウム等の金属薄膜を付層して必要な電極配線
８，９゜１０を形成する。尚、８はコレクタ電極９はエ
ミッタ電極、１０はベース電極でめる。
不純物層２を形成し、ひき続いて、低濃度のＮｕエピタ
キシャル層３を成長させる。次にエピタキシャルノー３
の表面から分離層４となる予定の位置にＰ型窩濃度不純
物を拡散して基板１に達する様に形成する。横形ＰＮＰ
トランジスタのコレクタとなる予定の位置にエピタキシ
ャル層３の表面からＰ型不純物を拡散してＰ型領域２５
を形成する。この時に、第３図では示していないが、縦
形ＮＰＮ）ランジスタのベース領域も同時形成する。次
に、横形ＰＮＰ）ランジスタの工ばツタとなる予定の位
置にＰ型領域２５よりも高濃度のＰｆｉ領域２６を形成
する。ひき続いて、Ｎ型ベース電極引き出し領域７を形
成する。その後、基板表面上の酸化膜１１に開孔を施し
、アルミニウム等の金属薄膜を付層して必要な電極配線
８，９゜１０を形成する。尚、８はコレクタ電極９はエ
ミッタ電極、１０はベース電極でめる。
この構造によれば、横形ＰＮＰトランジスタのエミッタ
領域２６は高濃度ノーでるる為にエミッタ注入効率が高
く、高ｈｙｍが得られる。筐た、コレクタ領域２５は従
来と同じ様に縦形ＮＰＮトランジスタのベースと同時に
形成している為、耐圧は低下しない。
領域２６は高濃度ノーでるる為にエミッタ注入効率が高
く、高ｈｙｍが得られる。筐た、コレクタ領域２５は従
来と同じ様に縦形ＮＰＮトランジスタのベースと同時に
形成している為、耐圧は低下しない。
第４図は本＠明による他の実施例である。本実施例は、
横形ＰＮＰ トランジスタのコレクタ飽和抵抗を下げる
目的で、エミッタ領域２６の形成と同時にコレクタ領域
２５内にも高濃度層３５を形成したものである。
横形ＰＮＰ トランジスタのコレクタ飽和抵抗を下げる
目的で、エミッタ領域２６の形成と同時にコレクタ領域
２５内にも高濃度層３５を形成したものである。
以上の様に、本発明によれば、耐圧を低下させることな
く、高ｈｙｍの横形ＰＮＰ ）ランジスタが得られる。
く、高ｈｙｍの横形ＰＮＰ ）ランジスタが得られる。
尚、本発明は上記実施例に限られることなく極性を換え
ても本発明の範囲を逸脱するものではない。
ても本発明の範囲を逸脱するものではない。
第１図は従来装置の一例を示す概略断面図、第２図は従
来装置の他の例を示す概略断面図、第３図は本発明装置
の一実施例を示す概略断面図、第４図は本発明装置の他
の実施例を示す概略断面図である。 １・・・・・・Ｐ型基板、２・・・・・・ｉ４２ａ Ｘ
ｉ嬢度不純物理込層、３・・・・・・Ｎ型エヒタキシャ
ル膚、４・・・・・・Ｐ型分離層、５，１５．２６・・
・・・・Ｐ型エミッタ領承、６゜１６．２５・・・・・
・Ｐ型コレクタ領域、３６・・・・・・高濃度領域、７
・・・・・・Ｎ娶ベース電他引さ出し狐域、８・・・・
・・コレクタ電極、９・・・・・・工ばツタ電極、１０
・・・・・・ベース１献１１・・・・・・シリコン骸化
膜。 筋３図 第４尺
来装置の他の例を示す概略断面図、第３図は本発明装置
の一実施例を示す概略断面図、第４図は本発明装置の他
の実施例を示す概略断面図である。 １・・・・・・Ｐ型基板、２・・・・・・ｉ４２ａ Ｘ
ｉ嬢度不純物理込層、３・・・・・・Ｎ型エヒタキシャ
ル膚、４・・・・・・Ｐ型分離層、５，１５．２６・・
・・・・Ｐ型エミッタ領承、６゜１６．２５・・・・・
・Ｐ型コレクタ領域、３６・・・・・・高濃度領域、７
・・・・・・Ｎ娶ベース電他引さ出し狐域、８・・・・
・・コレクタ電極、９・・・・・・工ばツタ電極、１０
・・・・・・ベース１献１１・・・・・・シリコン骸化
膜。 筋３図 第４尺
Claims (1)
- 一導電型の半導体層と、核半導体層の表面部分に形成さ
れた逆導電型の第１の領域と、該第１の領域よｐも高濃
度に前記半導体層の表面部分に形成された前記通導１１
Ｌｍの第２の領域とを含むことを特徴とする半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5411483A JPS59181058A (ja) | 1983-03-30 | 1983-03-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5411483A JPS59181058A (ja) | 1983-03-30 | 1983-03-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59181058A true JPS59181058A (ja) | 1984-10-15 |
Family
ID=12961563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5411483A Pending JPS59181058A (ja) | 1983-03-30 | 1983-03-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59181058A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61216469A (ja) * | 1985-03-22 | 1986-09-26 | Nec Corp | ラテラルトランジスタ |
| JPH0536701A (ja) * | 1991-07-26 | 1993-02-12 | Rohm Co Ltd | ラテラルトランジスタ |
-
1983
- 1983-03-30 JP JP5411483A patent/JPS59181058A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61216469A (ja) * | 1985-03-22 | 1986-09-26 | Nec Corp | ラテラルトランジスタ |
| JPH0536701A (ja) * | 1991-07-26 | 1993-02-12 | Rohm Co Ltd | ラテラルトランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5978555A (ja) | 半導体装置 | |
| JPS59181058A (ja) | 半導体装置 | |
| JPS59169177A (ja) | 半導体装置 | |
| JPH0582534A (ja) | 半導体装置 | |
| JPH0258865A (ja) | 半導体装置 | |
| CA1097408A (en) | Inverter in an integrated injection logic structure | |
| JP2648027B2 (ja) | Ｉｉｌ型半導体装置 | |
| JP2932076B2 (ja) | 半導体装置の製造方法 | |
| JPS62104068A (ja) | 半導体集積回路装置 | |
| JPH0525233Y2 (ja) | ||
| JPH0575035A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS60245162A (ja) | 半導体集積回路 | |
| JPH02144924A (ja) | 縦型バイポーラトランジスタ | |
| JPS5886769A (ja) | 横型ｐｎｐトランジスタ | |
| JPS60196970A (ja) | 半導体装置 | |
| JPS6153770A (ja) | 半導体装置 | |
| JPS58210659A (ja) | 半導体装置およびその製造方法 | |
| JPS6173364A (ja) | 半導体集積回路装置 | |
| JPS6146976B2 (ja) | ||
| JPH0577190B2 (ja) | ||
| JPH0614537B2 (ja) | Ｉ▲下２▼ｌ半導体装置 | |
| JPS60119770A (ja) | 半導体装置 | |
| JPH056962A (ja) | 半導体装置 | |
| JPH061814B2 (ja) | 半導体装置 | |
| JPS6224659A (ja) | 複合型接合コンデンサ |