JPH0258865A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0258865A JPH0258865A JP63211207A JP21120788A JPH0258865A JP H0258865 A JPH0258865 A JP H0258865A JP 63211207 A JP63211207 A JP 63211207A JP 21120788 A JP21120788 A JP 21120788A JP H0258865 A JPH0258865 A JP H0258865A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- buried layer
- transistor
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000002955 isolation Methods 0.000 claims description 5
- 239000012535 impurity Substances 0.000 abstract description 4
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 229910015844 BCl3 Inorganic materials 0.000 abstract 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 abstract 1
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に集積注入論理回路（Ｉ
ｎｔｅｇｌａｔｅｄ Ｉｎｊｅｃｔｉｏｎ Ｌｏｇｉｃ
、以下Ｉ２Ｌという）と通常のバイポーラトランジスタ
とを同一基板上に有する半導体装置に関する。
ｎｔｅｇｌａｔｅｄ Ｉｎｊｅｃｔｉｏｎ Ｌｏｇｉｃ
、以下Ｉ２Ｌという）と通常のバイポーラトランジスタ
とを同一基板上に有する半導体装置に関する。
第３図に従来のＩ’Ｌとパイポーラトランジスタとが共
存した集積回路の構造断面図を示す。Ａ部はＩ”Ｌであ
り、Ｂ部はＩ”Ｌと共存する通常のバイポーラトランジ
スタである。すなわち、Ｐ型半導体基板１に２つのＮ＋
＋第１埋込層２を有し、その上にＮ−型エピタキシャル
層４を有し、このエピタキシャル層４はＰ型半導体基板
１に達するＰ＋型分離領域５で複数の島領域に分離され
ている。Ａ部にはＮ＋型オカラ−領域７Ｎ＋＋第１埋込
層２に達するように形成されており、その内部のエピタ
キシャル層に逆動作ＮＰＮ）ランジスタの少くとも内部
ベース領域を含むようにＰ型第１ベース領域６が形成さ
れる。
存した集積回路の構造断面図を示す。Ａ部はＩ”Ｌであ
り、Ｂ部はＩ”Ｌと共存する通常のバイポーラトランジ
スタである。すなわち、Ｐ型半導体基板１に２つのＮ＋
＋第１埋込層２を有し、その上にＮ−型エピタキシャル
層４を有し、このエピタキシャル層４はＰ型半導体基板
１に達するＰ＋型分離領域５で複数の島領域に分離され
ている。Ａ部にはＮ＋型オカラ−領域７Ｎ＋＋第１埋込
層２に達するように形成されており、その内部のエピタ
キシャル層に逆動作ＮＰＮ）ランジスタの少くとも内部
ベース領域を含むようにＰ型第１ベース領域６が形成さ
れる。
Ａ部のエピタキシャル層４の表面にＰ＋型インジェクタ
領域８ａ、外部ベース領域となるＰ＋型第２ベース領域
８ｂ、Ｂ部のエピタキシャル層４の表面に通常のＮＰＮ
）ランジスタのＰ＋型ベース領域８Ｃが各々同時に形成
されている。ここで、第１ベース領域６はインジェクタ
領域８ａ、第２ベース領域８ｂ、ベース領域８Ｃよりも
低濃度で深く形成されている。尚、第１ベース領域６は
第２ベース領域８ｂのインジェクタ領域８ａに対向する
面Ｓよりも内側に形成されている。さらに、Ａ部には逆
動作ＮＰＮ）ランジスタのＮ＋＋エミッタコンタクト領
域９ａ、同トランジスタＮ＋型のコレクタ領域９ｂ％Ｂ
部には通常のＮＰＮ）ランジスタのＮ＋型エミッタ領域
ｅ ｃ ｓ同トランジスタＮ＋型コレクタコンタクト領
域９ｄが形成されている。
領域８ａ、外部ベース領域となるＰ＋型第２ベース領域
８ｂ、Ｂ部のエピタキシャル層４の表面に通常のＮＰＮ
）ランジスタのＰ＋型ベース領域８Ｃが各々同時に形成
されている。ここで、第１ベース領域６はインジェクタ
領域８ａ、第２ベース領域８ｂ、ベース領域８Ｃよりも
低濃度で深く形成されている。尚、第１ベース領域６は
第２ベース領域８ｂのインジェクタ領域８ａに対向する
面Ｓよりも内側に形成されている。さらに、Ａ部には逆
動作ＮＰＮ）ランジスタのＮ＋＋エミッタコンタクト領
域９ａ、同トランジスタＮ＋型のコレクタ領域９ｂ％Ｂ
部には通常のＮＰＮ）ランジスタのＮ＋型エミッタ領域
ｅ ｃ ｓ同トランジスタＮ＋型コレクタコンタクト領
域９ｄが形成されている。
尚、１０は表面に形成された酸化膜、１１はインジェク
タ電極パターン、１２，１３．１４はＩ２Ｌ部のエミッ
タ・ベース・フレフタ電極パターン、１５，１６．１７
は通常のＮＰＮ）ランジスタのエミッタ・ベース・コレ
クタは電極パターンである。
タ電極パターン、１２，１３．１４はＩ２Ｌ部のエミッ
タ・ベース・フレフタ電極パターン、１５，１６．１７
は通常のＮＰＮ）ランジスタのエミッタ・ベース・コレ
クタは電極パターンである。
従来のＩ２Ｌは以下の利点を有する。
（１）通常のＮＰＮ）ランジスタのエミッタ接地電流増
幅率（以下ｈＦＩ＋という）と独立に逆動作ＮＰＮ）ラ
ンジスタのインジェクタオープン時の電流増幅率（以下
βｕｐという）を高く制御できる。
幅率（以下ｈＦＩ＋という）と独立に逆動作ＮＰＮ）ラ
ンジスタのインジェクタオープン時の電流増幅率（以下
βｕｐという）を高く制御できる。
（２）逆動作ＮＰＮ）ランジスタの第１ベース領域を低
濃度で形成している為、エミッタ・ベース接合容量（以
下Ｃｅｂという）及びコレクタ・ベース接合容量（以下
Ｃｃｂという）が小さくなり特に低電流における動作速
度を向上させることができる。
濃度で形成している為、エミッタ・ベース接合容量（以
下Ｃｅｂという）及びコレクタ・ベース接合容量（以下
Ｃｃｂという）が小さくなり特に低電流における動作速
度を向上させることができる。
（３）同トランジスタの第１ベース領域を深く形成して
いる為、第１ベース領域と第１埋込層間の実効エピタキ
シャル厚（以下Ｗｅｐｉという）が小さくなりエピタキ
シャル層中でのホールの蓄積が減少し動作速度を向上さ
せることができる。
いる為、第１ベース領域と第１埋込層間の実効エピタキ
シャル厚（以下Ｗｅｐｉという）が小さくなりエピタキ
シャル層中でのホールの蓄積が減少し動作速度を向上さ
せることができる。
以上の様に従来の工２Ｌにおいては利点を有するがさら
に高速化を狙う場合には限界があった。
に高速化を狙う場合には限界があった。
その一つはインジェクタ領域をエミッタ領域とする横型
ＰＮＰ ）ランジスタの電流増幅率（以下αＰＮＰとい
う）を高くすることができない為、低消費電力化に限界
があることである。他の１つは通常のＮＰＮ）ランジス
タのエミッタ・コレクタ間耐圧（以下β■ｏ８゜という
）を確保するプロセス条件下においてＩ”Ｌの逆動作Ｎ
ＰＮ）ランジスタの低濃度の第１ベース領域をＷｅｐｉ
＝Ｏとなる迄、深く形成することができない為、第１ベ
ース領域直下のエピタキシャル層中にホールが蓄積し大
電流における高速化に限界があることである。
ＰＮＰ ）ランジスタの電流増幅率（以下αＰＮＰとい
う）を高くすることができない為、低消費電力化に限界
があることである。他の１つは通常のＮＰＮ）ランジス
タのエミッタ・コレクタ間耐圧（以下β■ｏ８゜という
）を確保するプロセス条件下においてＩ”Ｌの逆動作Ｎ
ＰＮ）ランジスタの低濃度の第１ベース領域をＷｅｐｉ
＝Ｏとなる迄、深く形成することができない為、第１ベ
ース領域直下のエピタキシャル層中にホールが蓄積し大
電流における高速化に限界があることである。
本発明はかかる問題点を解決すべく考案されたものであ
り通常のバイポーラトランジスタのβＶＣＫＯを低下す
ることなくＩ２Ｌの動作速度特に大電流における動作速
度の向上を実現する半導体装置を提供することにある。
り通常のバイポーラトランジスタのβＶＣＫＯを低下す
ることなくＩ２Ｌの動作速度特に大電流における動作速
度の向上を実現する半導体装置を提供することにある。
本発明の半導体装置は一導電型半導体基板と前記半導体
基板上に形成された他の導電型のエピタキシャル層と前
記エピタキシャル層を第１、第２の島に分離する前記一
導電型の分離領域と前記第１、第２の島内の前記半導体
基板と前記エピタキシャル層との境界領域に形成された
前記能の導電型の第１埋込層と前記第１の島内に形成さ
れたバイポーラトランジスタと前記第２の島内の前記工
ピタキシャル層をベース領域とし前記エピタキシャル層
表面に互いに横方向に離間して形成された前記一導電型
の第１領域、第２領域を各々エミッタ・コレクタ領域と
する横方向トランジスタと前記エピタキシャル層をエミ
ッタ領域、前記第２領域を外部ベース領域、前記第２領
域に比し低濃度かつ深く形成され、しかも少くとも前記
第２領域の前記第１領域に対向する面より内側に内部ベ
ース領域を含むように形成された前記一導電型の第３領
域を内部ベース領域、前記第３領域内に形成された少く
とも１個の前記能の導電型の第４領域をコレクタ領域と
する縦方向トランジスタとを具備する半導体装置におい
て前記第２の島内の前記第１埋込層上の前記横型トラン
ジスタの直下領域に形成されしかも前記第３領域と接し
てなる一導電型の第２埋込層を有することを特徴として
いる。
基板上に形成された他の導電型のエピタキシャル層と前
記エピタキシャル層を第１、第２の島に分離する前記一
導電型の分離領域と前記第１、第２の島内の前記半導体
基板と前記エピタキシャル層との境界領域に形成された
前記能の導電型の第１埋込層と前記第１の島内に形成さ
れたバイポーラトランジスタと前記第２の島内の前記工
ピタキシャル層をベース領域とし前記エピタキシャル層
表面に互いに横方向に離間して形成された前記一導電型
の第１領域、第２領域を各々エミッタ・コレクタ領域と
する横方向トランジスタと前記エピタキシャル層をエミ
ッタ領域、前記第２領域を外部ベース領域、前記第２領
域に比し低濃度かつ深く形成され、しかも少くとも前記
第２領域の前記第１領域に対向する面より内側に内部ベ
ース領域を含むように形成された前記一導電型の第３領
域を内部ベース領域、前記第３領域内に形成された少く
とも１個の前記能の導電型の第４領域をコレクタ領域と
する縦方向トランジスタとを具備する半導体装置におい
て前記第２の島内の前記第１埋込層上の前記横型トラン
ジスタの直下領域に形成されしかも前記第３領域と接し
てなる一導電型の第２埋込層を有することを特徴として
いる。
以下本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す構造断面図である。ま
ず１０目〜１０”ａｍ−”のＰ−型間板１の表面より例
えばｓｂ又はＡｓを拡散し１０〜３０Ω／口のＮ＋型第
１埋込層２を形成し次に第１埋込層２を形成した不純物
より拡散係数の大きい不純物、例えばＢ又はＢ ＣＩｌ
３をＩ２Ｌ部の横型ＰＮＰトランジスタの直下領域の
第１埋込層表面より拡散又はイオン注入して０，１〜１
にΩ／口のＰ型第２埋込層３を形成する。この場合βｕ
ｐを大きくとる為にはできるだけ低濃度であることが望
ましい。又、第２埋込層３は分離領域の一部として形成
しても良い。次に１〜５ Ｘ １０１５′−３で５〜１
０μｍのＮ−型エピタキシャル層４を成長させエピタキ
シャル層４０表面より例えばＢ ＣＩｔ ｓを拡散して
１０〜２０Ω／口のＰ＋型分離領域５を形成しその後、
Ｉ”Ｌ部のエピタキシャル層４０表面より例えばβをイ
オン注入して逆動作ＮＰＮトランジスタの少くとも内部
ベース領域を含むように１〜５にΩ／口のＰ型第１ベー
ス領域６を形成する。次にＩ”Ｌ部のエピタキシャル層
４の表面より例えばＰＯ（１３を拡散して１０〜３０Ω
／口のＮ＋型カラー領域７を形成する。尚、第１ペース
領域６とカラー領域７の二種は入れ換えても良い。次に
エピタキシャル層４０表面より例えばＢをイオン注入し
て第１ベース領域６に比して高濃度かつ浅く１００〜３
００Ω／口のＩ２Ｌ部のＰ＋型インジェクタ領域８＆、
Ｐ＋駕第２ベース領域８ｂ及び通常のＮＰＮ トランジ
スタのＰ＋型ベース領域８ｃを同時に形成する。尚、第
１ベース領域６ａは第２埋込層３と接するように形成さ
れ、しかも第２ベース領域８ｂのインジェクタ領域の８
ａ対向する面Ｓよりも内側に形成されている。次にエピ
タキシャル層４表面より例えばＰＯ（１３を拡散して５
〜１５Ω／口のＩ２Ｌ部の逆動作ＮＰＮ）ランジスタの
Ｎ＋型エミッタコンタクト領域９ａ、Ｎ＋型コレクタ領
域９ｂ及び通常のＮＰＮ）ランジスタのＮ＋型エミッタ
領域９ｃ。
ず１０目〜１０”ａｍ−”のＰ−型間板１の表面より例
えばｓｂ又はＡｓを拡散し１０〜３０Ω／口のＮ＋型第
１埋込層２を形成し次に第１埋込層２を形成した不純物
より拡散係数の大きい不純物、例えばＢ又はＢ ＣＩｌ
３をＩ２Ｌ部の横型ＰＮＰトランジスタの直下領域の
第１埋込層表面より拡散又はイオン注入して０，１〜１
にΩ／口のＰ型第２埋込層３を形成する。この場合βｕ
ｐを大きくとる為にはできるだけ低濃度であることが望
ましい。又、第２埋込層３は分離領域の一部として形成
しても良い。次に１〜５ Ｘ １０１５′−３で５〜１
０μｍのＮ−型エピタキシャル層４を成長させエピタキ
シャル層４０表面より例えばＢ ＣＩｔ ｓを拡散して
１０〜２０Ω／口のＰ＋型分離領域５を形成しその後、
Ｉ”Ｌ部のエピタキシャル層４０表面より例えばβをイ
オン注入して逆動作ＮＰＮトランジスタの少くとも内部
ベース領域を含むように１〜５にΩ／口のＰ型第１ベー
ス領域６を形成する。次にＩ”Ｌ部のエピタキシャル層
４の表面より例えばＰＯ（１３を拡散して１０〜３０Ω
／口のＮ＋型カラー領域７を形成する。尚、第１ペース
領域６とカラー領域７の二種は入れ換えても良い。次に
エピタキシャル層４０表面より例えばＢをイオン注入し
て第１ベース領域６に比して高濃度かつ浅く１００〜３
００Ω／口のＩ２Ｌ部のＰ＋型インジェクタ領域８＆、
Ｐ＋駕第２ベース領域８ｂ及び通常のＮＰＮ トランジ
スタのＰ＋型ベース領域８ｃを同時に形成する。尚、第
１ベース領域６ａは第２埋込層３と接するように形成さ
れ、しかも第２ベース領域８ｂのインジェクタ領域の８
ａ対向する面Ｓよりも内側に形成されている。次にエピ
タキシャル層４表面より例えばＰＯ（１３を拡散して５
〜１５Ω／口のＩ２Ｌ部の逆動作ＮＰＮ）ランジスタの
Ｎ＋型エミッタコンタクト領域９ａ、Ｎ＋型コレクタ領
域９ｂ及び通常のＮＰＮ）ランジスタのＮ＋型エミッタ
領域９ｃ。
Ｎ＋型コレクタコンタクト領域９ｄを同時に形成する。
その後Ｉ”Ｌ部のインジェクタ領域、逆動作ＮＰＮトラ
ンジスタのエミッタ・ベース・コレクタ領域及び通常の
ＮＰＮ）ランジスタのエミッタ・ベース・コレクタ領域
の所定コンタクト開口領域の酸化膜１０をエツチングし
アルミをスパッタ又は蒸着して各々の電極パターン１１
，１２゜１３．１４及び１５，１６．１７を形成する。
ンジスタのエミッタ・ベース・コレクタ領域及び通常の
ＮＰＮ）ランジスタのエミッタ・ベース・コレクタ領域
の所定コンタクト開口領域の酸化膜１０をエツチングし
アルミをスパッタ又は蒸着して各々の電極パターン１１
，１２゜１３．１４及び１５，１６．１７を形成する。
こようにして本発明の一実施例の半導体装置が製造され
る。
る。
第２図は本発明の他の実施例を示す構造断面図である。
第２図は第２埋込層３をＩ２Ｌの逆動作ＮＰＮ）ランジ
スタのコレクタ領域９ｂ直下領域を除いて形成している
のが特徴である。尚、第２埋込層３は逆動作ＮＰＮ）ラ
ンジスタのコレクタ領域９ｂ直下領域にのみ形成されて
いるけれど良く同トランジスタの第１ベース領域６ａと
一部で接していれば良い。その他の製造工程は第１図の
場合と同一であるから省略する。
スタのコレクタ領域９ｂ直下領域を除いて形成している
のが特徴である。尚、第２埋込層３は逆動作ＮＰＮ）ラ
ンジスタのコレクタ領域９ｂ直下領域にのみ形成されて
いるけれど良く同トランジスタの第１ベース領域６ａと
一部で接していれば良い。その他の製造工程は第１図の
場合と同一であるから省略する。
かかる本発明の一実施例によればＩ”Ｌ部において横型
ＰＮＰ）ランジスタ直下領域のＮ＋型第１埋込層上にＰ
型第１ベース領域と接するようにＰ型第２埋込層を形成
している為インジェクタ領域から注入されたホールが従
来の横方向のみならず縦方向においてもコレクタ電流と
して寄与することになりαＰＮＰが上昇し低消費電力化
かつ実現できる。すなわち、従来の横型ＰＮＰ）ランジ
スタに縦型ＰＮＰ ）ランジスタが付加された構造にな
っている為αＰＮＰが上昇し一定のインジェクタ電流（
以下Ｉｎ１ｇという）に対してＩｎ１ｇ・αＰＮＰの電
流（この電流が逆動作ＮＰＮ トランジスタの充電電流
となる）を増大させることになり低消費電力化かつ実現
できることになる。さらに本構造によりＷｅｐｉ＝Ｏと
なり第１ベース領域直下のエピタキシャル層中でのホー
ルの蓄積は著しく減少し特に大電流における動作速度が
向上する。
ＰＮＰ）ランジスタ直下領域のＮ＋型第１埋込層上にＰ
型第１ベース領域と接するようにＰ型第２埋込層を形成
している為インジェクタ領域から注入されたホールが従
来の横方向のみならず縦方向においてもコレクタ電流と
して寄与することになりαＰＮＰが上昇し低消費電力化
かつ実現できる。すなわち、従来の横型ＰＮＰ）ランジ
スタに縦型ＰＮＰ ）ランジスタが付加された構造にな
っている為αＰＮＰが上昇し一定のインジェクタ電流（
以下Ｉｎ１ｇという）に対してＩｎ１ｇ・αＰＮＰの電
流（この電流が逆動作ＮＰＮ トランジスタの充電電流
となる）を増大させることになり低消費電力化かつ実現
できることになる。さらに本構造によりＷｅｐｉ＝Ｏと
なり第１ベース領域直下のエピタキシャル層中でのホー
ルの蓄積は著しく減少し特に大電流における動作速度が
向上する。
又、本発明の他の実施例によれば第２埋込層をＩ２Ｌ部
の少くとも逆動作ＮＰＮ トランジスタのコレクタ領域
直下領域を除いて形成しており第１図の実施例に比べて
βｕｐのエピタキシャル層厚の依存性が小さく、Ｃｅｂ
も小さい等の利点がある。
の少くとも逆動作ＮＰＮ トランジスタのコレクタ領域
直下領域を除いて形成しており第１図の実施例に比べて
βｕｐのエピタキシャル層厚の依存性が小さく、Ｃｅｂ
も小さい等の利点がある。
尚、本発明は上記実施例に限られることなく例えば極性
を換えても同様に実施効果が得られる。
を換えても同様に実施効果が得られる。
第１図は本発明の一実施例を示すＩ２Ｌと通常のＮＰＮ
）ランジスタの共存した集積回路の構造断面図、第２図
は本発明の他の実施例を示す同様の集積回路の構造断面
図、第３図は従来のＩ２Ｌと通常のＮＰＮ トランジス
タの共存した集積回路の構造断面図である。 １・・・・・・Ｐ−型基板、２・・・・・・Ｎ＋型第工
埋込層、３・・・・・・Ｐ型第２埋込層、４・・・・・
・Ｎ−型エピタキシャル層、５・・・・・・Ｐ＋型分離
領域、６・・・・・・Ｉ２ＬのＰ型第１ベース領域、７
・・・・・・Ｎ＋型カラー領域、８ａ・・・・・・Ｐ＋
型インジェクタ領域、８ｂ・・・・・・Ｉ”ＬのＰ＋型
第２ベース領域、８ｃ・・・・・・通常のＮＰＮトラン
ジスタのＰ＋型ベース領域、９ａ・・・・・・Ｉ”Ｌの
Ｎ＋型エミッタコレクタ領域、９ｂ・・・・・・Ｉ”Ｌ
のＮ＋型コレクタ領域、９Ｃ・・・・・・通常のＮＰＮ
）ランジスタのＮ＋型エミッタ領域、９ｄ・・・・・・
通常のＮＰＮトランジスタのＮ＋型コレクタコンタクト
領域、１０・・・・・・酸化膜、１１・・・・・・イン
ジェクタ電極パターン、１２，１３．１４・・・・・・
Ｉ２Ｌのエミッタ・ベース・コレクタｔｔｌｉパターン
、１５，１６゜１７・・・・・・通常のＮＰＮ）ランジ
スタのエミッタ・ベース・コレクタ電極パターン。 代理人 弁理士 内 原 晋 第 ｌ 田 第 ２ 可
）ランジスタの共存した集積回路の構造断面図、第２図
は本発明の他の実施例を示す同様の集積回路の構造断面
図、第３図は従来のＩ２Ｌと通常のＮＰＮ トランジス
タの共存した集積回路の構造断面図である。 １・・・・・・Ｐ−型基板、２・・・・・・Ｎ＋型第工
埋込層、３・・・・・・Ｐ型第２埋込層、４・・・・・
・Ｎ−型エピタキシャル層、５・・・・・・Ｐ＋型分離
領域、６・・・・・・Ｉ２ＬのＰ型第１ベース領域、７
・・・・・・Ｎ＋型カラー領域、８ａ・・・・・・Ｐ＋
型インジェクタ領域、８ｂ・・・・・・Ｉ”ＬのＰ＋型
第２ベース領域、８ｃ・・・・・・通常のＮＰＮトラン
ジスタのＰ＋型ベース領域、９ａ・・・・・・Ｉ”Ｌの
Ｎ＋型エミッタコレクタ領域、９ｂ・・・・・・Ｉ”Ｌ
のＮ＋型コレクタ領域、９Ｃ・・・・・・通常のＮＰＮ
）ランジスタのＮ＋型エミッタ領域、９ｄ・・・・・・
通常のＮＰＮトランジスタのＮ＋型コレクタコンタクト
領域、１０・・・・・・酸化膜、１１・・・・・・イン
ジェクタ電極パターン、１２，１３．１４・・・・・・
Ｉ２Ｌのエミッタ・ベース・コレクタｔｔｌｉパターン
、１５，１６゜１７・・・・・・通常のＮＰＮ）ランジ
スタのエミッタ・ベース・コレクタ電極パターン。 代理人 弁理士 内 原 晋 第 ｌ 田 第 ２ 可
Claims (1)
- 一導電型半導体基板と前記半導体基板上に形成された
他の導電型のエピタキシャル層と前記エピタキシャル層
を第１、第２の島に分離する前記一導電型の分離領域と
前記第１、第２の島内の前記半導体基板と、前記エピタ
キシャル層との境界領域に形成された前記他の導電型の
第１埋込層と前記第１の島内に形成されたバイポーラト
ランジスタと前記第２の島内の前記エピタキシャル層を
ベース領域とし、前記エピタキシャル層表面に互いに横
方向に離間して形成された前記一導電型の第１領域、第
２領域を各々エミッタ・コレクタ領域とする横方向トラ
ンジスタと前記エピタキシャル層をエミッタ領域、前記
第２領域を外部ベース領域、前記第２領域に比し低濃度
かつ深く形成され、しかも少くとも前記第２領域の前記
第１領域に対向する面よりも内側に内部ベース領域を含
むように形成された前記一導電型の第３領域を内部ベー
ス領域、前記第３領域内に形成された少くとも１個の前
記他の導電型の第４領域をコレクタ領域とする縦方向ト
ランジスタを具備する半導体装置において、前記第２の
島内の前記第１埋込層上の前記横型トランジスタの直下
領域に形成され、しかも、前記第３領域と接している前
記一導電型の第２埋込層を有することを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63211207A JPH0258865A (ja) | 1988-08-24 | 1988-08-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63211207A JPH0258865A (ja) | 1988-08-24 | 1988-08-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0258865A true JPH0258865A (ja) | 1990-02-28 |
Family
ID=16602110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63211207A Pending JPH0258865A (ja) | 1988-08-24 | 1988-08-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0258865A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5162252A (en) * | 1991-07-01 | 1992-11-10 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating iil and vertical complementary bipolar transistors |
| US5179432A (en) * | 1991-08-15 | 1993-01-12 | Micrel, Inc. | Integrated PNP power bipolar transistor with low injection into substrate |
| US5323054A (en) * | 1991-07-01 | 1994-06-21 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device including integrated injection logic and vertical NPN and PNP transistors |
| KR100293618B1 (ko) * | 1996-12-20 | 2001-07-12 | 가네꼬 히사시 | 수직형및수평형바이폴라트랜지스터를구비한반도체장치및그제조방법 |
| JP2001217317A (ja) * | 2000-02-07 | 2001-08-10 | Sony Corp | 半導体装置およびその製造方法 |
-
1988
- 1988-08-24 JP JP63211207A patent/JPH0258865A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5162252A (en) * | 1991-07-01 | 1992-11-10 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating iil and vertical complementary bipolar transistors |
| US5323054A (en) * | 1991-07-01 | 1994-06-21 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device including integrated injection logic and vertical NPN and PNP transistors |
| US5331198A (en) * | 1991-07-01 | 1994-07-19 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device including IIL and vertical transistors |
| US5179432A (en) * | 1991-08-15 | 1993-01-12 | Micrel, Inc. | Integrated PNP power bipolar transistor with low injection into substrate |
| KR100293618B1 (ko) * | 1996-12-20 | 2001-07-12 | 가네꼬 히사시 | 수직형및수평형바이폴라트랜지스터를구비한반도체장치및그제조방법 |
| JP2001217317A (ja) * | 2000-02-07 | 2001-08-10 | Sony Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0093304A1 (en) | Semiconductor IC and method of making the same | |
| US4404738A (en) | Method of fabricating an I2 L element and a linear transistor on one chip | |
| US5569612A (en) | Process for manufacturing a bipolar power transistor having a high breakdown voltage | |
| JPH0258865A (ja) | 半導体装置 | |
| JP3128808B2 (ja) | 半導体装置 | |
| US4144106A (en) | Manufacture of an I2 device utilizing staged selective diffusion thru a polycrystalline mask | |
| JPH0582534A (ja) | 半導体装置 | |
| JPS63175463A (ja) | バイｍｏｓ集積回路の製造方法 | |
| JP3182175B2 (ja) | ダーリントントランジスタ及びその製造方法 | |
| JPS6167255A (ja) | 半導体装置の製造方法 | |
| JP2747095B2 (ja) | 半導体装置の製造方法 | |
| JPS63304659A (ja) | 半導体装置 | |
| JP3143874B2 (ja) | 半導体装置及びその製造方法 | |
| JP2729059B2 (ja) | 半導体装置 | |
| JPH061814B2 (ja) | 半導体装置 | |
| JPH01187868A (ja) | 半導体装置 | |
| JPS61263149A (ja) | 半導体装置の製造方法 | |
| JPH0528507B2 (ja) | ||
| JPH0294557A (ja) | 半導体集積回路装置 | |
| JPS59181058A (ja) | 半導体装置 | |
| KR19990002164A (ko) | 바이폴라 트랜지스터 및 그 제조 방법 | |
| JPS6329585A (ja) | 半導体集積回路装置 | |
| JPS61228664A (ja) | 半導体装置 | |
| JPH01100968A (ja) | 半導体装置 | |
| JPS63219164A (ja) | 半導体集積回路 |