JPH0582534A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0582534A JPH0582534A JP24225291A JP24225291A JPH0582534A JP H0582534 A JPH0582534 A JP H0582534A JP 24225291 A JP24225291 A JP 24225291A JP 24225291 A JP24225291 A JP 24225291A JP H0582534 A JPH0582534 A JP H0582534A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- region
- base
- emitter region
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】エミッタ・ベース間耐圧（ＢＶEBO ）を向上さ
せる。 【構成】真性エミッタ領域の外周に離間して取囲むフロ
ーティングエミッタ領域７を形成する。 【効果】エミッタ・ベース間に逆バイアスを与えた時、
真性エミッタ・ベース接合から空乏層は拡がりフローテ
ィングのエミッタ・ベース接合に到達する。更にフロー
ティングのエミッタ・ベース接合から空乏層は拡がり臨
界電界に達したとこで降伏現象が起こりＢＶEBO が決定
される。フローティングエミッタまでの電圧と深く形成
されたフローティングエミッタの曲率大によりＢＶEBO
は向上する。
せる。 【構成】真性エミッタ領域の外周に離間して取囲むフロ
ーティングエミッタ領域７を形成する。 【効果】エミッタ・ベース間に逆バイアスを与えた時、
真性エミッタ・ベース接合から空乏層は拡がりフローテ
ィングのエミッタ・ベース接合に到達する。更にフロー
ティングのエミッタ・ベース接合から空乏層は拡がり臨
界電界に達したとこで降伏現象が起こりＢＶEBO が決定
される。フローティングエミッタまでの電圧と深く形成
されたフローティングエミッタの曲率大によりＢＶEBO
は向上する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
バイポーラトランジスタに関する。
バイポーラトランジスタに関する。
【０００２】
【従来の技術】従来のバイポーラトランジスタは、エミ
ッタ接地電流増幅率（ｈFE）が高い、遮断周波数
（ｆT ）が高い、等の特徴をもっており、半導体集積回
路（ＩＣ）では多用されている。
ッタ接地電流増幅率（ｈFE）が高い、遮断周波数
（ｆT ）が高い、等の特徴をもっており、半導体集積回
路（ＩＣ）では多用されている。
【０００３】図３は従来の半導体装置の一例を示す断面
図である。
図である。
【０００４】図３に示すように、１はＰ- 型シリコン基
板、２はＮ型埋込層、３はＮ- 型エピタキシャル層、４
はＮ+ 型コレクタ領域、５はＰ型ベース領域、６はＮ+
型エミッタ領域、９は絶縁膜、１０はコレクタ電極、１
１はベース電極、１２はエミッタ電極である。
板、２はＮ型埋込層、３はＮ- 型エピタキシャル層、４
はＮ+ 型コレクタ領域、５はＰ型ベース領域、６はＮ+
型エミッタ領域、９は絶縁膜、１０はコレクタ電極、１
１はベース電極、１２はエミッタ電極である。
【０００５】ここで、エミッタ・ベース間耐圧ＢＶEBO
はエミッタ・ベース接合の深さ及びＰ型ベース領域５の
表面濃度で決定される。
はエミッタ・ベース接合の深さ及びＰ型ベース領域５の
表面濃度で決定される。
【０００６】
【発明が解決しようとする課題】近年、ＩＣにおいては
機能の取り込みによる高集積化、及び動作電流の低減に
よりバイポーラトランジスタの素子サイズは縮小され縦
構造も縮小し各接合深さが浅くなってきている。特性と
しては接合面積の縮小に伴い容量の低減、ｆT の向上が
図られ高周波特性が改善されている。ところが接合が浅
くなるにつれエミッタ・ベース間耐圧（ＢＶEBO），エ
ミッタ・コレクタ間耐圧（ＢＶCEO ），ベース・コレク
タ間耐圧（ＢＶCBO ）が低下してきている。特にＢＶ
EBO に関してはベース・コレクタ接合が浅くかつ比較的
ベース領域の濃度が高くなり、更にエミッタ・ベース接
合が浅くなり３〜４Ｖと低下している。ＩＣの入力とし
てＮＰＮトランジスタのベース端子が使用されている例
があり、ベース端子に順方向のバイアス以外に逆方向の
バイアスが与えられＩＣを動作させない状態を維持する
事も必要となり、通常５Ｖ程度の耐圧が必要である。す
なわち、従来のバイポーラトランジスタのＢＶEBO では
耐圧が不足してきている。
機能の取り込みによる高集積化、及び動作電流の低減に
よりバイポーラトランジスタの素子サイズは縮小され縦
構造も縮小し各接合深さが浅くなってきている。特性と
しては接合面積の縮小に伴い容量の低減、ｆT の向上が
図られ高周波特性が改善されている。ところが接合が浅
くなるにつれエミッタ・ベース間耐圧（ＢＶEBO），エ
ミッタ・コレクタ間耐圧（ＢＶCEO ），ベース・コレク
タ間耐圧（ＢＶCBO ）が低下してきている。特にＢＶ
EBO に関してはベース・コレクタ接合が浅くかつ比較的
ベース領域の濃度が高くなり、更にエミッタ・ベース接
合が浅くなり３〜４Ｖと低下している。ＩＣの入力とし
てＮＰＮトランジスタのベース端子が使用されている例
があり、ベース端子に順方向のバイアス以外に逆方向の
バイアスが与えられＩＣを動作させない状態を維持する
事も必要となり、通常５Ｖ程度の耐圧が必要である。す
なわち、従来のバイポーラトランジスタのＢＶEBO では
耐圧が不足してきている。
【０００７】本発明の目的は、素子の特性を変えること
なく高耐圧の半導体装置を提供する事にある。
なく高耐圧の半導体装置を提供する事にある。
【０００８】
【課題を解決するための手段】本発明の半導体装置は、
一導電型半導体基板の一主面に設けた逆導電型埋込層
と、前記埋込層を含む表面に設けた逆導電型のエピタキ
シャル層と、前記エピタキシャル層の表面に設けた一導
電型のベース領域と、前記ベース領域内に設けた真性エ
ミッタ領域と、前記ベース領域内の前記真性エミッタ領
域の周囲を取囲み且つ離間して設けた真性エミッタ領域
よりも深い接合面を有するフローティングエミッタ領域
とを有する。
一導電型半導体基板の一主面に設けた逆導電型埋込層
と、前記埋込層を含む表面に設けた逆導電型のエピタキ
シャル層と、前記エピタキシャル層の表面に設けた一導
電型のベース領域と、前記ベース領域内に設けた真性エ
ミッタ領域と、前記ベース領域内の前記真性エミッタ領
域の周囲を取囲み且つ離間して設けた真性エミッタ領域
よりも深い接合面を有するフローティングエミッタ領域
とを有する。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１０】図１（ａ），（ｂ）は本発明の第１の実施
例を示す切欠平面図及びＡ−Ａ′線断面図である。
例を示す切欠平面図及びＡ−Ａ′線断面図である。
【００１１】図１（ａ），（ｂ）に示すように、不純物
濃度が１０14〜１０16ｃｍ-3のＰ- 型シリコン基板１の
表面にスピンオン法により選択的にアンチモンを含むＳ
ｉＯ2 の粉末を塗布し、その後１２００℃の温度で熱処
理してアンチモンをＰ- 型シリコン基板１に拡散させシ
ート抵抗（ρS ）が２０〜３０Ω／□のＮ型の埋込層２
を深く形成する。次に、埋込層２を含む表面に不純物濃
度が１０14〜１０16ｃｍ-3のＮ- 型エピタキシャル層３
を形成する。次にエピタキシャル層３の表面にリンを選
択的に拡散して埋込層２に到達するシート抵抗が５〜１
５Ω／□のＮ+型コレクタ領域４を形成し、その後ホウ
素イオンを選択的にイオン注入しシート抵抗が５００〜
１０００Ω／□で接合深さが０．８〜１．０μｍのベー
ス領域５を形成する。次に、ベース領域５の表面にリン
イオンを選択的にイオン注入し、シート抵抗が５０〜２
００Ω／□で接合深さが０．６μｍの環状のエミッタ第
２領域７を形成した後選択的にリンイオンをイオン注入
してシート抵抗が５〜１０Ω／□，接合深さ０．４μｍ
のエミッタ第１領域６をエミッタ第２領域７の内側に１
μｍ離間させて形成する。次に、表面に設けた絶縁膜９
にコレクタ，ベース，エミッタ第２領域のみの各コンタ
クト孔を設け、それぞれにコレクタ電極１０，ベース電
極１１，エミッタ電極１２を形成する。
濃度が１０14〜１０16ｃｍ-3のＰ- 型シリコン基板１の
表面にスピンオン法により選択的にアンチモンを含むＳ
ｉＯ2 の粉末を塗布し、その後１２００℃の温度で熱処
理してアンチモンをＰ- 型シリコン基板１に拡散させシ
ート抵抗（ρS ）が２０〜３０Ω／□のＮ型の埋込層２
を深く形成する。次に、埋込層２を含む表面に不純物濃
度が１０14〜１０16ｃｍ-3のＮ- 型エピタキシャル層３
を形成する。次にエピタキシャル層３の表面にリンを選
択的に拡散して埋込層２に到達するシート抵抗が５〜１
５Ω／□のＮ+型コレクタ領域４を形成し、その後ホウ
素イオンを選択的にイオン注入しシート抵抗が５００〜
１０００Ω／□で接合深さが０．８〜１．０μｍのベー
ス領域５を形成する。次に、ベース領域５の表面にリン
イオンを選択的にイオン注入し、シート抵抗が５０〜２
００Ω／□で接合深さが０．６μｍの環状のエミッタ第
２領域７を形成した後選択的にリンイオンをイオン注入
してシート抵抗が５〜１０Ω／□，接合深さ０．４μｍ
のエミッタ第１領域６をエミッタ第２領域７の内側に１
μｍ離間させて形成する。次に、表面に設けた絶縁膜９
にコレクタ，ベース，エミッタ第２領域のみの各コンタ
クト孔を設け、それぞれにコレクタ電極１０，ベース電
極１１，エミッタ電極１２を形成する。
【００１２】この構成によれば、ＮＰＮトランジスタが
能動状態として動作している時、すなわち、エミッタ・
ベース接合が順バイアスとなっている時はエミッタ第１
領域６が本来のエミッタ・ベース接合となりｈFE，ｆT
はこの構造で決定する。又、エミッタ・ベース接合が逆
バイアスとなりＮＰＮトランジスタが遮断状態となった
時は、エミッタ第１領域６のエミッタ・ベース接合から
空乏層が拡がり、例えば電圧Ｖ1 でエミッタ第２領域７
へ到達するとフローティングとなっていたエミッタ第２
領域７がＶ1 でバイアスされ更に逆バイアスを増加させ
るとエミッタ第２領域７から空乏層が拡がり、エミッタ
第２領域７の接合深さで決定されるアバランシェ降伏電
圧Ｖ2 でＢＶEBO が決定する。即ちＢＶEBO ＝Ｖ1 ＋Ｖ
2 となり、従来のＮＰＮトランジスタよりＶ1 及び接合
深さが深くでき、耐圧が向上した分ＢＶEBO を高くする
事ができる。
能動状態として動作している時、すなわち、エミッタ・
ベース接合が順バイアスとなっている時はエミッタ第１
領域６が本来のエミッタ・ベース接合となりｈFE，ｆT
はこの構造で決定する。又、エミッタ・ベース接合が逆
バイアスとなりＮＰＮトランジスタが遮断状態となった
時は、エミッタ第１領域６のエミッタ・ベース接合から
空乏層が拡がり、例えば電圧Ｖ1 でエミッタ第２領域７
へ到達するとフローティングとなっていたエミッタ第２
領域７がＶ1 でバイアスされ更に逆バイアスを増加させ
るとエミッタ第２領域７から空乏層が拡がり、エミッタ
第２領域７の接合深さで決定されるアバランシェ降伏電
圧Ｖ2 でＢＶEBO が決定する。即ちＢＶEBO ＝Ｖ1 ＋Ｖ
2 となり、従来のＮＰＮトランジスタよりＶ1 及び接合
深さが深くでき、耐圧が向上した分ＢＶEBO を高くする
事ができる。
【００１３】図２（ａ），（ｂ）は本発明の第２の実施
例を示す切欠平面図及びＢ−Ｂ′線断面図である。
例を示す切欠平面図及びＢ−Ｂ′線断面図である。
【００１４】図２（ａ），（ｂ）に示すように、エミッ
タ第２領域７の外周に１μｍ程度離間してエミッタ第３
領域８を形成した以外は第１の実施例と同様の構成を有
しており、この構成においてはエミッタ第３領域８の接
合深さで決定されるアバランシェェ降伏電圧で最終的な
ＢＶEBO が決定される。エミッタ第２領域７からエミッ
タ第３領域８に空乏層が到達する電圧をＶ2 ，エミッタ
第３領域８のアバランシェ降伏電圧をＶ3 とすると、Ｂ
ＶEBO ＝Ｖ1 ＋Ｖ2 ＋Ｖ3 となり、更にＢＶEBO を高く
する事ができる。
タ第２領域７の外周に１μｍ程度離間してエミッタ第３
領域８を形成した以外は第１の実施例と同様の構成を有
しており、この構成においてはエミッタ第３領域８の接
合深さで決定されるアバランシェェ降伏電圧で最終的な
ＢＶEBO が決定される。エミッタ第２領域７からエミッ
タ第３領域８に空乏層が到達する電圧をＶ2 ，エミッタ
第３領域８のアバランシェ降伏電圧をＶ3 とすると、Ｂ
ＶEBO ＝Ｖ1 ＋Ｖ2 ＋Ｖ3 となり、更にＢＶEBO を高く
する事ができる。
【００１５】
【発明の効果】以上説明したように本発明は、真性のエ
ミッタ領域の外周に離間して設けた環状のフローティン
グのエミッタ領域を備えることにより、エミッタ・ベー
ス接合に逆バイアスが与えられた場合、空乏層がフロー
ティングのエミッタ領域に到達し電界を緩和できフロー
ティングのエミッタ領域でアバランシェ降伏を起こさせ
ることでアバランシェ降伏電圧を高めＢＶEBO を向上さ
せることができるという効果を有する。
ミッタ領域の外周に離間して設けた環状のフローティン
グのエミッタ領域を備えることにより、エミッタ・ベー
ス接合に逆バイアスが与えられた場合、空乏層がフロー
ティングのエミッタ領域に到達し電界を緩和できフロー
ティングのエミッタ領域でアバランシェ降伏を起こさせ
ることでアバランシェ降伏電圧を高めＢＶEBO を向上さ
せることができるという効果を有する。
【００１６】又、能動状態ではフローティングのエミッ
タはトランジスタ動作しない為本来の特性が損なわれる
事がない。
タはトランジスタ動作しない為本来の特性が損なわれる
事がない。
【図１】本発明の第１の実施例を示す切欠平面図及びＡ
−Ａ′線断面図。
−Ａ′線断面図。
【図２】本発明の第２の実施例を示す切欠平面図及びＢ
−Ｂ′線断面図。
−Ｂ′線断面図。
【図３】従来の半導体装置の一例を示す断面図。
１ Ｐ- 型シリコン基板 ２ 埋込層 ３ エピタキシャル層 ４ コレクタ領域 ５ ベース領域 ６ 真性エミッタ領域 ７，８ フローティングエミッタ領域 ９ 絶縁膜 １０ コレクタ電極 １１ ベース電極 １２ エミッタ電極
Claims (1)
- 【請求項１】 一導電型半導体基板の一主面に設けた逆
導電型埋込層と、前記埋込層を含む表面に設けた逆導電
型のエピタキシャル層と、前記エピタキシャル層の表面
に設けた一導電型のベース領域と、前記ベース領域内に
設けた真性エミッタ領域と、前記ベース領域内の前記真
性エミッタ領域の周囲を取囲み且つ離間して設けた真性
エミッタ領域よりも深い接合面を有するフローティング
エミッタ領域とを有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24225291A JPH0582534A (ja) | 1991-09-24 | 1991-09-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24225291A JPH0582534A (ja) | 1991-09-24 | 1991-09-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0582534A true JPH0582534A (ja) | 1993-04-02 |
Family
ID=17086510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24225291A Pending JPH0582534A (ja) | 1991-09-24 | 1991-09-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0582534A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8148748B2 (en) | 2007-09-26 | 2012-04-03 | Stmicroelectronics N.V. | Adjustable field effect rectifier |
| CN102664191A (zh) * | 2012-05-16 | 2012-09-12 | 清华大学 | 嵌入式外延外基区双极晶体管及其制备方法 |
| US9029921B2 (en) | 2007-09-26 | 2015-05-12 | Stmicroelectronics International N.V. | Self-bootstrapping field effect diode structures and methods |
| US9048308B2 (en) | 2007-09-26 | 2015-06-02 | Stmicroelectronics International N.V. | Regenerative building block and diode bridge rectifier and methods |
| DE102014118590A1 (de) | 2013-12-20 | 2015-06-25 | Fanuc Corporation | Rotor mit Magneten für einen Elektromotor, Elektromotor und Verfahren zur Herstellung des Rotors |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5250174A (en) * | 1975-10-20 | 1977-04-21 | Matsushita Electronics Corp | Negative resistance element |
-
1991
- 1991-09-24 JP JP24225291A patent/JPH0582534A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5250174A (en) * | 1975-10-20 | 1977-04-21 | Matsushita Electronics Corp | Negative resistance element |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8148748B2 (en) | 2007-09-26 | 2012-04-03 | Stmicroelectronics N.V. | Adjustable field effect rectifier |
| US9012954B2 (en) | 2007-09-26 | 2015-04-21 | STMicroelectronics International B.V. | Adjustable field effect rectifier |
| US9029921B2 (en) | 2007-09-26 | 2015-05-12 | Stmicroelectronics International N.V. | Self-bootstrapping field effect diode structures and methods |
| US9048308B2 (en) | 2007-09-26 | 2015-06-02 | Stmicroelectronics International N.V. | Regenerative building block and diode bridge rectifier and methods |
| CN102664191A (zh) * | 2012-05-16 | 2012-09-12 | 清华大学 | 嵌入式外延外基区双极晶体管及其制备方法 |
| CN102664191B (zh) * | 2012-05-16 | 2014-10-15 | 清华大学 | 嵌入式外延外基区双极晶体管及其制备方法 |
| DE102014118590A1 (de) | 2013-12-20 | 2015-06-25 | Fanuc Corporation | Rotor mit Magneten für einen Elektromotor, Elektromotor und Verfahren zur Herstellung des Rotors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0729914A (ja) | バイポーラ電力トランジスタ及びその製造方法 | |
| JPH0582534A (ja) | 半導体装置 | |
| JPH0499328A (ja) | バイポーラトランジスタ | |
| JP2729059B2 (ja) | 半導体装置 | |
| JPS63175463A (ja) | バイｍｏｓ集積回路の製造方法 | |
| JPH10189755A (ja) | 半導体装置及びその製造方法 | |
| JPS6241427B2 (ja) | ||
| JPH02276272A (ja) | 半導体装置 | |
| JPS61207065A (ja) | 縦型ｐｎｐトランジスタ | |
| WO1994027324A1 (en) | A lateral bipolar transistor with variable base width and a method for controlling the base width | |
| JP3068510B2 (ja) | 半導体装置 | |
| JP3135615B2 (ja) | 半導体装置及びその製造方法 | |
| JP3143874B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0695522B2 (ja) | 半導体装置の製造方法 | |
| JPS6058655A (ja) | 半導体集積回路装置 | |
| JPS6031105B2 (ja) | 半導体装置 | |
| JPH0629374A (ja) | 半導体集積回路装置 | |
| JPS61111575A (ja) | 半導体装置 | |
| JPS6266672A (ja) | 半導体装置 | |
| JPH06196638A (ja) | 半導体装置 | |
| JPH10172980A (ja) | 半導体装置及びその製造方法 | |
| JPH0828374B2 (ja) | 三重拡散型トランジスタ | |
| JPH04180672A (ja) | 半導体集積回路 | |
| JPH0294527A (ja) | 半導体装置 | |
| JPS6393154A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980310 |