JPH061814B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH061814B2 JPH061814B2 JP61074888A JP7488886A JPH061814B2 JP H061814 B2 JPH061814 B2 JP H061814B2 JP 61074888 A JP61074888 A JP 61074888A JP 7488886 A JP7488886 A JP 7488886A JP H061814 B2 JPH061814 B2 JP H061814B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- epitaxial layer
- conductivity type
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims description 11
- 238000009792 diffusion process Methods 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims 4
- 230000002441 reversible effect Effects 0.000 description 18
- 230000003321 amplification Effects 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
- H01L27/0233—Integrated injection logic structures [I2L]
- H01L27/0244—I2L structures integrated in combination with analog structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に集積注入論理回路（In
teglated Injcction Logic、以下Ｉ2Ｌと略す）と通常の
バイポーラトランジスタとを同一基板上に有する半導体
装置に関する。
teglated Injcction Logic、以下Ｉ2Ｌと略す）と通常の
バイポーラトランジスタとを同一基板上に有する半導体
装置に関する。
第３図は従来のＩ2Ｌと通常のバイポーラトランジスタ
とを共存した集積回路の構造を示す模式的断面図であ
る。第３図においてＡ部はＩ2Ｌであり、Ｂ部は通常の
ＮＰＮトランジスタである。ここで１はＰ型基板、２は
Ｎ+型第１埋込層、４はＮ-型エピタキシャル層、５はＰ
+型絶縁分離領域、７はＮ+型カラー領域、８ａはＰ+型
インジェクタ領域、８ｂは逆動作ＮＰＮトランジスタの
Ｐ+型ベース領域、８ｃは通常のＮＰＮトランジスタの
Ｐ+型ベース領域、９ａは逆動作ＮＰＮトランジスタの
Ｎ+型エミッタコンタクト領域、９ｂは同トランジスタ
のＮ+型コレクタ領域、９ｃは通常のＮＰＮトランジス
タのエミッタ領域、９ｄは同トランジスタのＮ+型コレ
クタコンタクト領域である。ここでＰ+型インジェクタ
領域８ａＮ-型エピタキシャル層４、Ｐ+型ベース領域８
ｂは横方向ＰＮＰトランジスタを構成し、Ｎ-型エピタ
キシャル層４、Ｐ+型ベース領域８ｂ、Ｎ+型コレクタ領
域９ｂは縦型逆動作ＮＰＮトランジスタ（以下逆動作Ｎ
ＰＮトランジスタと略す）を構成し横方向ＰＮＰトラン
ジスタのコレクタ領域と逆動作ＮＰＮトランジスタのベ
ース領域が共通になっており両素子でＩ2Ｌを構成して
いる。又Ｎ+型エミッタ領域９ｃ、Ｐ+型ベース領域８
ｄ、Ｎ-型エピタキシャル層４で通常のＮＰＮトランジ
スタを構成している。尚、１０は酸化膜、１１はインジ
ェクタ電極パターン、12,13,14は各々Ｉ2Ｌのエミッ
タ、ベース、コレクタ電極パターン、15,16,17は各々通
常のＮＰＮトランジスタのエミッタ、ベース、コレクタ
電極パターンである。
とを共存した集積回路の構造を示す模式的断面図であ
る。第３図においてＡ部はＩ2Ｌであり、Ｂ部は通常の
ＮＰＮトランジスタである。ここで１はＰ型基板、２は
Ｎ+型第１埋込層、４はＮ-型エピタキシャル層、５はＰ
+型絶縁分離領域、７はＮ+型カラー領域、８ａはＰ+型
インジェクタ領域、８ｂは逆動作ＮＰＮトランジスタの
Ｐ+型ベース領域、８ｃは通常のＮＰＮトランジスタの
Ｐ+型ベース領域、９ａは逆動作ＮＰＮトランジスタの
Ｎ+型エミッタコンタクト領域、９ｂは同トランジスタ
のＮ+型コレクタ領域、９ｃは通常のＮＰＮトランジス
タのエミッタ領域、９ｄは同トランジスタのＮ+型コレ
クタコンタクト領域である。ここでＰ+型インジェクタ
領域８ａＮ-型エピタキシャル層４、Ｐ+型ベース領域８
ｂは横方向ＰＮＰトランジスタを構成し、Ｎ-型エピタ
キシャル層４、Ｐ+型ベース領域８ｂ、Ｎ+型コレクタ領
域９ｂは縦型逆動作ＮＰＮトランジスタ（以下逆動作Ｎ
ＰＮトランジスタと略す）を構成し横方向ＰＮＰトラン
ジスタのコレクタ領域と逆動作ＮＰＮトランジスタのベ
ース領域が共通になっており両素子でＩ2Ｌを構成して
いる。又Ｎ+型エミッタ領域９ｃ、Ｐ+型ベース領域８
ｄ、Ｎ-型エピタキシャル層４で通常のＮＰＮトランジ
スタを構成している。尚、１０は酸化膜、１１はインジ
ェクタ電極パターン、12,13,14は各々Ｉ2Ｌのエミッ
タ、ベース、コレクタ電極パターン、15,16,17は各々通
常のＮＰＮトランジスタのエミッタ、ベース、コレクタ
電極パターンである。
Ｉ2Ｌは製造工程が簡単で集積度が高くかつ通常のバイ
ポーラ集積回路と共存できるなど数多くの特徴を有して
いる。
ポーラ集積回路と共存できるなど数多くの特徴を有して
いる。
しかし、従来のＩ2Ｌには以下の欠点があった。
(1)逆動作ＮＰＮトランジスタのインジェクタオープン
時の電流増幅率（以下βupと略す）は通常のＮＰＮトラ
ンジスタの電流増幅率（以下ｈFEと略す）により決定さ
れβupを高くする為にｈFEを高く設定する必要があり、
その結果通常のＮＰＮトランジスタの耐圧（以下ＢＶ
CEOと略す）が低下してしまう。
時の電流増幅率（以下βupと略す）は通常のＮＰＮトラ
ンジスタの電流増幅率（以下ｈFEと略す）により決定さ
れβupを高くする為にｈFEを高く設定する必要があり、
その結果通常のＮＰＮトランジスタの耐圧（以下ＢＶ
CEOと略す）が低下してしまう。
(2)通常のＮＰＮトランジスタのＢＶCEOを確保する為に
エピタキシャル層濃度（以下Nepiと略す）を小さくし逆
動作ＮＰＮトランジスタのベース領域直下の実効エピタ
キシャル層（以下Wepiと略す）を大きくとる必要があり
この結果ホールの蓄積により動作速度が低下してしま
う。
エピタキシャル層濃度（以下Nepiと略す）を小さくし逆
動作ＮＰＮトランジスタのベース領域直下の実効エピタ
キシャル層（以下Wepiと略す）を大きくとる必要があり
この結果ホールの蓄積により動作速度が低下してしま
う。
従って、本発明の目的は、上述の従来の問題点を解決
し、通常のバイポーラトランジスタの耐圧を低下させる
ことなく、Ｉ2Ｌの動作速度の向上を実現する半導体装
置を提供することにある。
し、通常のバイポーラトランジスタの耐圧を低下させる
ことなく、Ｉ2Ｌの動作速度の向上を実現する半導体装
置を提供することにある。
本発明の半導体装置は一導電型半導体基板と、該半導体
基板上に形成された他の導電型のエピタキシャル層と、
該エピタキシャル層を第１，第２の島に分離する前記一
導電型第１領域と、前記第１，第２の島内の前記半導体
基板と前記エピタキシャル層の境界領域に形成された前
記他の導電型の第１埋込層と、前記第１の島内に形成さ
れた通常のバイポーラトランジスタと、前記第２の島内
の前記エピタキシャル層をベース領域とし前記エピタキ
シャル層表面に互いに横方向に離間して形成された前記
一導電型の第２領域、第３領域を各々エミッタ、コレク
タ領域とする一極性型の横方向トランジスタと、前記エ
ピタキシャル層をエミッタ領域、前記第３領域をベース
領域、前記第３領域内に形成された少くとも１個の前記
他の導電型の第４領域をコレクタ領域とする少くとも１
個の他の極性型の縦方向トランジスタとを具備する半導
体装置において、前記第２の島において少くとも第２領
域に対向する前記第３領域の面の内側にしかも前記第４
領域を内に含むように形成され前記第３領域に比し低濃
度かつ深く形成された前記他の導電型の第５領域と、前
記第１埋込層上に形成され前記第２領域及び前記第３領
域に接するように形成された前記他の導電型の第２埋込
層とを有してなることを特徴として構成される。
基板上に形成された他の導電型のエピタキシャル層と、
該エピタキシャル層を第１，第２の島に分離する前記一
導電型第１領域と、前記第１，第２の島内の前記半導体
基板と前記エピタキシャル層の境界領域に形成された前
記他の導電型の第１埋込層と、前記第１の島内に形成さ
れた通常のバイポーラトランジスタと、前記第２の島内
の前記エピタキシャル層をベース領域とし前記エピタキ
シャル層表面に互いに横方向に離間して形成された前記
一導電型の第２領域、第３領域を各々エミッタ、コレク
タ領域とする一極性型の横方向トランジスタと、前記エ
ピタキシャル層をエミッタ領域、前記第３領域をベース
領域、前記第３領域内に形成された少くとも１個の前記
他の導電型の第４領域をコレクタ領域とする少くとも１
個の他の極性型の縦方向トランジスタとを具備する半導
体装置において、前記第２の島において少くとも第２領
域に対向する前記第３領域の面の内側にしかも前記第４
領域を内に含むように形成され前記第３領域に比し低濃
度かつ深く形成された前記他の導電型の第５領域と、前
記第１埋込層上に形成され前記第２領域及び前記第３領
域に接するように形成された前記他の導電型の第２埋込
層とを有してなることを特徴として構成される。
以下、本発明の実施例について図面を参照して説明す
る。第１図は本発明の一実施例の構造を示す模式的断面
図である。なお、第１図では見易くするために要部のみ
斜線を施こし他部分は斜線を省略した。
る。第１図は本発明の一実施例の構造を示す模式的断面
図である。なお、第１図では見易くするために要部のみ
斜線を施こし他部分は斜線を省略した。
まず、Ｐ-型基板１の表面より例えばSbの拡散によりＮ+
型第１埋込層２を形成し、次いでSbより拡散係数の大き
い例えばＰをＩ2Ｌ部の第１埋込層２の表面よりイオン
注入しＮ型第２埋込層３を形成する。尚第２埋込層３は
少くとも逆動作ＮＰＮトランジスタのベース領域8b直下
領域に形成する。次に、Ｎ-型エピタキシャル層４を成
長させエピタキシャル層４表面より例えばBCl3を拡散し
Ｐ+型絶縁分離領域５を形成しその後Ｉ2Ｌ部の表面より
例えば31Ｐ+をイオン注入しＮ型ウェル領域6a（以下Ｎ
ウェル領域と略す）を形成する。ここでＮウェル領域6a
は少くともインジェクタ領域8aに対向する逆動作ＮＰＮ
トランジスタのベース領域8bの面Ｓ1の内側にしかも同
トランジスタのコレクタ領域9bを内に含むように形成さ
れ、ベース領域8bよりも低濃度かつ深く形成する。次
に、Ｉ2Ｌ部のエピタキシャル層４の表面より例えばPOC
l3を拡散しＮ+型カラー領域７を形成する。ここでＮウ
ェル領域6aと第２埋込層３は連続し、Ｐ+型絶縁分離領
域５とＰ-型基板１は連続する。次にエピタキシャル層
４の表面より例えば11Ｂ+をイオン注入しＰ+型インジェ
クタ領域8a、逆動作ＮＰＮトランジスタのＰ+型ベース
領域8b、通常のＮＰＮトランジスタのＰ+型ベース領域8
cを同時に形成する。ここで少くとも逆動作ＮＰＮトラ
ンジスタのベース領域8bと第２埋込層３は接することに
なる。次に、エピタキシャル層４表面より例えばPOCl3
を拡散し逆動作ＮＰＮトランジスタのＮ+型エミッタコ
ンタクト領域9a、同トランジスタＮ+型コレクタ領域9
b、通常のＮＰＮトランジスタのＮ+型エミッタ領域9c、
同トランジスタのＮ+型コレクタコンタクト領域9dを同
時に形成する。その後インジェクタ領域8a、逆動作ＮＰ
Ｎトランジスタのエミッタ、ベース、コレクタ領域、通
常のＮＰＮトランジスタのエミッタ、ベース、コレクタ
領域の所定コンタクト開口領域の酸化膜１０をエッチン
グし各々の電極パターン11,12,13,14,15,16,17を形成す
る。かようにして本発明の一実施例の半導体装置が製造
される。
型第１埋込層２を形成し、次いでSbより拡散係数の大き
い例えばＰをＩ2Ｌ部の第１埋込層２の表面よりイオン
注入しＮ型第２埋込層３を形成する。尚第２埋込層３は
少くとも逆動作ＮＰＮトランジスタのベース領域8b直下
領域に形成する。次に、Ｎ-型エピタキシャル層４を成
長させエピタキシャル層４表面より例えばBCl3を拡散し
Ｐ+型絶縁分離領域５を形成しその後Ｉ2Ｌ部の表面より
例えば31Ｐ+をイオン注入しＮ型ウェル領域6a（以下Ｎ
ウェル領域と略す）を形成する。ここでＮウェル領域6a
は少くともインジェクタ領域8aに対向する逆動作ＮＰＮ
トランジスタのベース領域8bの面Ｓ1の内側にしかも同
トランジスタのコレクタ領域9bを内に含むように形成さ
れ、ベース領域8bよりも低濃度かつ深く形成する。次
に、Ｉ2Ｌ部のエピタキシャル層４の表面より例えばPOC
l3を拡散しＮ+型カラー領域７を形成する。ここでＮウ
ェル領域6aと第２埋込層３は連続し、Ｐ+型絶縁分離領
域５とＰ-型基板１は連続する。次にエピタキシャル層
４の表面より例えば11Ｂ+をイオン注入しＰ+型インジェ
クタ領域8a、逆動作ＮＰＮトランジスタのＰ+型ベース
領域8b、通常のＮＰＮトランジスタのＰ+型ベース領域8
cを同時に形成する。ここで少くとも逆動作ＮＰＮトラ
ンジスタのベース領域8bと第２埋込層３は接することに
なる。次に、エピタキシャル層４表面より例えばPOCl3
を拡散し逆動作ＮＰＮトランジスタのＮ+型エミッタコ
ンタクト領域9a、同トランジスタＮ+型コレクタ領域9
b、通常のＮＰＮトランジスタのＮ+型エミッタ領域9c、
同トランジスタのＮ+型コレクタコンタクト領域9dを同
時に形成する。その後インジェクタ領域8a、逆動作ＮＰ
Ｎトランジスタのエミッタ、ベース、コレクタ領域、通
常のＮＰＮトランジスタのエミッタ、ベース、コレクタ
領域の所定コンタクト開口領域の酸化膜１０をエッチン
グし各々の電極パターン11,12,13,14,15,16,17を形成す
る。かようにして本発明の一実施例の半導体装置が製造
される。
第２図は本発明の他の実施例の構造を示す模式的断面図
である。第２図においてはインジェクタ領域8aの少くと
も逆動作ＮＰＮトランジスタのベース領域8bに対向する
面Ｓ2の内側にＮウェル領域6aと同時に第２Ｎ型ウェル
領域6b（以下第２Ｎウェルと略す）を形成しているのが
特徴である。尚第２Ｎウェル領域6bはＮウェル領域6aと
同時に形成する必要はない。その他の製造工程の説明は
第１図の場合と同様であるから省略する。
である。第２図においてはインジェクタ領域8aの少くと
も逆動作ＮＰＮトランジスタのベース領域8bに対向する
面Ｓ2の内側にＮウェル領域6aと同時に第２Ｎ型ウェル
領域6b（以下第２Ｎウェルと略す）を形成しているのが
特徴である。尚第２Ｎウェル領域6bはＮウェル領域6aと
同時に形成する必要はない。その他の製造工程の説明は
第１図の場合と同様であるから省略する。
かかる本発明の実施例によればＩ2Ｌにおいて第２埋込
層をベース領域に接するように形成している為Wepi＝０
となりベース領域直下のエピタキシャル層内でのホール
の蓄積が減少し、遮断周波数（以下ｆTと略す）が高く
なり動作速度が向上する。又Ｎウェル領域を形成してい
る為Ｉ2Ｌのベース領域直下のエミッタ濃度ＮE（従来は
ＮE＝Nepiとなる）が高くなりエミッタ注入効率が上昇
しβup，ｆTが高くなり動作速度が向上する。
層をベース領域に接するように形成している為Wepi＝０
となりベース領域直下のエピタキシャル層内でのホール
の蓄積が減少し、遮断周波数（以下ｆTと略す）が高く
なり動作速度が向上する。又Ｎウェル領域を形成してい
る為Ｉ2Ｌのベース領域直下のエミッタ濃度ＮE（従来は
ＮE＝Nepiとなる）が高くなりエミッタ注入効率が上昇
しβup，ｆTが高くなり動作速度が向上する。
尚第２埋込層をベース領域に接するように形成している
為ＮEも高くなりエミッタ注入効率が上昇しβup，ｆTが
高くなる。さらに第２埋込層がインジェクタ領域に接す
るように形成される場合には、インジェクタ領域からの
縦方向のホールの注入が減少し横方向ＰＮＰトランジス
タの電流増幅率（以下αPNPと略す）が高くなり低電流
での動作速度が向上する。
為ＮEも高くなりエミッタ注入効率が上昇しβup，ｆTが
高くなる。さらに第２埋込層がインジェクタ領域に接す
るように形成される場合には、インジェクタ領域からの
縦方向のホールの注入が減少し横方向ＰＮＰトランジス
タの電流増幅率（以下αPNPと略す）が高くなり低電流
での動作速度が向上する。
本発明においてはＮウェル領域が第１図に示す様にイン
ジェクタ領域に対向する逆動作ＮＰＮトランジスタのベ
ース領域の面Ｓの内側に形成されているから横型ＰＮＰ
トランジスタのベース領域は依然としてエピタキシャル
層となりＮウェル領域形成による横型ＰＮＰトランジス
タのαPNPの低下はない。又前述の様にＮEが高くなる為
従来より逆動作ＮＰＮトランジスタのベース領域をエミ
ッタ、エピタキシャル層をベース、インジェクタ領域を
コレクタとする逆動作横方向ＰＮＰトランジスタの電流
増幅率αiPNPが上昇し逆動作ＮＰＮトランジスタの同一
のβupに対してはインジェクタエミッタショートの時の
電流増幅率βeffが低くなる。この場合もＮウェル領域
形成によるαiPNPの低下はない。一般に動作速度は１ゲ
ート当りの最小伝搬遅延時間tpdminで表わし となる。従って同一のβupの時βupαｆTであるから言
い換えると同一のｆTの時に従来に比べβeffが低い分tp
dminは小さくなり動作速度が向上することになる。
ジェクタ領域に対向する逆動作ＮＰＮトランジスタのベ
ース領域の面Ｓの内側に形成されているから横型ＰＮＰ
トランジスタのベース領域は依然としてエピタキシャル
層となりＮウェル領域形成による横型ＰＮＰトランジス
タのαPNPの低下はない。又前述の様にＮEが高くなる為
従来より逆動作ＮＰＮトランジスタのベース領域をエミ
ッタ、エピタキシャル層をベース、インジェクタ領域を
コレクタとする逆動作横方向ＰＮＰトランジスタの電流
増幅率αiPNPが上昇し逆動作ＮＰＮトランジスタの同一
のβupに対してはインジェクタエミッタショートの時の
電流増幅率βeffが低くなる。この場合もＮウェル領域
形成によるαiPNPの低下はない。一般に動作速度は１ゲ
ート当りの最小伝搬遅延時間tpdminで表わし となる。従って同一のβupの時βupαｆTであるから言
い換えると同一のｆTの時に従来に比べβeffが低い分tp
dminは小さくなり動作速度が向上することになる。
又第２図の場合にはインジェクタ領域直下のＮEがさら
に高くなる為インジェクタ領域からの縦方向のホールの
注入がさらに減少し横方向ＰＮＰトランジスタのαPNP
が増々高くなり低電流での動作速度が向上し低消費電力
化に有利となる。
に高くなる為インジェクタ領域からの縦方向のホールの
注入がさらに減少し横方向ＰＮＰトランジスタのαPNP
が増々高くなり低電流での動作速度が向上し低消費電力
化に有利となる。
尚従来通り逆動作ＮＰＮトランジスタのβupは通常のＮ
ＰＮトランジスタのｈFEと独立にしかも高く制御でき通
常のＮＰＮトランジスタのＢＶCEOは確保できることは
いうまでもない。
ＰＮトランジスタのｈFEと独立にしかも高く制御でき通
常のＮＰＮトランジスタのＢＶCEOは確保できることは
いうまでもない。
本発明は上記実施例に限られることなく例えば極性を換
えても同様に実施効果が得られる。
えても同様に実施効果が得られる。
第１図は本発明の一実施例を示すＩ2Ｌと通常のＮＰＮ
トランジスタの共存した集積回路の模式的断面図、第２
図は本発明の他の実施例を示す同集積回路の模式的断面
図、第３図は従来のＩ2Ｌと通常のＮＰＮトランジスタ
の共存した集積回路の模式的断面図である。 １……Ｐ-型基板、２……Ｎ+型第１埋込層、３……Ｎ型
第２埋込層、４……Ｎ-型エピタキシャル層、５……Ｐ+
型絶縁分離領域（第１領域）、６ａ……Ｎ型ウェル領域
（第５領域）、６ｂ……第２Ｎ型ウェル領域（第６領
域）、７……Ｎ+カラー領域、８ａ……Ｐ+型インジェク
タ領域（第２領域）、８ｂ……Ｉ2ＬのＰ+型ベース領域
（第３領域）、８ｃ……通常のＮＰＮトランジスタのＰ
+型ベース領域、９ａ……Ｉ2ＬのＮ+型エミッタコンタ
クト領域、９ｂ……Ｉ2ＬのＮ+型コレクタ領域（第４領
域）、９ｃ……通常のＮＰＮトランジスタのＮ+型エミ
ッタ領域、９ｂ……同トランジスタのＮ+型コレクタコ
ンタクト領域、１０……酸化膜、１１……インジェクタ
電極パターン、12,13,14……Ｉ2Ｌのエミッタ、ベー
ス、コレクタ電極パターン、15,16,17……通常のＮＰＮ
トランジスタのエミッタ、ベース、コレクタ電極パター
ン。
トランジスタの共存した集積回路の模式的断面図、第２
図は本発明の他の実施例を示す同集積回路の模式的断面
図、第３図は従来のＩ2Ｌと通常のＮＰＮトランジスタ
の共存した集積回路の模式的断面図である。 １……Ｐ-型基板、２……Ｎ+型第１埋込層、３……Ｎ型
第２埋込層、４……Ｎ-型エピタキシャル層、５……Ｐ+
型絶縁分離領域（第１領域）、６ａ……Ｎ型ウェル領域
（第５領域）、６ｂ……第２Ｎ型ウェル領域（第６領
域）、７……Ｎ+カラー領域、８ａ……Ｐ+型インジェク
タ領域（第２領域）、８ｂ……Ｉ2ＬのＰ+型ベース領域
（第３領域）、８ｃ……通常のＮＰＮトランジスタのＰ
+型ベース領域、９ａ……Ｉ2ＬのＮ+型エミッタコンタ
クト領域、９ｂ……Ｉ2ＬのＮ+型コレクタ領域（第４領
域）、９ｃ……通常のＮＰＮトランジスタのＮ+型エミ
ッタ領域、９ｂ……同トランジスタのＮ+型コレクタコ
ンタクト領域、１０……酸化膜、１１……インジェクタ
電極パターン、12,13,14……Ｉ2Ｌのエミッタ、ベー
ス、コレクタ電極パターン、15,16,17……通常のＮＰＮ
トランジスタのエミッタ、ベース、コレクタ電極パター
ン。
Claims (4)
- 【請求項１】一導電型半導体基板と、該半導体基板上に
形成された他の導電型のエピタキシャル層と、該エピタ
キシャル層を第１，第２の島に分離する第１領域と、前
記第１，第２の島内の前記半導体基板と前記エピタキシ
ャル層の境界領域に形成された他の導電型の第１埋込層
と、前記第１の島内に形成された通常のバイポーラトラ
ンジスタと、前記第２の島内の前記エピタキシャル層を
ベース領域とし前記エピタキシャル層表面に互いに横方
向に離間して形成された一導電型の第２領域、第３領域
を各々エミッタ、コレクタ領域とする一極性型の横方向
トランジスタと、前記エピタキシャル層をエミッタ領
域、前記第３領域をベース領域、前記第３領域内に形成
された少くとも１個の他の導電型の第４領域をコレクタ
領域とする少くとも１個の他の極性型の縦方向トランジ
スタとを具備する半導体装置において、前記第２島内に
おいて少なくとも前記第２領域に対向する前記第３領域
の面の内側にしかも前記第４領域を内に含むように形成
され前記第３領域に比し低濃度かつ深く形成された他の
導電型の第５領域と、前記第１埋込層上に形成され前記
第２領域及び前記第３領域に接するように形成された他
の導電型の第２埋込層とを有することを特徴とする半導
体装置。 - 【請求項２】第２領域の少なくとも第３領域に対向する
面の内側に前記第２領域に比して低濃度かつ深く形成さ
れた他の導電型の第６領域を有することを特徴とする特
許請求の範囲第(1)項記載の半導体装置。 - 【請求項３】第２埋込層を形成する不純物の拡散係数は
第１埋込層を形成する不純物の拡散係数よりも大きいこ
とを特徴とする特許請求の範囲第(1)項又は第(2)項記載
の半導体装置。 - 【請求項４】第２埋込層を形成する不純物はＰであり前
記第１埋込層を形成する不純物はＳｂ又はＡｓであるこ
とを特徴とする特許請求の範囲第(1)項又は第(3)項記載
の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61074888A JPH061814B2 (ja) | 1986-03-31 | 1986-03-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61074888A JPH061814B2 (ja) | 1986-03-31 | 1986-03-31 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62230041A JPS62230041A (ja) | 1987-10-08 |
| JPH061814B2 true JPH061814B2 (ja) | 1994-01-05 |
Family
ID=13560358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61074888A Expired - Fee Related JPH061814B2 (ja) | 1986-03-31 | 1986-03-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH061814B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08153800A (ja) * | 1994-11-29 | 1996-06-11 | Rohm Co Ltd | 半導体集積回路装置 |
-
1986
- 1986-03-31 JP JP61074888A patent/JPH061814B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62230041A (ja) | 1987-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2728671B2 (ja) | バイポーラトランジスタの製造方法 | |
| US4933737A (en) | Polysilon contacts to IC mesas | |
| JP2515745B2 (ja) | 半導体装置の製造方法 | |
| JPH07326773A (ja) | ダイオードおよびその製造方法 | |
| JPS5936432B2 (ja) | 半導体装置の製造方法 | |
| US4599635A (en) | Semiconductor integrated circuit device and method of producing same | |
| US4144106A (en) | Manufacture of an I2 device utilizing staged selective diffusion thru a polycrystalline mask | |
| JPH061814B2 (ja) | 半導体装置 | |
| JPH0258865A (ja) | 半導体装置 | |
| JPS6167255A (ja) | 半導体装置の製造方法 | |
| JPS61214569A (ja) | 半導体装置 | |
| JPH10335346A (ja) | ラテラルｐｎｐバイポーラ電子デバイスおよびその製造方法 | |
| JP2596384B2 (ja) | 半導体装置 | |
| JPH0528507B2 (ja) | ||
| JP2518880B2 (ja) | 半導体装置 | |
| KR900008818B1 (ko) | 쌍극성 집적회로소자 제조방법 | |
| JPS61207066A (ja) | バイポ−ラトランジスタ | |
| JPS60233856A (ja) | 半導体装置 | |
| JPS61263149A (ja) | 半導体装置の製造方法 | |
| JPH01246873A (ja) | 半導体装置 | |
| JPS6156624B2 (ja) | ||
| JPS62173758A (ja) | 半導体集積回路装置 | |
| JPS61228664A (ja) | 半導体装置 | |
| JPS6214949B2 (ja) | ||
| JPS61263148A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |