JP2596384B2

JP2596384B2 - 半導体装置

Info

Publication number: JP2596384B2
Application number: JP6197406A
Authority: JP
Inventors: 友意原
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1994-07-30
Filing date: 1994-07-30
Publication date: 1997-04-02
Anticipated expiration: 2012-04-02
Also published as: JPH0846052A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置に関し、特に
集積注入論理回路（ＩｎｔｅｇｒａｔｅｄＩｎｊｅｃｔ
ｉｏｎＬｏｇｉｃ、以下、Ｉ²Ｌという）と通常のバ
イポーラトランジスタとを同一基板上に有する半導体装
置に関する。

【０００２】

【従来の技術】図３は従来のＩ²Ｌと通常のバイポーラ
トランジスタと共存した集積回路の構造を示す模式的断
面図である。図３においてＡ部はＩ²Ｌ、Ｂ部は通常の
ＮＰＮトランジスタである。ここで、１はＰ^-型基板、
２はＮ⁺型第１埋込層、５はＮ^-型エピタキシャル層、
６はＰ⁺型絶縁分離領域、８はＮ⁺型カラー領域、９ａ
はＰ⁺型インジェクタ領域、９ｂは逆動作ＮＰＮトラン
ジスタのＰ⁺型ベース領域、９ｃは通常のＮＰＮトラン
ジスタのＰ⁺型ベース領域、１０ａは逆動作ＮＰＮトラ
ンジスタのＮ⁺型エミッタコンタクト領域、１０ｂは同
トランジスタのＮ⁺型コレクタ領域、１０ｃは通常のＮ
ＰＮトランジスタのＮ⁺型エミッタ領域、１０ｄは同ト
ランジスタのＮ⁺型コレクタコンタクト領域である。

【０００３】ここでＰ⁺型インジェクタ領域９ａ、Ｎ^-
型エピタキシャル層５、Ｐ⁺型ベース領域９ｂは横方向
ＰＮＰトランジスタを構成し、Ｎ^-型エピタキシャル層
５、Ｐ⁺型ベース領域９ｂ、Ｎ⁺型コレクタ領域１０ｂ
は逆動作する縦方向ＮＰＮトランジスタ（以下、逆動作
ＮＰＮトランジスタという）を構成し、横方向ＰＮＰト
ランジスタのコレクタ領域と逆動作ＮＰＮトランジスタ
のベース領域が共通になっており、両素子でＩ²Ｌを構
成している。なお、１１は酸化膜、１２はインジェクタ
電極パターン、１３，１４，１５は各々Ｉ²Ｌのエミッ
タ，ベース，コレクタ電極パターン、１６，１７，１８
は各々通常のＮＰＮトランジスタのエミッタ，ベース，
コレクタ電極パターンである。

【０００４】また、図４は特開昭６３−３０４６５９号
公報に記載されている技術であり、先に本出願人にて提
案された構成例である。図４において、図３と等価な部
分には同一の符号を付してある。この半導体装置の特徴
としては、逆動作ＮＰＮトランジスタのＰ型第１ベース
領域９ｂａ（内部ベース領域）をＰ⁺型第２ベース領域
９ｂｂ（外部ベース領域）とは別に低濃度で深く形成
し、しかもその直下のＮ⁺型第１埋込層２上にＰ型第１
ベース領域９ｂａと接するようにＰ型第３埋込層４を形
成している点である。

【０００５】さらに、図５は特開昭５８−２１０６５７
号公報にて提案されている他の構成例である。図５にお
いて、図３及び図４と等価な部分には同一の符号を付し
てある。この半導体装置の特徴は、Ｉ²ＬのＰ⁺型イン
ジェクタ領域９ａ、逆動作ＮＰＮトランジスタのＰ型ベ
ース領域９ｂｃ、Ｎ⁺型エミッタコンタクト領域１０ａ
を内に含むようにエピタキシャル５表面よりＰ型ベース
領域９ｂｃよりも深く形成されたＮ型ウェル領域７を有
し、しかもＰ⁺型インジェクタ領域９ａ直下を除くＮ⁺
型第１埋込層２上にＮ型ウェル領域７と接するようにＮ
型第２埋込層３を形成している点である。

【０００６】

【発明が解決しようとする課題】このような従来の各Ｉ
²Ｌについて検討すると、それぞれには次のような問題
が存在していることが明らかとされた。先ず、図３の半
導体装置では、第１に、逆動作ＮＰＮトランジスタのイ
ンジェクタオープン時の電流増幅率（以下、βｕｐとい
う）は通常のＮＰＮトランジスタの電流増幅率（以下、
ｈ_FEという）により決定されるため、βｕｐを高くする
ためにはｈ_FEを高く設定する必要があり、その結果、通
常のＮＰＮトランジスタの耐圧（以下、ＢＶ_CEOとい
う）が低下してしまう。

【０００７】第２に、通常のＮＰＮトランジスタのＢＶ
_CEOを確保するために、エピタキシャル層濃度（以下Ｎ
ｅｐｉという）を小さくし、逆動作ＮＰＮトランジスタ
のベース領域直下の実効エピタキシャル層厚（以下Ｗｅ
ｐｉという）を大きくとる必要があるが、この結果ホー
ルの蓄積により動作速度が低下してしまう。

【０００８】また、図４の半導体装置では、図３の半導
体装置で述べた前記した問題点は回避されるが、Ｐ型第
１ベース領域９ｂａ（内部ベース領域）の直下にＰ型第
３埋込層４を有しているため、逆動作ＮＰＮトランジス
タのベース幅が広くなり、βｕｐを確保することが困難
になる。また、この半導体装置においてはＰ型第１ベー
ス領域９ｂａ（内部ベース領域）とＰ型第３埋込層４の
濃度の最適化が重要となる。

【０００９】さらに、図５の半導体装置では、図４の構
成と同様に図３の半導体装置における問題点は回避され
るが、逆動作ＮＰＮトランジスタのβｕｐがＮ型ウェル
領域７とＮ型第２埋込層の両方のバラツキにより変動す
る懸念がある。又、Ｐ型ベース領域９ｂｃはＰ⁺型イン
ジェクタ領域９ａよりも浅いため、横方向ＰＮＰトラン
ジスタの電流増幅率（以下、α_PNPという）が小さくな
る。

【００１０】

【発明の目的】本発明の目的はこのような従来の半導体
装置に存在する問題点を解決し、通常のバイポーラの耐
圧を低下させることなくβｕｐ及びα_PNPを向上させＩ
²Ｌの動作速度の向上を実現する半導体装置を提供する
ことにある。

【００１１】

【課題を解決するための手段】本発明の半導体装置は、
半導体基板に第１の埋込層とエピタキシャル層を有し、
かつこのエピタキシャル層を第１，第２の島に分離し、
第１の島内には通常のバイポーラトランジスタを形成
し、第２の島内にはエピタキシャル層と第１及び第２領
域で構成される横方向トランジスタと、エピタキシャル
層と第１及び第３の領域で構成される縦方向トランジス
タとを形成してなる半導体装置において、第２の島内の
第１埋込層上において第１領域と第２領域に挟まれた領
域及び第１領域を除く第３領域の直下に形成されて第２
領域の一部と接してなる他の導電型の第２埋込層と、第
２の島内の第１埋込層上の第１領域と第２領域の挟まれ
た領域及び第３領域を除く第１領域及び第２領域直下に
形成されて第１，第２領域及び第１埋込層と接してなる
一導電型の第４領域を有することを特徴とする。

【００１２】ここで、第２埋込層は第３領域の直下にの
み形成される。或いは、第２埋込層は第３領域及び第２
領域を含む領域にわたって形成される。

【００１３】また、第４領域は一導電型の第３埋込層と
して形成されてもよい。また、第２埋込層を形成する不
純物は第１埋込層を形成する不純物の拡散係数よりも大
きいものが用いられる。

【００１４】

【作用】本発明によれば、第３領域直下の第１埋込層上
に第２領域と接するように第２埋込層を形成することに
より、縦方向トランジスタのエミッタ注入効率が上昇
し、βｕｐの向上が図れる。また、第３領域を除く第２
領域の直下に第１埋込層と接するように第４領域を形成
することにより、この領域においてＷｅｐｉは０となり
第２領域直下のエピタキシャル層中でのホールの蓄積が
著しく減少し、動作速度、特に大電流における動作速度
が向上する。さらに、第１領域の直下にも第１埋込層と
接するように第４領域を形成しているので横方向トラン
ジスタのα_PNPが向上する。

【００１５】また、第２埋込層を第３領域及び第２領域
を含む領域に渡って形成されることにより、第１，第２
領域からの基板への電流の漏れを小さく抑えることがで
き、α_PNPを更に上昇させ、かつこれに近接するＩ²Ｌ
素子間の誤動作を防止する。

【００１６】

【実施例】次に、本発明の実施例を図面を参照して説明
する。図１は本発明の一実施例の構造を示す模式的断面
図である。１０¹⁴〜１０¹⁶ｃｍ^-3のＰ^-型半導体基板１
の表面より例えばＳｂまたはＡｓを拡散して１０〜３０
Ω／□のＮ⁺型第１埋込層２を形成し、またＳｂ又はＡ
ｓよりも拡散係数の大きい例えばＰをＩ²Ｌ部（以下、
Ａ部という）の第１埋込層２の表面よりイオン注入し７
０〜２００Ω／□のＮ型第２埋込層３を形成する。ここ
で第２埋込層３は後述する逆動作ＮＰＮトランジスタの
Ｎ⁺型コレクタ領域１０ｂの直下に形成される。

【００１７】そして、１０¹⁵〜１０¹⁶ｃｍ^-3のＮ^-型エ
ピタキシャル層５を成長させることで、前記第１埋込層
２及び第２埋込層３がエピタキシャル層５にまで成長さ
れ、図１の状態の埋込層として形成される。また、この
際に、Ａ部のエピタキシャル層５の表面より例えばＢを
イオン注入し１〜５ｋΩ／□のＰ型第１インジェクタ領
域９０ａ及び逆動作ＮＰＮトランジスタのＰ型第１ベー
ス領域９０ｂを同時に形成する。この時、第１ベース領
域９０ｂはＮ導電型の第２埋込層３の存在により、後述
するＮ⁺型コレクタ領域１０ｂの直下を除いて形成され
る。

【００１８】また、エピタキシャル層５の表面より例え
ばＢＣｌ₃を拡散して１０〜５０Ω／□のＰ⁺型絶縁分
離領域６を形成し、かつＡ部のエピタキシャル層５表面
より例えばＰＯＣｌ₃を拡散して１０〜３０Ω／□のＮ
⁺型カラー領域８を形成する。なお、第１インジェクタ
領域９０ａ及び第１ベース領域９０ｂとカラー領域８の
工程は逆の順序であっても良い。

【００１９】また、エピタキシャル層５の表面よりＢを
イオン注入し１００〜３００Ω／□のＡ部のＰ⁺型第２
インジェクタ領域９００ａ、逆動作ＮＰＮトランジスタ
のＰ⁺型第２ベース領域９００ｂを同時に形成し、かつ
これと共に通常のＮＰＮトランジスタ部（以下、Ｂ部と
いう）のＰ⁺型ベース領域９ｃも同時に形成する。この
時、Ａ部の第２埋込層３は第２ベース領域９００ｂと接
し、第１インジェクタ領域９０ａ，第１ベース領域９０
ｂは第１埋込層２と接する構造になる。また、第１ベー
ス領域９０ｂは横方向において第２埋込層と接する必要
はないが接する方が望ましい。なお、カラー領域８も第
１埋込層２と連続することが望ましい。

【００２０】更に、エピタキシャル層５の表面より例え
ばＰＯＣｌ₃を拡散して５〜２０Ω／□のＡ部の逆動作
ＮＰＮトランジスタのＮ⁺型エミッタコンタクト領域１
０ａ、Ｎ⁺型コレクタ領域１０ｂ、Ｂ部のＮ⁺型エミッ
タ領域１０ｃ、Ｎ⁺型コレクタコンタクト領域１０ｄを
同時に形成する。

【００２１】また、エピタキシャル層５の表面に形成し
た酸化膜１１には、Ａ部の第２インジェクタ領域９００
ａ，逆動作ＮＰＮトランジスタのエミッタコンタクト領
域１０ａ、第２ベース領域９００ｂ、コレクタ領域１０
ｂ、Ｂ部のエミッタ領域１０ｃ、ベース領域９ｃ、コレ
クタコンタクト領域１０ｄ、絶縁分離領域６の各コンタ
クト開口領域を選択的にエッチング形成し、各々の電極
パターン１２，１３，１４，１５，１６，１７を形成す
る。ここで、通常Ａ部の逆動作ＮＰＮトランジスタのエ
ミッタ電極パターン１７は絶縁分離領域６を介して基板
と短絡される。

【００２２】この実施例によれば、Ｉ²Ｌ部（Ａ部）に
おいて逆動作ＮＰＮトランジスタのコレクタ領域直下の
Ｎ型第１埋込層２上にＰ型第２ベース領域９００ｂと接
するようにエピタキシャル層５と同一導電型のＮ型第２
埋込層３を形成しているので逆動作ＮＰＮトランジスタ
のエミッタ注入効率が上昇し、図３の従来例と比べて２
〜５倍のβｕｐの向上が図れる。

【００２３】また、逆動作ＮＰＮトランジスタのコレク
タ領域を除く外部ベース領域のＰ型第２ベース領域９０
０ｂの直下にＮ型第１埋込層２と接するようにＰ型第１
ベース領域９０ｂを形成しているので、この領域におい
てＷｅｐｉは０となり外部ベース領域の第２ベース領域
９００ｂ直下のエピタキシャル層５中でのホールの蓄積
が著しく減少し、動作速度、特に大電流における動作速
度が図３の従来例と比べて２〜３倍向上する。

【００２４】さらに、Ｐ型第２インジェクタ領域９００
ａの直下にもＮ型第１埋込層２と接するようにＰ型第１
インジェクタ領域９０ａを形成しているので横方向ＰＮ
Ｐトランジスタのα_PNPが図３の従来例と比べて１．２
〜１．５倍向上する。これは横方向ＰＮＰトランジスタ
のエミッタ領域となる第２インジェクタ領域９００ａが
深くなる形状効果により横方向のホールの注入が有効に
働くことと、このインジェクタ領域９００ａの底面から
のホールの注入が著しく抑制されることによるものであ
る。

【００２５】また、横方向ＰＮＰトランジスタのコレク
タ領域となる逆動作ＮＰＮトランジスタのＰ型第２ベー
ス領域９００ｂのインジェクタ領域と対向する領域もＰ
型第１ベース領域９０ｂによって深くなっているのでホ
ールの到達率が上昇し、α_PNPを向上に寄与している。
このα_PNPの向上は特に低電流における動作速度の向
上、すなわち低消費電力化の実現に大きな意味がある。

【００２６】図２は本発明の他の実施例の構造を示す模
式的断面図である。１０¹⁴〜１０¹⁶ｃｍ^-3のＰ^-型半導
体基板１の表面より例えばＳｂ又はＡｓを拡散し１０〜
３０Ω／□のＮ⁺型第１埋込層２を形成し、かつＳｂ又
はＡｓよりも拡散係数の大きい例えばＰをＡ部の第１埋
込層２の表面よりイオン注入し７０〜２００Ω／□Ｎ型
第２埋込層３を形成する。ここで第２埋込層３は後述す
るインジェクタ領域９ａ、インジェクタ領域９ａと逆動
作ＮＰＮトランジスタのベース領域９ｂに挟まれた領域
及びベース領域９ｂのインジェクタ領域９ａに対向する
一部の領域を除いて形成される。更に、Ｓｂ又はＡｓよ
りも拡散係数の大きい例えばＢをＡ部の第１埋込層２の
表面よりイオン注入し１００〜５００Ω／□のＰ型第３
埋込層４を形成する。

【００２７】ここで、第３埋込層４は後述するインジェ
クタ領域９ａ及びベース領域９ｂのインジェクタ領域９
ａに対向する一部の領域の直下に形成される。なお、第
３埋込層４は前述のコレクタ領域１０ｂを除く一部のベ
ース領域９ｂの直下に形成されていれば良いが、インジ
ェクタ領域９ａに対向するベース領域９ｂの一部の領域
直下に形成される方が望ましい。そして、１０¹⁵〜１０
¹⁶ｃｍ^-3のＮ^-型エピタキシャル層５を成長させること
で、前記各領域を拡散させ、図示の構成となる。

【００２８】また、エピタキシャル層５表面より例えば
ＢＣｌ₃を拡散して１０〜５０Ω／□のＰ⁺型絶縁分離
領域６を形成し、またＡ部のエピタキシャル層５表面よ
りＰＯＣｌ₃を拡散して１０〜３０Ω／□のＮ⁺型カラ
ー領域８を形成する。更に、エピタキシャル層５表面よ
りＢをイオン注入し１００〜３００Ω／□のＡ部のＰ ⁺
型インジェクタ領域９ａ、逆動作ＮＰＮトランジスタの
Ｐ⁺型ベース領域９ｂ、Ｂ部のＰ⁺型ベース領域９ｃを
同時に形成する。この時、Ａ部の第２埋込層３はベース
領域９ｂと接し、第３埋込層４もインジェクタ領域９ａ
及びベース領域９ｂと接する構造になる。また、第２埋
込層３と第３埋込層４は横方向において接する必要はな
いが接する方が望ましい。なお、カラー領域８も第１埋
込層２と連続することが望ましい。その他の構成につい
ては前記一の実施例と同一であるから説明は省略する。

【００２９】この実施例によれば、Ｉ²Ｌ部（Ａ部）の
Ｎ型第２埋込層３がインジェクタ領域９ａとベース領域
９ｂに挟まれた領域、インジェクタ領域９ａ、及びイン
ジェクタ領域９ａに対向するベース領域９ｂの一部の領
域を除きコレクタ領域１０ｂの直下を含むように形成さ
れているので、図１の実施例の効果に加えてインジェク
タ領域９ａ及びベース領域９ｂからの基板１への電流の
漏れを小さく抑えることができる。これは、Ｎ型第２埋
込層３がＩ²Ｌ部においてＮ型カラー領域８まで延在し
て形成されているために、インジェクタ領域９ａ及びベ
ース領域９ｂ、エピタキシャル層５、基板１で構成され
る寄生ＰＮＰトランジスタの電流増幅率が小さくなるか
らである。

【００３０】この効果によりα_PNPを更に上昇でき、か
つ近接するＩ²Ｌ素子間の誤動作を防止することができ
る。なお、逆動作ＮＰＮトランジスタのβｕｐは通常の
ＮＰＮトランジスタのｈ_FEと独立にしかも高く制御でき
通常のＮＰＮトランジスタのＢＶ_CEOは確保できること
は言うまでもない。

【００３１】ここで、本発明は上記実施例に限られるこ
となく、例えば極性を換えても同様に実施効果が得られ
る。また、図１のＡ部の第１インジェクタ領域９０ａ及
び第１ベース領域９０ｂを図２に示した第３埋込層４で
形成しても良く、或いは図２のＡ部の第３埋込層４を図
１に示した第１インジェクタ領域９０ａ及び第１ベース
領域９０ｂで形成しても良い。

【００３２】

【発明の効果】以上説明したように本発明は、横方向ト
ランジスタと縦方向トランジスタで構成されるＩ²Ｌ部
において、縦方向トランジスタのコレクタ領域となる第
３領域の直下の第１埋込層上に、第２領域としての第２
ベース領域と接するようにエピタキシャル層と同一導電
型の第２埋込層を形成しているので、縦方向トランジス
タのエミッタ注入効率が上昇し、図３の従来例と比べて
２〜５倍のβｕｐの向上を図ることができる。

【００３３】また、縦方向トランジスタの第３領域であ
るコレクタ領域を除く外部ベース領域の第２領域である
第２ベース領域直下に第１埋込層と接するように第４領
域としての第１ベース領域を形成しているので、この領
域においてＷｅｐｉは０となり外部ベース領域の第２ベ
ース領域直下のエピタキシャル層中でのホールの蓄積が
著しく減少し動作速度、特に大電流における動作速度が
図３の従来例と比べて２〜３倍向上する。

【００３４】さらに、第１領域としての第２インジェク
タ領域直下にも第１埋込層と接するように第４領域とし
ての第１インジェクタ領域を形成しているので、横方向
トランジスタのα_PNPが図３の従来例と比べて１．２〜
１．５倍向上する。また、横方向トランジスタのコレク
タ領域となる縦方向トランジスタのベース領域のインジ
ェクタ領域と対向する領域も深くされるため、ホールの
到達率が上昇し、α_PNPを向上でき、低電流における動
作速度の向上が可能となる。

【００３５】更に、第２埋込層を第３領域及び第２領域
を含む領域に渡って形成することにより、前記した効果
に加えて第１領域のインジェクタ領域及び第２領域のベ
ース領域からの基板への電流の漏れを小さく抑えること
ができ、これによりα_PNPを更に上昇させ、かつこれに
近接するＩ²Ｌ素子間の誤動作を防止することができ
る。

【図面の簡単な説明】

【図１】本発明の半導体装置の一実施例の模式的な断面
図てある。

【図２】本発明の半導体装置の他の実施例の模式的な断
面図である。

【図３】従来のＩ²Ｌと通常のＮＰＮトランジスタの共
存した半導体装置の一例を示す模式的な断面図である。

【図４】従来の半導体装置の他の例を示す模式的な断面
図である。

【図５】従来の半導体装置の更に他の例を示す模式的な
断面図である。

【符号の説明】

１Ｐ型基板２Ｎ型第１埋込層３Ｎ型第２埋込層４Ｐ型第３埋込層（第４領域）５Ｎ型エピタキシャル層６Ｐ型絶縁分離領域（第１の島と第２の島の分離）９ｃＰ型ベース領域１０ｂＮ型コレクタ領域（第３領域）１０ｃＮ型エミッタ領域１０ｄＮ型コレクタコンタクト領域９０ａＰ型第１インジェクタ領域（第４領域）９０ｂＰ型第２ベース領域（第４領域）９００ａＰ型第２インジェクタ領域（第１領域）９００ｂＰ型第２ベース領域（第２領域）

Claims

(57)【特許請求の範囲】

【請求項１】一導電型の半導体基板と、前記半導体基
板上に形成された他の導電型のエピタキシャル層と、前
記エピタキシャル層を第１，第２の島に分離する一導電
型の分離領域と、前記第１，第２の島内の前記半導体基
板とエピタキシャル層との境界領域に形成された他の導
電型の第１埋込層と、前記第１の島内に形成された通常
のバイポーラトランジスタと、前記第２の島内において
エピタキシャル層をベース領域としかつエピタキシャル
層表面に互いに横方向に離間して形成された一導電型の
第１，第２領域を各々エミッタ，コレクタ領域とする横
方向トランジスタと、前記エピタキシャル層をエミッタ
領域とし前記第２領域をベース領域とし前記第２領域内
に少なくとも１個の他の導電型の第３領域をコレクタ領
域とする縦方向トランジスタとを具備する半導体装置に
おいて、前記第２の島内の前記第１埋込層上において前
記第１領域と第２領域に挟まれた領域及び前記第１領域
を除く前記第３領域の直下に形成されて前記第２領域の
一部と接してなる他の導電型の第２埋込層と、前記第２
の島内の前記第１埋込層上の前記第１領域と第２領域の
挟まれた領域及び前記第３領域を除く前記第１領域及び
第２領域直下に形成されて前記第１，第２領域及び前記
第１埋込層と接してなる一導電型の第４領域を有するこ
とを特徴とする半導体装置。
【請求項２】第２埋込層は第３領域の直下にのみ形成
されてなる請求項１の半導体装置。
【請求項３】第２埋込層は第３領域及び第２領域を含
む領域にわたって形成されてなる請求項１の半導体装
置。
【請求項４】第４領域は一導電型の第３埋込層である
請求項１ないし３のいずれかの半導体装置。
【請求項５】第２埋込層を形成する不純物は第１埋込
層を形成する不純物の拡散係数よりも大きい請求項１な
いし４のいずれかの半導体装置。