JPS6127669A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6127669A
JPS6127669A JP14753584A JP14753584A JPS6127669A JP S6127669 A JPS6127669 A JP S6127669A JP 14753584 A JP14753584 A JP 14753584A JP 14753584 A JP14753584 A JP 14753584A JP S6127669 A JPS6127669 A JP S6127669A
Authority
JP
Japan
Prior art keywords
layer
buried layer
region
type
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14753584A
Other languages
English (en)
Other versions
JPH0447463B2 (ja
Inventor
Katsuyoshi Washio
勝由 鷲尾
Makoto Hayashi
誠 林
Tomoyuki Watabe
知行 渡部
Takahiro Okabe
岡部　隆博
Katsuhiro Norisue
則末　勝博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP14753584A priority Critical patent/JPS6127669A/ja
Priority to KR1019850004972A priority patent/KR920010434B1/ko
Priority to US06/755,912 priority patent/US4694321A/en
Publication of JPS6127669A publication Critical patent/JPS6127669A/ja
Publication of JPH0447463B2 publication Critical patent/JPH0447463B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]
    • H01L27/0244—I2L structures integrated in combination with analog structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8226—Bipolar technology comprising merged transistor logic or integrated injection logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はバイポーラ集積回路と集積注入論理回路（Ｉｎ
ｔｅｇｒａｔｅｄ　Ｉｎｊｅｃｔｉｏｎ　Ｌｏｇｉｃ、
以下Ｉ２Ｌ　と略記する６）を共存させた半導体装置に
関する。
〔発明の背景〕
従来の装置は１例えば特公昭５５−１３５８５号に記載
のようにＩ”Ｌ　の電流利得および速度等の特性向上と
バイポーラ・トランジスタの耐圧向上のため、第１図に
おけるＩ”Ｌ　のＮ”型埋込層２′に拡散係做の大きい
不純物を用いることにより、バイポーラ・トランジスタ
部に比べてＮ型エピタキシャル層１１内へＮ＋埋込層２
′を幅広くわき上がり拡散した構造゛となっていた。し
かし、Ｉ”Ｌ　における濃度の高い方のＮ″″型埋込層
２′の深さ方向の幅はバイポーラ・トランジスタ部の埋
込層２の幅ととくに差がなく、ｎ＋埋込層のガンメル数
（濃度の積分量）はバイポーラ部とＩ”Ｌ部で大きな差
がなかった。このため素子の深さ方向の微細化に伴なっ
てＮ３型埋込層の幅が小さくなると基板へ抜ける電流が
増加する点についてはとくに配慮されていなかった。
〔発明の目的〕
本発明の目的は、素子をシャロー化したとき高密度なバ
イポーラ集積回路と電流利得の高いＩ”Ｌを共存するこ
とを可能とする半導体装置を提供することにある。
〔発明の概要〕
本発明の特徴は、上記目的を達成するために、バイポー
ラ集積回路領域においては浅い埋込層を、Ｉ”Ｌ領域に
おいては基板方向に深い埋込層もしくは高いガンメル数
を持つ埋込層を設けた構造とすることにある。
〔発明の実施例〕
以下、本発明の詳細な説明する。第２図は本発明の第１
の実施例でバイポーラ集積回路とＩ”Ｌを共存した半導
体集積回路の代表として、ｎｐｎトランジスタ１００と
Ｉ”Ｌ　　２００を共存させて示している。Ｉ”Ｌ　は
通常のｎｐｎトランジスタとは逆方向で動作させており
、電極９がコレクタ、電極１０がベースとなり、埋込層
２２はエミッタとなる。動作はインジェクタ２層２０′
から８層１１を経て２層２０＃八ホールを注入して行な
われるが、素子の深さ方向を縮小して高密度化を図る場
合、Ｎ″″型埋込層２２内のホールの拡散長よりも埋込
層２２の深さ方向の幅が小さくなると埋込層を抜けて基
板１に達する電流が増加し、そのため電極８へ注入する
電流が増大し、消費電力増加等の原因となる。また２層
２０′からホール電流も同様の理由により基板１へ流れ
る電流のため増大し、電流利得の低下を生じてしまう。
本発明はこの基板へ達する電流を除去し、電流利得の増
加と消費電力の低減を図るため、Ｉ”Ｌ領域のＮ＋型埋
込層２２をバイポーラ・トランジスタ領域のＮ＋型埋込
層２よりガンメル数を高めるものとした。そのためには
埋込層の濃度を高めるか、幅を厚くする方法が考えられ
る。前者はその後に続くプロセス上で生ずる結晶欠陥や
不要なオート・ドープ等の点からある一定の値に制約さ
れる。そこで本発明ではこの一定におさえられた最大濃
度で、幅を厚くとることにより、実質的にガンメル数を
増加させ、埋込層に注入されたホールが基板に到達しな
い構成とした。
一般に、バイポーラ・トランジスタ領域の埋込層はその
深さ方向の幅を大きくすると横方向への広がりも大きく
なり、このため高密度化の障害となる。それに対してＩ
”Ｌ　はエミッタであるＮ３型埋込層２＃が共通のＧＮ
Ｄ電位で大きな島として用いられるため、深さ方向の幅
を広くした時の横方向の広がりは襲積度にほとんど影響
しない。
また、素子の縦方向の縮小に伴なってＮ型層１１の厚さ
が薄くなることを考慮してＩ２Ｌ　のＮ”型埋込層２２
のＮ型層１１．方向への拡散はバイポーラ・トランジス
タと同じにしている。それによって、Ｉ”Ｌ　における
ベースのＰ型頭域２０′とエミッタのＮ型領域１１の間
の容量増加を防止し低消費電力にする効果を有する。
第３図は本発明の第２の実施例を示す断面構造図で、バ
イポーラ集積回路とＩ”Ｌ　の素子間分離にＮ型半導体
層１１に設けた溝５０とＰ型不純物領域５１を用いたも
のである。このような素子分離構造にすることにより、
バイポーラ集積回路の高密度化とＩ２Ｌ　の２層２０’
　、２０’からのホール電流の横方向拡散を低減してい
る。ここで溝５０によってホール電流の横方向拡散を抑
制したため、厚いＮ＋型埋込層２２による基板電流低減
の効果はより大きくなる。
第４図は本発明の第３の実施例を示す断面構造図でＮ型
半導体層の段差６０を設けることにより２層２０’　、
２０’とＮ＋型埋込層２２の間のＮ型半導体層１１の幅
を小さくしてＩ”Ｌ　の高速化を可能としている。この
構造を用いることにより、Ｎ＋型埋込層２２のＮ型半導
体層１１への湧き上がり拡散を大きくしなくともＩ”Ｌ
　の高速性を実現できる。
第５図は本発明の第４の実施例を示す断面構造図で、Ｉ
”Ｌ　の２層２０’から２層２０′へ流れる電流をＮ型
半導体層１１より高濃度なＮ型拡散層７０により低減し
、Ｉ２Ｌ　の実効的な電流利得を増大している。このよ
うな構造をとることにより２層２０″からＮ＋型埋込層
２２へのホール電流はより一層増加することになり、Ｐ
型半導体基板１方向にＮ″″型埋込層を厚くしたことに
よる不要な基板電流の低減効果はより顕著になる。
〔発明の効果〕
本発明によれば、バイポーラ集積回路とＩ”Ｌを共存し
た半導体集積回路において、その集積度を低下すること
なく電流利得向上と消費電力の低減が可能となり、素子
の深さ方向の縮小を図った場合に極めて有効である。
【図面の簡単な説明】
第１図は従来のＩ”Ｌ　とバイポーラ・トランジスタを
共存させた半導体装置の断面図、第２図は本発明の第１
の実施例を示す断面図、第３図は本発明の第２の実施例
を示す断面図、第４図は本発明の第３の実施例を示す断
面図、第５図は本発明の第４の実施例を示す断面図であ
る。 １・・・Ｐ型半導体基板、２．２’　、２“、２２・・
・Ｎ＋型半導体層、３・・・Ｐ型不純物領域、４・・・
絶縁膜、５．６，７，８，９．１０・・・電極、１１・
・・Ｎ型半導体層、２０．２０’　、２０”・・・Ｐ型
不純物領域、３０．３０’　・＝Ｎ”型不純物領域、１
００−ｎｐｎトランジスタ、２００・・・Ｉ”Ｌ、　５
０・・・溝、５１・・・Ｐ型不純物領域、６０・・Ｎ型
半導体層の段差、第１図 第　２　図 第　３　図 第　４　図 第　５　　図

Claims (1)

    【特許請求の範囲】
  1. １、バイポーラ・トランジスタを含む集積回路と集積注
    入論理回路を共存させた半導体集積回路装置において、
    第１導電形半導体基板とその上部の第２導電形半導体層
    の間に第２導電形の埋込層を有し、集積注入論理回路領
    域の埋込層の厚さがバイポーラ・トランジスタ領域の埋
    込層の厚さに比べて第１導電形半導体基板方向に第１導
    電形のキャリアが基板に到達しない程度に大きく、かつ
    、第２導電形半導体層方向には同一であることを特徴と
    する半導体装置。
JP14753584A 1984-07-18 1984-07-18 半導体装置 Granted JPS6127669A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP14753584A JPS6127669A (ja) 1984-07-18 1984-07-18 半導体装置
KR1019850004972A KR920010434B1 (ko) 1984-07-18 1985-07-12 바이폴라 트랜지스터와 iil을 갖는 반도체 장치
US06/755,912 US4694321A (en) 1984-07-18 1985-07-17 Semiconductor device having bipolar transistor and integrated injection logic

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14753584A JPS6127669A (ja) 1984-07-18 1984-07-18 半導体装置

Publications (2)

Publication Number Publication Date
JPS6127669A true JPS6127669A (ja) 1986-02-07
JPH0447463B2 JPH0447463B2 (ja) 1992-08-04

Family

ID=15432507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14753584A Granted JPS6127669A (ja) 1984-07-18 1984-07-18 半導体装置

Country Status (3)

Country Link
US (1) US4694321A (ja)
JP (1) JPS6127669A (ja)
KR (1) KR920010434B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62219636A (ja) * 1986-03-20 1987-09-26 Hitachi Ltd 半導体装置
US5177584A (en) * 1988-04-11 1993-01-05 Hitachi, Ltd. Semiconductor integrated circuit device having bipolar memory, and method of manufacturing the same
US5244821A (en) * 1991-06-07 1993-09-14 At&T Bell Laboratories Bipolar fabrication method
JPH08213475A (ja) * 1995-02-07 1996-08-20 Mitsubishi Electric Corp 半導体装置とその製造方法
US7064416B2 (en) * 2001-11-16 2006-06-20 International Business Machines Corporation Semiconductor device and method having multiple subcollectors formed on a common wafer

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4157268A (en) * 1977-06-16 1979-06-05 International Business Machines Corporation Localized oxidation enhancement for an integrated injection logic circuit
JPS5819177B2 (ja) * 1978-07-14 1983-04-16 日本電信電話株式会社 フレ−ム同期回路
US4258379A (en) * 1978-09-25 1981-03-24 Hitachi, Ltd. IIL With in and outdiffused emitter pocket
JPS6043024B2 (ja) * 1978-12-30 1985-09-26 富士通株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
KR860001488A (ko) 1986-02-26
US4694321A (en) 1987-09-15
JPH0447463B2 (ja) 1992-08-04
KR920010434B1 (ko) 1992-11-27

Similar Documents

Publication Publication Date Title
US6198139B1 (en) Complementary MOS device
US4546539A (en) I2 L Structure and fabrication process compatible with high voltage bipolar transistors
JPS6127669A (ja) 半導体装置
US6180986B1 (en) Semiconductor device and method of manufacturing the same
JPS61113270A (ja) モノリシックトランジスタ論理回路
JPS59198749A (ja) 相補形電界効果トランジスタ
JPH0258865A (ja) 半導体装置
JPS60117654A (ja) 相補型半導体装置
JPH05206387A (ja) 半導体集積回路
JP3182175B2 (ja) ダーリントントランジスタ及びその製造方法
JPH0294557A (ja) 半導体集積回路装置
JPH0345549B2 (ja)
JPS59124157A (ja) 相補型半導体集積回路
JPS62128555A (ja) 相補型半導体装置
JPS63200560A (ja) Ｃｍｏｓ型半導体装置
JPH03156972A (ja) 半導体装置
JPS6074468A (ja) 半導体装置
JPS6148970A (ja) 半導体集積回路装置
JPS60240156A (ja) 耐放射線半導体集積回路装置
JPS61263149A (ja) 半導体装置の製造方法
JPS59181058A (ja) 半導体装置
JPS6269547A (ja) 半導体装置
JPH061814B2 (ja) 半導体装置
JPH0715944B2 (ja) 半導体装置
JPH0413864B2 (ja)