JPS6074468A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6074468A JPS6074468A JP58181884A JP18188483A JPS6074468A JP S6074468 A JPS6074468 A JP S6074468A JP 58181884 A JP58181884 A JP 58181884A JP 18188483 A JP18188483 A JP 18188483A JP S6074468 A JPS6074468 A JP S6074468A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type semiconductor
- semiconductor layer
- conductivity type
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims abstract description 6
- 230000000295 complement effect Effects 0.000 claims description 3
- 230000010354 integration Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- -1 boron ions Chemical class 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0927—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising a P-well only in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(83発明の技術分野
本発明は半導体装置のうち、特に相補型MO3(0MO
3))ランジスタ構造に関する。
3))ランジスタ構造に関する。
(bl 従来技術と問題点
0MO3)ランジスタは低消費電力、高ノイズマージン
、高集積化、電源電圧の高範囲化等の利点が多く、論理
回路、メモリ回路などの回路として半導体集積回路(I
C)に広く採り入れられ、汎用されている。
、高集積化、電源電圧の高範囲化等の利点が多く、論理
回路、メモリ回路などの回路として半導体集積回路(I
C)に広く採り入れられ、汎用されている。
このような0MO3)ランジスタにおいて、寄生トラン
ジスタ作用が生じて、俗にランチアノゾ現象と呼ばれる
トラブルが起こることが良く知られている。
ジスタ作用が生じて、俗にランチアノゾ現象と呼ばれる
トラブルが起こることが良く知られている。
第1図に従来のCMO3+・ランジスタの断面構造図を
示しており、N型半導体基板1に1) 型領域(Pウェ
ル)2を設け、才導体基板に直接Pヂャ不ルトランジス
タ3を設りて、PウェルにNチャネルトランジスタ4を
設りた例である。図中、3G、 4Gはそれぞれのトラ
ンジスタのチー1−電極、3S、 4Sは同じくソース
領域、3D、 4Dは1−1/イン領域である。
示しており、N型半導体基板1に1) 型領域(Pウェ
ル)2を設け、才導体基板に直接Pヂャ不ルトランジス
タ3を設りて、PウェルにNチャネルトランジスタ4を
設りた例である。図中、3G、 4Gはそれぞれのトラ
ンジスタのチー1−電極、3S、 4Sは同じくソース
領域、3D、 4Dは1−1/イン領域である。
この場合、トランジスタ4のN″型ソース領域域4Sと
Pウェル2とN型半導体基板1とによって寄生N P
N l−ランジスタ作用が生じやすい。同時に、Pウェ
ル2とN型半導体基板1と1−ランジノ、り3のP1型
ドレイン領域3Dとによっても寄生1)Nl)l・ラン
ジスタ作用が現れ、結果としてナイリスタ現象が生しる
。かくして、この現象によつ゛(ラッチアップが起こり
、本来のCMO3I−ランリスクが動作しなくなる。
Pウェル2とN型半導体基板1とによって寄生N P
N l−ランジスタ作用が生じやすい。同時に、Pウェ
ル2とN型半導体基板1と1−ランジノ、り3のP1型
ドレイン領域3Dとによっても寄生1)Nl)l・ラン
ジスタ作用が現れ、結果としてナイリスタ現象が生しる
。かくして、この現象によつ゛(ラッチアップが起こり
、本来のCMO3I−ランリスクが動作しなくなる。
これを抑制するために、従来はPチャネルトランジスタ
3とNチャネルトランジスタ4との間隔を広くしたり、
あるいはN型半導体基板1又はPウェル2を高濃度に不
純物を含有させる方法を採っていた。しかし、前者は高
集積化を阻害する欠点があり、後者はl・ランリスクの
耐圧を低下させ、且つ浮遊容量が増加して動作速度を遅
くする欠点がある。
3とNチャネルトランジスタ4との間隔を広くしたり、
あるいはN型半導体基板1又はPウェル2を高濃度に不
純物を含有させる方法を採っていた。しかし、前者は高
集積化を阻害する欠点があり、後者はl・ランリスクの
耐圧を低下させ、且つ浮遊容量が増加して動作速度を遅
くする欠点がある。
(C1発明の目的
本発明はこれらの欠点を解消させて、更に高集積化がで
き、且つ耐圧向」二、高速動作などの特性改善が可能な
CMO3)ランリスクの構造を提案するものである。
き、且つ耐圧向」二、高速動作などの特性改善が可能な
CMO3)ランリスクの構造を提案するものである。
fdl 発明の構成
その目的は、−導電型半導体基板に反対導電型半導体層
が積層され、該反対導電型半導体層に選択的に一導電型
領域が設りられて、該−導電型領域が該−導電型領域よ
り不純物濃度の高い一導電型高濃度領域で包囲され、該
−導電型領域と前記反対導電型半導体層とに相補型Mo
s+−ランジスタが構成されている半導体装置によって
達成される。
が積層され、該反対導電型半導体層に選択的に一導電型
領域が設りられて、該−導電型領域が該−導電型領域よ
り不純物濃度の高い一導電型高濃度領域で包囲され、該
−導電型領域と前記反対導電型半導体層とに相補型Mo
s+−ランジスタが構成されている半導体装置によって
達成される。
tel 発明の実施例
以下2図面を参照して一実施例によってMYt細に説明
する。第2図は本発明にかかるCMO3+−ランジスタ
の断面構造図である。即ち、従来構造と異なる点はP型
半導体基板10にN型半導体層■1がエピタキシャル成
長されて、このN型半導体層11にP+型高濃度領域1
2で囲まれた■)ウェル13が設LJられており、N型
半導体M11に直接Pチャネルトランジスタ14が設り
られて、Pウェル13にNチャネル1〜ランジスタ15
が設りられている。図中、14G 、 15Gはそれぞ
れの1、ランリスクのゲート電極、145.153は間
しくソース領域、141) 、151)はドレイン領域
である。
する。第2図は本発明にかかるCMO3+−ランジスタ
の断面構造図である。即ち、従来構造と異なる点はP型
半導体基板10にN型半導体層■1がエピタキシャル成
長されて、このN型半導体層11にP+型高濃度領域1
2で囲まれた■)ウェル13が設LJられており、N型
半導体M11に直接Pチャネルトランジスタ14が設り
られて、Pウェル13にNチャネル1〜ランジスタ15
が設りられている。図中、14G 、 15Gはそれぞ
れの1、ランリスクのゲート電極、145.153は間
しくソース領域、141) 、151)はドレイン領域
である。
不純物濃度は例えば、N型半導体層11を10′5/c
l、Pウェルを10/CJとずれば、P1型高濃度領域
12ば101′7〜10”/cn+程度とする。
l、Pウェルを10/CJとずれば、P1型高濃度領域
12ば101′7〜10”/cn+程度とする。
かようにすれば、P゛型高濃度領域12の存在のために
寄生トランジスク作用が抑止される。
寄生トランジスク作用が抑止される。
即ち、P+型高濃度領域12が存在するため、トランジ
スタ15のN+型ソース領域域155とPウェル13と
N型半導体基板11とによる寄生NPNI・ランリスク
は、ヘース領域がPウェル13とP+型高濃度領域12
とから構成され、高濃度になってhr6が低下する。従
って、サイリスク現象が抑えられ、ラッチアップが防止
される。本構造はPウェル13を完全にP′型高濃度領
域12で包むことになるから、Pウェルの表面周囲のめ
に形成される従来のガードリングより、はるかに抑止力
の強いものになる。しかも、これは容易に形成される構
造である。
スタ15のN+型ソース領域域155とPウェル13と
N型半導体基板11とによる寄生NPNI・ランリスク
は、ヘース領域がPウェル13とP+型高濃度領域12
とから構成され、高濃度になってhr6が低下する。従
って、サイリスク現象が抑えられ、ラッチアップが防止
される。本構造はPウェル13を完全にP′型高濃度領
域12で包むことになるから、Pウェルの表面周囲のめ
に形成される従来のガードリングより、はるかに抑止力
の強いものになる。しかも、これは容易に形成される構
造である。
第3図ないし第6図は形成工程順断面図を示している。
まず、第3図に示すように濃度10〜10 ”/ cl
(7) P型半導体基板10上に二酸化シリコン膜1
6を形成し、これをマスクにして選択的に基板面に硼素
をイオン注入してP゛型高濃度領域17を形成する。次
いで、第4図に示すように二酸化シリコン膜16を除去
した後、膜厚4 /J m位のN型半導体層11をエピ
タキシャル成長さ−Uる。この際、P1型高濃度領域1
7はエピタキシャル成長時の高温処理によって、図示の
ように成長させたN型半導体層11内に約2 /lTT
+程度の這い上がり層を発生ずる。
(7) P型半導体基板10上に二酸化シリコン膜1
6を形成し、これをマスクにして選択的に基板面に硼素
をイオン注入してP゛型高濃度領域17を形成する。次
いで、第4図に示すように二酸化シリコン膜16を除去
した後、膜厚4 /J m位のN型半導体層11をエピ
タキシャル成長さ−Uる。この際、P1型高濃度領域1
7はエピタキシャル成長時の高温処理によって、図示の
ように成長させたN型半導体層11内に約2 /lTT
+程度の這い上がり層を発生ずる。
次いで、第5図に示すように二酸化シリ:lン股又はレ
ジスト膜(図示せず)をマスクとして選択的に硼素をイ
オン注入してPウェル13を形成し、更に第6図に示す
ように同様のマスク(図示せj゛)を形成した後、高濃
度に硼素をイオンl−1:人し゛(P+型高濃度リング
領域18を形成する。そ−うずれば、P4型高濃度領域
17とその這い−1−がり層およびP+型高濃度リング
領域18が合δ1されてP+型高濃度領域12が作成さ
れ、P゛型高濃度領域12は完全にPウェル13を囲ん
だ領域となる。
ジスト膜(図示せず)をマスクとして選択的に硼素をイ
オン注入してPウェル13を形成し、更に第6図に示す
ように同様のマスク(図示せj゛)を形成した後、高濃
度に硼素をイオンl−1:人し゛(P+型高濃度リング
領域18を形成する。そ−うずれば、P4型高濃度領域
17とその這い−1−がり層およびP+型高濃度リング
領域18が合δ1されてP+型高濃度領域12が作成さ
れ、P゛型高濃度領域12は完全にPウェル13を囲ん
だ領域となる。
その後、公知の方法によりN型半導体層11にPチャネ
ルトランジスタI4を形成し、Y)ウェル13にNチー
トネルトランジスタ15を形成して木発明になるCMO
3I−ランリスタは完成する。かようにして形成すれば
、高濃度リング領域18ば幅2μm、深さ2μm程度に
微細に形成することができ、高密度化することができる
。
ルトランジスタI4を形成し、Y)ウェル13にNチー
トネルトランジスタ15を形成して木発明になるCMO
3I−ランリスタは完成する。かようにして形成すれば
、高濃度リング領域18ば幅2μm、深さ2μm程度に
微細に形成することができ、高密度化することができる
。
(fl 発明の効果
以」二の実施例の説明から明らかなようδこ、本発明に
よれば従来のCMO3+・ランジスクに比べ、動作特性
並びに集積度の更に向上した高性能な半導体装置が得ら
れるものである。
よれば従来のCMO3+・ランジスクに比べ、動作特性
並びに集積度の更に向上した高性能な半導体装置が得ら
れるものである。
第1図は従来のCMO3)ランリスタの断面構造図、第
2図は本発明にかかるCMO3I−ランリスタの断面構
造図、第3図〜第6図はその形成工程順断面図である。 図中、■はN型半導体基板、2.13はPウェル、3,
14ばPヂャネルトランジスク、4,7r5はNチー1
−ネルトランジスタ、10ばP型半導体基板、11ばN
型半導体層、12は本発明にがかるP4型高濃度領域、
17.18はその高濃度領域の一部を示している。 第1図 第2図 第314 第414 第 5 図 1゜ 7 第6図 − 1・
2図は本発明にかかるCMO3I−ランリスタの断面構
造図、第3図〜第6図はその形成工程順断面図である。 図中、■はN型半導体基板、2.13はPウェル、3,
14ばPヂャネルトランジスク、4,7r5はNチー1
−ネルトランジスタ、10ばP型半導体基板、11ばN
型半導体層、12は本発明にがかるP4型高濃度領域、
17.18はその高濃度領域の一部を示している。 第1図 第2図 第314 第414 第 5 図 1゜ 7 第6図 − 1・
Claims (1)
- 一導電型半導体基板に反対導電型半導体層が積層され、
該反対導電型半導体層に選択的に一導電型領域が設けら
れて、該−導電型領域が咳−導電型領域より不純物濃度
の高い一導電型高濃度領域で包囲され、該−導電型領域
と前記反対導電型半導体層とに相補型Mos+−ランジ
スタが構成されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58181884A JPS6074468A (ja) | 1983-09-29 | 1983-09-29 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58181884A JPS6074468A (ja) | 1983-09-29 | 1983-09-29 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6074468A true JPS6074468A (ja) | 1985-04-26 |
Family
ID=16108554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58181884A Pending JPS6074468A (ja) | 1983-09-29 | 1983-09-29 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6074468A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5160996A (en) * | 1987-10-08 | 1992-11-03 | Matsushita Electric Industrial Co., Inc. | Structure and method of manufacture for semiconductor device |
US5292671A (en) * | 1987-10-08 | 1994-03-08 | Matsushita Electric Industrial, Co., Ltd. | Method of manufacture for semiconductor device by forming deep and shallow regions |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5582461A (en) * | 1978-12-18 | 1980-06-21 | Matsushita Electric Ind Co Ltd | Semiconductor integrated circuit device |
-
1983
- 1983-09-29 JP JP58181884A patent/JPS6074468A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5582461A (en) * | 1978-12-18 | 1980-06-21 | Matsushita Electric Ind Co Ltd | Semiconductor integrated circuit device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5160996A (en) * | 1987-10-08 | 1992-11-03 | Matsushita Electric Industrial Co., Inc. | Structure and method of manufacture for semiconductor device |
US5292671A (en) * | 1987-10-08 | 1994-03-08 | Matsushita Electric Industrial, Co., Ltd. | Method of manufacture for semiconductor device by forming deep and shallow regions |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0510828B2 (ja) | ||
JP2800702B2 (ja) | 半導体装置 | |
JPS627701B2 (ja) | ||
US5128739A (en) | MIS type semiconductor device formed in a semiconductor substrate having a well region | |
JPH0652792B2 (ja) | 半導体装置 | |
JPS63293979A (ja) | 半導体装置 | |
JPS6074468A (ja) | 半導体装置 | |
JP3100663B2 (ja) | 半導体装置及びその製造方法 | |
JPS61265859A (ja) | 相補型mos半導体装置 | |
JPS62274778A (ja) | 半導体装置 | |
JP2528926B2 (ja) | 半導体装置およびその製造方法 | |
JPS61177776A (ja) | 半導体装置 | |
JPH04115538A (ja) | 半導体装置 | |
JPS58124269A (ja) | 相補型絶縁ゲート電界効果半導体装置の製造方法 | |
JPH05136382A (ja) | 相補型ゲートアレイ | |
JPS59124157A (ja) | 相補型半導体集積回路 | |
JP3400234B2 (ja) | 半導体装置 | |
JPS61226965A (ja) | Mos電界効果トランジスタ | |
JPH01164062A (ja) | 半導体装置の製造方法 | |
JPH03169080A (ja) | 電界効果型トランジスタ | |
JPH04234161A (ja) | ダブルド―プされたチャネルストップ層を有する半導体装置およびその製造方法 | |
JPS62286268A (ja) | 半導体集積回路装置 | |
JPH03205877A (ja) | 絶縁ゲート電界効果トランジスタ | |
JPS60143658A (ja) | 相補形絶縁ゲート電界効果トランジスタ集積回路 | |
JPS60143664A (ja) | 半導体メモリ集積回路 |