JPH01187868A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01187868A
JPH01187868A JP63011727A JP1172788A JPH01187868A JP H01187868 A JPH01187868 A JP H01187868A JP 63011727 A JP63011727 A JP 63011727A JP 1172788 A JP1172788 A JP 1172788A JP H01187868 A JPH01187868 A JP H01187868A
Authority
JP
Japan
Prior art keywords
region
buried
type
collector
pnp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63011727A
Other languages
English (en)
Inventor
Hiroshi Nishida
浩 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP63011727A priority Critical patent/JPH01187868A/ja
Publication of JPH01187868A publication Critical patent/JPH01187868A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野] 本発明は、バイポーラ半導体集積回路内に組み込まれる
縦型PNP)ランジスタ(以下、V−PNPと略す)の
前駆体となる半導体装置に関するものである。
〔従来の技術〕
従来、バイポーラ半導体集積回路内に組み込まれるV−
PNPは、第4図に示される様な断面構造であった。第
4図に於いて、埋込み領域22は、NPNトランジスタ
(第4図では省略)の埋込みコレクタ領域形成時に同時
に形成され、その後、前記埋込み領域22上にV−PN
Pの埋込みコレクタ領域4を形成することにより、V−
PNPを半導体基板1から電気的に分離していた。
〔発明が解決しようとする課題〕
上記の如き従来のV−PNPは、第5図(a)に示す様
な深さ方向に関する濃度分布をもつ。
第5図(a)から解る様に、従来のV−PNPに於いて
は、コレクタ領域103の有効不純物総量が少なくなり
、コレクタ抵抗が大きくなるという問題点があった。
本発明は、この様な問題点に漏みてなされたもので、コ
レクタ抵抗の充分低いV−PNPを提供することを目的
とする。
〔課題を解決する為の手段〕
上記問題点の解決の為に、本発明は、第1図に示す様に
、V−PNPの埋込み領域2をNPN トランジスタの
埋込みコレクタ領域とは別工程で形成し、埋込み領域2
の半導体基板!側への拡散深さXJ意が埋込みコレクタ
領域4のそれXJ、より深く、かつ埋込み領域2の不純
物ピーク濃度N2が埋込みコレクタ領域4のそれN4よ
り低濃度にした半導体装置を提供する。
〔作 用〕
本発明の半導体装置は、第2図に示すように、P型埋込
みコレクタ領域4を利用して、その上に常法に従い、P
型ウェル領域6、N型ベース領域9及びP型エミッタ領
域10を形成すれば、V−PNPとなる。
本発明に於いては、埋込み領域2の半導体基板1側への
拡散深さXjxが埋込みコレクタ領域4のそれxj4よ
り深いことにより、半導体基1i1とV−PNPを電気
的に分離することができ、かつ埋込み領域2の不純物ピ
ーク濃度N、が壇込みコレクタ領域4のそれN、より充
分低濃度である為、第5図(b)から解かる様にコレク
タ領域103の有効不純物総量を多くすることができ、
その結果、V−PNPのコレクタ抵抗を小さくすること
ができる。
〔実施例〕
以下、本発明の一実施例を第3図にその製造工程を示す
ことにより説明する。尚、同一基板上に形成されるNP
N l−ランジスタは第3図においては省略する。
(1)先ずP型の半導体基板1に通常の酸化、フォトリ
ソ・エツチング工程により第1所定位置に窓開けをし、
低濃度のN型不純物を拡散(例えばリンを5 X 10
 l!am−”程度イオン注入した後、1150℃10
00分程度のドライブイン拡散)することによりV−P
NPの埋込み領域2を形成する(第3図(a)参照)。
(2)次に本発明とは直接の関係はないNPN)ランジ
スタを形成すべく、通常のフォトリソ・エツチングによ
り第2所定位置に窓開けをし、高濃度N型不純物例えば
アンチモン、ヒ素等を選択拡散することにより、N型埋
込みコレクタ領域(図示せず)を形成する。
(3)その後、第1所定位置内に通常のフォトリソ・エ
ツチング工程により窓開けをし、P型不純物を拡散(例
えばボロンを5 X 1014am−”程度イオン注入
した後、1150℃30分のドライブイン拡散)するこ
とにより、V−PNPの埋込みコレクタ領域4及び埋込
み分離領域3を形成する(第2図(b)参照)。
(4)最後に全表面の酸化膜をエツチングにより除去し
た後、N−エピタキシャル成長N5を形成する。
こうして第2図(c)及び第1図に示す本実施例の半導
体装置が製造される。
この後、NPN)ランジスタ及びV−PNPの分離、コ
レクタ、ベース、エミッタ各領域を通常工程により形成
することにより第2図に示す構造のV−PNP及びNP
N )ランジスタ(図示せず)を存するバイポーラ半導
体集積回路が得られる。
尚、上記実施例においてV−PNPの埋込み領域2をリ
ンのイオン注入により形成したが、不純物はリンに限定
されるものではなく、他の5族の物質例えばアンチモン
、ヒ素等でも良くまたイオン注入によらず、他の拡散方
法(例えばスピンオンガラス、液体ソース、固体ソース
等からの熱拡散)によつて形成してもよい。
更に、上記実施例においては、P型ウェル6及びP型埋
込みコレクタ領域4をコレクタ領域、N型拡散層9をベ
ース領域、P型拡散層10をエミッタ領域としてV−P
NPを形成しているが、 。
他の構造でベース領域、エミッタ領域及びコレクタ領域
を形成したV−PNP、例えば■N−エピタキシャル成
長層とN型拡散層でベース領域を、P型拡散層でエミッ
タ領域を、P型埋込みコレクタ領域でコレクタ領域を形
成したV−PNP (第5図)、あるいは■N−エピタ
キシャル成長層をベース領礒、P型拡散層をエミッタ領
域、P型埋込みコレクタ領域をコレクタ領域として形成
したV−PNP (第6図)を製造する場合においても
、本発明の半導体装置は有効に供し得る。
〔発明の効果〕
本発明の半導体装置を使用すれば、V−PNPを製造し
た場合、V−PNPの埋込みコレクタ領域4の不純物総
量を多くすることができるので、V−PNPのコレクタ
抵抗を充分小さくすることができるという効果がある。
また、N型埋込み層が低濃度であることからV−PNP
のコレクタと半導体基板間の耐圧の向上と寄生容量の低
減という効果もある。
【図面の簡単な説明】
第1図は、本発明の一実施例にかかる半導体装置の垂直
断面を示す概念図である。 第2図は、第1図の半導体装置にV−PNPを形成した
ものの垂直断面を示す概念図である。 第3図は、第1図の半導体装置を製造したときの主要な
工程における半製品の垂直断面を示す概念図である。 第4図は、従来のV−PNPの垂直断面を示す概念図で
ある。 第5図(a)は、従来のV−PNPにおいて、不純物濃
度の深さ方向の分布を示すグラフである。 第5図(b)は、本発明の実施例の半導体装置を使用し
て製造されたV−PNPにおいて、不純物濃度の深さ方
向の分布を示すグラフである。 第6図及び第7図は、本発明の実施例の半導体装置を使
用して製造された他の構造のV−PNPの垂直断面を示
す概念図である。 〔主要部分の符号の説明〕 1・・・P型半導体基板、 2.22・・・N型埋込み領域、 3・・・P型埋込み分#領域、 4・・・P型理込みコレクタ領域、 5・・・N型エピタキシャル成長層、 6・・・P型ウェル領域、7・・・P型分離領域、8・
・・P型コレクタウオール領域、 9・・・N型ベース領域、10・・・P型エミッタ領域
、11・・・N型エピコンタクト拡散領域、12・・・
酸化n々、    13・−・基板電極、14・・・エ
ミック電極、15・・・ベース電極、16・・・コレク
タ電極、17・・・エビ層電極、lot・・・エミッタ
領域、102・・・ベース領域、103・・・コレクタ
領域、104・・・埋込み領域、105・・・半導体基
板。

Claims (1)

    【特許請求の範囲】
  1.  P型半導体基板上に形成されたN型埋込み領域と、こ
    の埋込み領域上に形成されたP型埋込みコレクタ領域を
    有する半導体装置に於いて、前記埋込み領域の半導体基
    板側への拡散深さが前記埋込みコレクタ領域のそれより
    深く、かつ前記埋込み領域の不純物ピーク濃度が前記埋
    込みコレクタ領域のそれより低濃度であることを特徴と
    する半導体装置。
JP63011727A 1988-01-21 1988-01-21 半導体装置 Pending JPH01187868A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63011727A JPH01187868A (ja) 1988-01-21 1988-01-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63011727A JPH01187868A (ja) 1988-01-21 1988-01-21 半導体装置

Publications (1)

Publication Number Publication Date
JPH01187868A true JPH01187868A (ja) 1989-07-27

Family

ID=11786065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63011727A Pending JPH01187868A (ja) 1988-01-21 1988-01-21 半導体装置

Country Status (1)

Country Link
JP (1) JPH01187868A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162469A (ja) * 1994-11-30 1996-06-21 Rohm Co Ltd 縦型pnpトランジスタ
US6870227B1 (en) * 1999-04-16 2005-03-22 Robert Bosch Gmbh Device for protecting against electrostatic discharge

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5635455A (en) * 1979-08-29 1981-04-08 Nec Corp Semiconductor device
JPS5785254A (en) * 1980-11-18 1982-05-27 Nec Corp Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5635455A (en) * 1979-08-29 1981-04-08 Nec Corp Semiconductor device
JPS5785254A (en) * 1980-11-18 1982-05-27 Nec Corp Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162469A (ja) * 1994-11-30 1996-06-21 Rohm Co Ltd 縦型pnpトランジスタ
US6870227B1 (en) * 1999-04-16 2005-03-22 Robert Bosch Gmbh Device for protecting against electrostatic discharge

Similar Documents

Publication Publication Date Title
US4038680A (en) Semiconductor integrated circuit device
KR0171128B1 (ko) 수직형 바이폴라 트랜지스터
JPH07326773A (ja) ダイオードおよびその製造方法
JP3128808B2 (ja) 半導体装置
JPH01187868A (ja) 半導体装置
JPS63175463A (ja) バイmos集積回路の製造方法
JPH02232929A (ja) 埋込層を備えた半導体装置
JPH0574790A (ja) 半導体装置及びその製造方法
JP3120441B2 (ja) 半導体装置およびその製造方法
JPH03234054A (ja) 半導体装置の製造方法
JPH0499387A (ja) 半導体集積回路
JPS63136660A (ja) 半導体装置とその製造法
JPH01196173A (ja) 半導体装置
JPS63164356A (ja) 半導体集積回路の製造方法
JPS59200464A (ja) バイポ−ラ型半導体装置の製造方法
JP2000195965A5 (ja) 半導体装置の製造方法
JPH0439787B2 (ja)
JPH0553300B2 (ja)
JPH05226357A (ja) 半導体装置の製造方法
JPH0451067B2 (ja)
JPH03201442A (ja) 半導体装置及びその製造方法
JP2002076132A (ja) 半導体装置およびその製造方法
JPS63241963A (ja) 横型バイポ−ラトランジスタの製造方法
JPH0439788B2 (ja)
JPS6262063B2 (ja)