JPH0439787B2 - - Google Patents
Info
- Publication number
- JPH0439787B2 JPH0439787B2 JP59152515A JP15251584A JPH0439787B2 JP H0439787 B2 JPH0439787 B2 JP H0439787B2 JP 59152515 A JP59152515 A JP 59152515A JP 15251584 A JP15251584 A JP 15251584A JP H0439787 B2 JPH0439787 B2 JP H0439787B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- buried
- type
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000012535 impurity Substances 0.000 claims description 19
- 238000009792 diffusion process Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 13
- 238000002347 injection Methods 0.000 claims description 8
- 239000007924 injection Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 4
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
- H01L21/8226—Bipolar technology comprising merged transistor logic or integrated injection logic
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は半導体注入集積論理回路装置（以下、
IILという。）の製造方法に関する。
IILという。）の製造方法に関する。
(ロ) 従来の技術
一つの半導体基板上に二つのトランジスタQI，
QRを第２図に示すように構成されたIILは、一般
に第３図に示すように、注入側をラテラルPNP
トランジスタQIとし、出力側を逆方向縦形NPN
トランジスタQRとして、ラテラルPNPトランジ
スタQIのコレクタを逆方向縦形NPNトランジス
タQRのベースと共用する構造を有する。すなわ
ち、Ｐ型シリコン基板１上にN+型の埋め込み層
２を設け、基板１上にエピタキシヤル成長で形成
されたN-型のエピタキシヤル層３をP+型の分離
領域４で島状に分離して島領域５が形成される。
この島領域５にＰ型拡散領域６，７およびＮ型拡
散領域８，９を順次不純物拡散によつて形成し、
酸化膜３ａに設けた電極孔を介して電極１０〜１
４に設けられている。そして、ラテラルPNPト
ランジスタQIはＰ型拡散領域６がエミツタ（イ
ンジエクタ）、エピタキシヤル層（島領域５）が
ベース、Ｐ型拡散層７がコレクタでベース接地で
働く。一方逆方向縦形NPNトランジスタQRはエ
ピタキシヤル層（島領域５）がエミツタ、Ｐ型拡
散領域７がベース、Ｎ型拡散領域８，９がコレク
タとなつている。
QRを第２図に示すように構成されたIILは、一般
に第３図に示すように、注入側をラテラルPNP
トランジスタQIとし、出力側を逆方向縦形NPN
トランジスタQRとして、ラテラルPNPトランジ
スタQIのコレクタを逆方向縦形NPNトランジス
タQRのベースと共用する構造を有する。すなわ
ち、Ｐ型シリコン基板１上にN+型の埋め込み層
２を設け、基板１上にエピタキシヤル成長で形成
されたN-型のエピタキシヤル層３をP+型の分離
領域４で島状に分離して島領域５が形成される。
この島領域５にＰ型拡散領域６，７およびＮ型拡
散領域８，９を順次不純物拡散によつて形成し、
酸化膜３ａに設けた電極孔を介して電極１０〜１
４に設けられている。そして、ラテラルPNPト
ランジスタQIはＰ型拡散領域６がエミツタ（イ
ンジエクタ）、エピタキシヤル層（島領域５）が
ベース、Ｐ型拡散層７がコレクタでベース接地で
働く。一方逆方向縦形NPNトランジスタQRはエ
ピタキシヤル層（島領域５）がエミツタ、Ｐ型拡
散領域７がベース、Ｎ型拡散領域８，９がコレク
タとなつている。
このようなIILにおいては、高速動作を行うべ
く、逆方向縦形NPNトランジスタの高い逆方向
電流増幅率βiを得るために、N+型のカラー領域
１５でベース領域（Ｐ型拡散領域６，７）を取り
囲んでいた（例えば、特公昭49−35030号公報に
詳しい。）。
く、逆方向縦形NPNトランジスタの高い逆方向
電流増幅率βiを得るために、N+型のカラー領域
１５でベース領域（Ｐ型拡散領域６，７）を取り
囲んでいた（例えば、特公昭49−35030号公報に
詳しい。）。
(ハ) 発明が解決しようとする問題点
しかしながら、第２図に示すように、従来の
IILは、N+型のカラー領域１５を島領域５表面に
形成しているため、島領域５表面でのホールの逆
注入は抑えることができるが、カラー領域１５直
下からのホールの逆注入は大きく、ホールの逆注
入を一定以上に小さくできず、逆方向電流増幅率
βiをあまり大きくすることはできなかつた。
IILは、N+型のカラー領域１５を島領域５表面に
形成しているため、島領域５表面でのホールの逆
注入は抑えることができるが、カラー領域１５直
下からのホールの逆注入は大きく、ホールの逆注
入を一定以上に小さくできず、逆方向電流増幅率
βiをあまり大きくすることはできなかつた。
また、ホールの逆注入を小さくするために、カ
ラー領域１５を深く拡散しようとすれば、カラー
領域１５の横方向拡散が大きくなり、集積度を上
げることができないなどの問題点があつた。
ラー領域１５を深く拡散しようとすれば、カラー
領域１５の横方向拡散が大きくなり、集積度を上
げることができないなどの問題点があつた。
(ニ) 問題点を解決するための手段
本発明は上述した従来の問題点を解決するため
になされたもので、一導電型の半導体基板上に逆
導電型の埋め込み層となる不純物堆積層を形成
し、この堆積層の不純物の拡散速度より拡散速度
の速い逆導電型の不純物を前記堆積層の所望位置
に注入して埋め込みカラー領域となる第２堆積層
を形成した後、前記基板上に逆導電型のエピタキ
シヤル層を生成し、前記埋め込み層上のエピタキ
シヤル層の所望箇所に一導電型の不純物を拡散し
てインジエクタ領域およびベース領域を形成し、
逆導電型の不純物を前記ベース領域と埋め込みカ
ラー領域上のエピタキシヤル層とへ同時に拡散す
ることにより、前記ベース領域にコレクタ領域を
形成すると共に、前記エピタキシヤル層に前記イ
ンジエクタ領域およびベース領域を取り囲んで前
記埋め込みカラー領域に到達するカラー領域を形
成することを特徴とする。
になされたもので、一導電型の半導体基板上に逆
導電型の埋め込み層となる不純物堆積層を形成
し、この堆積層の不純物の拡散速度より拡散速度
の速い逆導電型の不純物を前記堆積層の所望位置
に注入して埋め込みカラー領域となる第２堆積層
を形成した後、前記基板上に逆導電型のエピタキ
シヤル層を生成し、前記埋め込み層上のエピタキ
シヤル層の所望箇所に一導電型の不純物を拡散し
てインジエクタ領域およびベース領域を形成し、
逆導電型の不純物を前記ベース領域と埋め込みカ
ラー領域上のエピタキシヤル層とへ同時に拡散す
ることにより、前記ベース領域にコレクタ領域を
形成すると共に、前記エピタキシヤル層に前記イ
ンジエクタ領域およびベース領域を取り囲んで前
記埋め込みカラー領域に到達するカラー領域を形
成することを特徴とする。
(ホ) 作用
本発明によれば、カラー領域の横方向拡散を大
きくせずに、ベース領域の側面を高濃度のカラー
領域で囲むことができる。
きくせずに、ベース領域の側面を高濃度のカラー
領域で囲むことができる。
(ヘ) 実施例
第１図イ〜トは本発明による製造方法の各工程
の断面図を示すものである。
の断面図を示すものである。
(i) Ｐ型シリコン半導体基板１の表面に酸化膜２
０等をマスクとしてN+型埋め込み層２を形成
するためにアンチモン（Sb）をデボ拡散して
不純物堆積層２１を形成する（第１図イ）。
０等をマスクとしてN+型埋め込み層２を形成
するためにアンチモン（Sb）をデボ拡散して
不純物堆積層２１を形成する（第１図イ）。
(ii) 不純物堆積層２１の所望の位置、すなわちカ
ラー領域１５の直下の位置に、N+型の埋め込
みカラー領域１６を形成するために、酸化膜２
２をマスクとして不純物堆積層２１の不純物拡
散速度より拡散速度の早いＮ型の不純物、本実
施例ではリン(P)をイオン注入して第２堆積層２
３を形成する（第１図ロ）。
ラー領域１５の直下の位置に、N+型の埋め込
みカラー領域１６を形成するために、酸化膜２
２をマスクとして不純物堆積層２１の不純物拡
散速度より拡散速度の早いＮ型の不純物、本実
施例ではリン(P)をイオン注入して第２堆積層２
３を形成する（第１図ロ）。
(iii) 基板１上に気相によりN-型のエピタキシヤ
ル層３を成長させる。このN-型エピタキシヤ
ル層３の成長により、前記工程でテボジツトお
よびイオン注入して形成された不純物堆積層２
１および第２堆積層２３が拡散して埋め込み層
２と埋め込みカラー領域１６が形成される（第
１図ハ）。
ル層３を成長させる。このN-型エピタキシヤ
ル層３の成長により、前記工程でテボジツトお
よびイオン注入して形成された不純物堆積層２
１および第２堆積層２３が拡散して埋め込み層
２と埋め込みカラー領域１６が形成される（第
１図ハ）。
(iv) エピタキシヤル層３表面の酸化膜２４をマス
クにして、ボロン(B)を拡散して基板１に達する
P+型の分離領域４を形成する。この分離領域
４によりエピタキシヤル層３を島状にPN接合
分離して島領域５が形成される。また、この熱
処理によつて埋め込み層２および埋め込みカラ
ー領域１６は上下方向に拡散され所定の巾を有
する埋め込み層２と所定のはい上り量を有する
埋め込みカラー領域１６が形成される（第１図
ニ）。
クにして、ボロン(B)を拡散して基板１に達する
P+型の分離領域４を形成する。この分離領域
４によりエピタキシヤル層３を島状にPN接合
分離して島領域５が形成される。また、この熱
処理によつて埋め込み層２および埋め込みカラ
ー領域１６は上下方向に拡散され所定の巾を有
する埋め込み層２と所定のはい上り量を有する
埋め込みカラー領域１６が形成される（第１図
ニ）。
(v) 島領域５表面にＰ型の不純物拡散によりＰ型
のインジエクタ領域６およびＰ型のベース領域
７を形成する。すなわち、エピタキシヤル層３
表面の酸化膜２５をマスクにしてボロン(B)を拡
散してインジエクタ領域６およびベース領域７
を形成する（第１図ホ）。
のインジエクタ領域６およびＰ型のベース領域
７を形成する。すなわち、エピタキシヤル層３
表面の酸化膜２５をマスクにしてボロン(B)を拡
散してインジエクタ領域６およびベース領域７
を形成する（第１図ホ）。
(vi) さいごにＮ型の不純物拡散を行なう。すなわ
ち、エピタキシヤル層３の酸化膜２６をマスク
にしてベース領域７表面および埋め込みカラー
領域１６上の島領域５表面にリン(P)などを同時
に拡散する。この拡散工程により、ベース領域
７にコレクタ領域８，９が形成されると共に、
埋め込みカラー領域１６に到達するN+型のカ
ラー領域１５が形成される。そして、この埋め
込みカラー領域１６とカラー領域１５によりイ
ンジエクタ領域６とベース領域７の周囲が高濃
度の埋め込みカラー領域１６とカラー領域１５
とで取り囲まれる（第１図ヘ）。
ち、エピタキシヤル層３の酸化膜２６をマスク
にしてベース領域７表面および埋め込みカラー
領域１６上の島領域５表面にリン(P)などを同時
に拡散する。この拡散工程により、ベース領域
７にコレクタ領域８，９が形成されると共に、
埋め込みカラー領域１６に到達するN+型のカ
ラー領域１５が形成される。そして、この埋め
込みカラー領域１６とカラー領域１５によりイ
ンジエクタ領域６とベース領域７の周囲が高濃
度の埋め込みカラー領域１６とカラー領域１５
とで取り囲まれる（第１図ヘ）。
次いで、周知のアルミニウム蒸着技術等によ
り、電極１０……１４を設けて第１図トに示す
IILが製造される。
り、電極１０……１４を設けて第１図トに示す
IILが製造される。
同図に示されるIILはＰ型のシリコン半導体基
板１とその基板１上にエピタキシヤル成長させた
N-型のエピタキシヤル層３との間にN+型の埋め
込み層２が設けられると共に、N+型の埋め込み
層２上にN+型の埋め込みカラー領域１６が形成
されている。そして、エピタキシヤル層３をP+
型の分離領域４で島状に分離して島領域５が形成
されている。島領域５表面にＰ型のインジエクタ
領域６とベース領域７が形成され、ベース領域７
表面にN+型のコレクタ領域８，９が形成されて
いる。また、島領域５にはインジエクタ領域６お
よびベース領域７を取り囲むように埋め込みカラ
ー領域１６に到達するN+型のカラー領域１５が
形成される。そして、エピタキシヤル層３表面に
設けられた酸化膜３ａ上に電極孔を介して各領域
にオーミツクコンタクトした電極１０……１４が
配設される。すなわち、インジエクタ領域６には
インジエクタ電極１０、ベース領域７にはベース
電極１１、コレクタ領域８，９にはコレクタ電極
１２，１３がオーミツクコンタクトして設けられ
ていると共に、逆方向縦形NPNトランジスタの
エミツタ電極１４はカラー領域１５にオーミツク
コンタクトすることにより電極の取り出しが行な
われている。
板１とその基板１上にエピタキシヤル成長させた
N-型のエピタキシヤル層３との間にN+型の埋め
込み層２が設けられると共に、N+型の埋め込み
層２上にN+型の埋め込みカラー領域１６が形成
されている。そして、エピタキシヤル層３をP+
型の分離領域４で島状に分離して島領域５が形成
されている。島領域５表面にＰ型のインジエクタ
領域６とベース領域７が形成され、ベース領域７
表面にN+型のコレクタ領域８，９が形成されて
いる。また、島領域５にはインジエクタ領域６お
よびベース領域７を取り囲むように埋め込みカラ
ー領域１６に到達するN+型のカラー領域１５が
形成される。そして、エピタキシヤル層３表面に
設けられた酸化膜３ａ上に電極孔を介して各領域
にオーミツクコンタクトした電極１０……１４が
配設される。すなわち、インジエクタ領域６には
インジエクタ電極１０、ベース領域７にはベース
電極１１、コレクタ領域８，９にはコレクタ電極
１２，１３がオーミツクコンタクトして設けられ
ていると共に、逆方向縦形NPNトランジスタの
エミツタ電極１４はカラー領域１５にオーミツク
コンタクトすることにより電極の取り出しが行な
われている。
このように本発明による製造方法によれば、コ
レクタ領域８，９を形成するときに同時に、埋め
込みカラー領域１６に到達するカラー領域１５を
形成して、ベース領域７およびインジエクタ領域
６を高濃度領域の埋め込みカラー領域１６とカラ
ー領域１５で取り囲むことができる。従つて、カ
ラー領域１５の横方向拡散は小さくして、集積度
を上げることが可能になると共に、IILにおいて
はサイドウオールでのホールの逆注入を抑えるこ
とができるので、逆方向電流増幅率βiを大幅に改
善でき、高速動作が可能となる。
レクタ領域８，９を形成するときに同時に、埋め
込みカラー領域１６に到達するカラー領域１５を
形成して、ベース領域７およびインジエクタ領域
６を高濃度領域の埋め込みカラー領域１６とカラ
ー領域１５で取り囲むことができる。従つて、カ
ラー領域１５の横方向拡散は小さくして、集積度
を上げることが可能になると共に、IILにおいて
はサイドウオールでのホールの逆注入を抑えるこ
とができるので、逆方向電流増幅率βiを大幅に改
善でき、高速動作が可能となる。
(ト) 発明の効果
以上説明したように、本発明の製造方法によれ
ば、コレクタ領域を形成するときに同時に、埋め
込みカラー領域に到達するカラー領域を形成し
て、ベース領域およびインジエクタ領域を高濃度
領域で取り囲むことができるため、カラー領域の
横方向拡散も小さく抑えられ、高い逆方向電流増
幅率βiを有するIILの高集積化を図ることができ
る。
ば、コレクタ領域を形成するときに同時に、埋め
込みカラー領域に到達するカラー領域を形成し
て、ベース領域およびインジエクタ領域を高濃度
領域で取り囲むことができるため、カラー領域の
横方向拡散も小さく抑えられ、高い逆方向電流増
幅率βiを有するIILの高集積化を図ることができ
る。
第１図イ乃至第１図トは本発明による製造方法
の各プロセスにおける工程断面図である。第２図
はIILの回路図、第３図は従来のIILの構造を示す
断面図である。 １……半導体基板、２……埋め込み層、２１…
…不純物堆積層、２３……第２堆積層、３……エ
ピタキシヤル層、６……インジエクタ領域、７…
…ベース領域、８，９……コレクタ領域、１５…
…カラー領域、１６……埋め込みカラー領域。
の各プロセスにおける工程断面図である。第２図
はIILの回路図、第３図は従来のIILの構造を示す
断面図である。 １……半導体基板、２……埋め込み層、２１…
…不純物堆積層、２３……第２堆積層、３……エ
ピタキシヤル層、６……インジエクタ領域、７…
…ベース領域、８，９……コレクタ領域、１５…
…カラー領域、１６……埋め込みカラー領域。
Claims (1)
- １ 一導電型の半導体基板上に逆導電型の埋め込
み層となる不純物堆積層を形成し、この堆積層の
不純物の拡散速度より拡散速度の速い逆導電型の
不純物を前記堆積層の所望位置に注入して埋め込
みカラー領域となる第２堆積層を形成した後、前
記基板上に逆導電型のエピタキシヤル層を生成
し、前記埋め込み層上のエピタキシヤル層の所望
箇所に一導電型の不純物を拡散してインジエクタ
領域およびベース領域を形成し、逆導電型の不純
物を前記ベース領域と埋め込みカラー領域上のエ
ピタキシヤル層とへ同時に拡散することにより、
前記ベース領域にコレクタ領域を形成すると共
に、前記エピタキシヤル層に前記インジエクタ領
域およびベース領域を取り囲んで前記埋め込みカ
ラー領域に到達するカラー領域を形成することを
特徴とする半導体注入集積論理回路装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15251584A JPS6132460A (ja) | 1984-07-23 | 1984-07-23 | 半導体注入集積論理回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15251584A JPS6132460A (ja) | 1984-07-23 | 1984-07-23 | 半導体注入集積論理回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6132460A JPS6132460A (ja) | 1986-02-15 |
| JPH0439787B2 true JPH0439787B2 (ja) | 1992-06-30 |
Family
ID=15542130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15251584A Granted JPS6132460A (ja) | 1984-07-23 | 1984-07-23 | 半導体注入集積論理回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6132460A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3909667B2 (ja) | 2001-12-13 | 2007-04-25 | 株式会社日本コンラックス | 紙幣識別装置および識別方法 |
-
1984
- 1984-07-23 JP JP15251584A patent/JPS6132460A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6132460A (ja) | 1986-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0171128B1 (ko) | 수직형 바이폴라 트랜지스터 | |
| JPS6322070B2 (ja) | ||
| EP0051534A2 (en) | A method of fabricating a self-aligned integrated circuit structure using differential oxide growth | |
| JPH025432A (ja) | 半導体装置の製造方法 | |
| JPH0439787B2 (ja) | ||
| JPH0439789B2 (ja) | ||
| JPS62216356A (ja) | 半導体集積回路の製造方法 | |
| JP3135615B2 (ja) | 半導体装置及びその製造方法 | |
| JPH079929B2 (ja) | 集積回路の製造方法 | |
| JPH0439788B2 (ja) | ||
| JP2558472B2 (ja) | 半導体集積回路 | |
| JPH0577298B2 (ja) | ||
| JP2627289B2 (ja) | 半導体集積回路の製造方法 | |
| JPS63136660A (ja) | 半導体装置とその製造法 | |
| JPH01187868A (ja) | 半導体装置 | |
| KR930011799B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
| JP2656125B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0577300B2 (ja) | ||
| JPH0451067B2 (ja) | ||
| JPH0834244B2 (ja) | 半導体集積回路装置 | |
| JPH05335329A (ja) | 半導体装置及びその製造方法 | |
| JPH02232929A (ja) | 埋込層を備えた半導体装置 | |
| JPS61207066A (ja) | バイポ−ラトランジスタ | |
| JPH0577297B2 (ja) | ||
| JPS6376359A (ja) | 半導体集積回路の製造方法 |