JPH079929B2 - 集積回路の製造方法 - Google Patents
集積回路の製造方法Info
- Publication number
- JPH079929B2 JPH079929B2 JP62184291A JP18429187A JPH079929B2 JP H079929 B2 JPH079929 B2 JP H079929B2 JP 62184291 A JP62184291 A JP 62184291A JP 18429187 A JP18429187 A JP 18429187A JP H079929 B2 JPH079929 B2 JP H079929B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- antimony
- layer
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、アンチモン（Sb）の拡散によつて形成された
埋込層を有する集積回路（IC）の製造方法に関する。
埋込層を有する集積回路（IC）の製造方法に関する。
第２図に示す如く、ｐ形シリコン基板１にn+形埋込層２
を設け、ｎ形シリコンエピタキシヤル層３の中にp+形分
離領域４、n+形デイープコンタクト領域５、及びｐ形領
域６を形成し、SiO2膜７の開口にアノード電極８とカソ
ード電極９とを設けることによつて高耐圧ダイオードD1
を得ることは公知である。また、n+埋込層２をｎ形不純
物として多用されている燐（Ｐ）に比べて拡散係数の小
さい砒素（As）又はアンチモン（Sb）の拡散によつて形
成することも公知である。なお、拡散係数の小さい不純
物でn+形埋込層２を形成すると、ダイオードD1を構成す
るｎ形領域3aの厚さを制御する上で好適合である。
を設け、ｎ形シリコンエピタキシヤル層３の中にp+形分
離領域４、n+形デイープコンタクト領域５、及びｐ形領
域６を形成し、SiO2膜７の開口にアノード電極８とカソ
ード電極９とを設けることによつて高耐圧ダイオードD1
を得ることは公知である。また、n+埋込層２をｎ形不純
物として多用されている燐（Ｐ）に比べて拡散係数の小
さい砒素（As）又はアンチモン（Sb）の拡散によつて形
成することも公知である。なお、拡散係数の小さい不純
物でn+形埋込層２を形成すると、ダイオードD1を構成す
るｎ形領域3aの厚さを制御する上で好適合である。
ところで、As及びその化合物は強い毒性を有するため極
めて厳密に管理しなければならないので、量産の場では
できることなら使用したくない。また埋込層２中のAs
は、エピタキシヤル層３を成長させる工程において、オ
ートドーピングと呼ばれる現象によつて、拡散係数が小
さいにも拘わらず埋込層２の上部のｎ形領域3aへかなり
ドーピングされてしまう。このため、埋込層２からその
上部のｎ形領域3aにかけての不純物濃度分布は比較的な
だらかに変化したものとなり、この影響で所望特性のダ
イオードD1やトランジスタを得ることが困難になる場合
もある。
めて厳密に管理しなければならないので、量産の場では
できることなら使用したくない。また埋込層２中のAs
は、エピタキシヤル層３を成長させる工程において、オ
ートドーピングと呼ばれる現象によつて、拡散係数が小
さいにも拘わらず埋込層２の上部のｎ形領域3aへかなり
ドーピングされてしまう。このため、埋込層２からその
上部のｎ形領域3aにかけての不純物濃度分布は比較的な
だらかに変化したものとなり、この影響で所望特性のダ
イオードD1やトランジスタを得ることが困難になる場合
もある。
一方、アンチモン（Sb）はオートドーピングが少ないの
で、これによつて埋込層２を形成すれば、急峻な不純物
濃度分布を得ることができる。しかし、Sbのシリコンに
対する溶解度がAsや燐よりも大幅に小さいために、埋込
層２におけるSbの不純物濃度を高める場合にはAsや燐の
場合よりも高温且つ長時間の拡散を行う必要がある。し
かし、高温・長時間のSb拡散を行うと、第３図に模式的
に示すように、ローゼツトと称される結晶化領域10がSi
O2膜11に多く発生した。Sbは結晶化領域10の部分でSiO2
膜11を通過し、所望しない所にｎ形異常拡散層12を形成
する。異常拡散層12は、後の工程でエピタキシヤル層に
欠陥を引き起こす等、ICの製造歩留りを低下させる原因
となる。
で、これによつて埋込層２を形成すれば、急峻な不純物
濃度分布を得ることができる。しかし、Sbのシリコンに
対する溶解度がAsや燐よりも大幅に小さいために、埋込
層２におけるSbの不純物濃度を高める場合にはAsや燐の
場合よりも高温且つ長時間の拡散を行う必要がある。し
かし、高温・長時間のSb拡散を行うと、第３図に模式的
に示すように、ローゼツトと称される結晶化領域10がSi
O2膜11に多く発生した。Sbは結晶化領域10の部分でSiO2
膜11を通過し、所望しない所にｎ形異常拡散層12を形成
する。異常拡散層12は、後の工程でエピタキシヤル層に
欠陥を引き起こす等、ICの製造歩留りを低下させる原因
となる。
そこで従来では、Sb拡散時のSbのドープ量をシート抵抗
で15〜20Ω／□程度と少な目に抑えて埋込層２を形成せ
ざるを得なかつた。この様に埋込層２の抵抗を高くする
と、ダイオードD1の順方向損失やトランジスタのコレク
タ抵抗損失が大きくなる不利が生じるばかりでなく、寄
生hFE効果の影響によりICの発熱量が増加するという不
利が生じた。
で15〜20Ω／□程度と少な目に抑えて埋込層２を形成せ
ざるを得なかつた。この様に埋込層２の抵抗を高くする
と、ダイオードD1の順方向損失やトランジスタのコレク
タ抵抗損失が大きくなる不利が生じるばかりでなく、寄
生hFE効果の影響によりICの発熱量が増加するという不
利が生じた。
寄生hFE効果とは、ｐ形領域６をエミツタ領域、ｎ形領
域3aとn+形埋込層２をベース領域、ｐ形シリコン基板１
とp+形分離領域４をコレクタ領域とする寄生トランジス
タQ1の悪影響のことである。即ち、第２図に示す如く、
ダイオードD1に順電流IFを流すと、寄生トランジスタQ1
にベース電流が供給された状態になり、寄生トランジス
タQ1がオン状態になり、寄生トランジスタQ1のコレクタ
電流ICが流れる。このコレクタ電流ICは無意味の電流で
あり、ICの電力消費や発熱量を増加させ且つ誤動作の原
因ともなる。従つて、寄生トランジスタQ1の電流増幅率
hFEを小さくして無意味なコレクタ電流ICを抑制するた
めに、埋込層２を高濃度かつ厚く形成して埋込層２のシ
ート抵抗を低くする必要がある。
域3aとn+形埋込層２をベース領域、ｐ形シリコン基板１
とp+形分離領域４をコレクタ領域とする寄生トランジス
タQ1の悪影響のことである。即ち、第２図に示す如く、
ダイオードD1に順電流IFを流すと、寄生トランジスタQ1
にベース電流が供給された状態になり、寄生トランジス
タQ1がオン状態になり、寄生トランジスタQ1のコレクタ
電流ICが流れる。このコレクタ電流ICは無意味の電流で
あり、ICの電力消費や発熱量を増加させ且つ誤動作の原
因ともなる。従つて、寄生トランジスタQ1の電流増幅率
hFEを小さくして無意味なコレクタ電流ICを抑制するた
めに、埋込層２を高濃度かつ厚く形成して埋込層２のシ
ート抵抗を低くする必要がある。
なお、第２図のｐ形領域６をベース領域とし、ｐ形領域
６中にエミツタ領域としてn+形領域を設けてトランジス
タとした場合でも、寄生トランジスタQ1による寄生hFE
効果が問題になることが知られている。しかしながら、
第２図のような高耐圧ダイオードD1の場合には、ここに
極めて大きな順電流（例えばIF＝1A）を流すことがある
ので、寄生トランジスタQ1のhFEが例えばhFE＝0.2でもI
C＝200mAとなつて無視できない発熱を招く。従つて、寄
生hFE効果はトランジスタの場合よりも大きな問題にな
る。
６中にエミツタ領域としてn+形領域を設けてトランジス
タとした場合でも、寄生トランジスタQ1による寄生hFE
効果が問題になることが知られている。しかしながら、
第２図のような高耐圧ダイオードD1の場合には、ここに
極めて大きな順電流（例えばIF＝1A）を流すことがある
ので、寄生トランジスタQ1のhFEが例えばhFE＝0.2でもI
C＝200mAとなつて無視できない発熱を招く。従つて、寄
生hFE効果はトランジスタの場合よりも大きな問題にな
る。
寄生トランジスタの寄生hFE効果は埋込層２のSbの濃度
を高めることにより抑制できる。Sbの高濃度拡散を行う
ために種々の提案がなされている。例えば、特開昭53−
46273号公報には、プレデポジシヨンを複数回に分けて
行うことで表面濃度を高める方法が開示されている。
又、特開昭54−128268号公報には、Sbと燐を重複して拡
散することにより高濃度拡散を行う方法が開示されてい
る。しかしこれらの方法によつても、埋込層２のシート
抵抗の低減と異常拡散防止（ローゼツトの発生防止）の
両方を実用的に達成することができないのが実状であ
る。
を高めることにより抑制できる。Sbの高濃度拡散を行う
ために種々の提案がなされている。例えば、特開昭53−
46273号公報には、プレデポジシヨンを複数回に分けて
行うことで表面濃度を高める方法が開示されている。
又、特開昭54−128268号公報には、Sbと燐を重複して拡
散することにより高濃度拡散を行う方法が開示されてい
る。しかしこれらの方法によつても、埋込層２のシート
抵抗の低減と異常拡散防止（ローゼツトの発生防止）の
両方を実用的に達成することができないのが実状であ
る。
そこで本発明の目的は、上述の問題点を解決することが
できる集積回路の製造方法を提供することにある。
できる集積回路の製造方法を提供することにある。
上記目的を達成するための本願発明は、ｐ形シリコン領
域の表面に第１のシリコン酸化膜を形成し、前記第１の
シリコン酸化膜の所望箇所に第１の開口部を形成する第
１の工程と、次に、前記第１のシリコン酸化膜をマスク
として前記第１の開口部より選択的にアンチモンを浅く
拡散して前記ｐ形シリコン領域内に第１のアンチモン拡
散層を形成する第２の工程と、次に、第２の工程で前記
第１のシリコン酸化膜の上に形成されたアンチモンガラ
ス層を除去する第３の工程と、次に、熱処理を施して前
記第１のアンチモン拡散層中のアンチモンを更に深く拡
散して第１のｎ形領域を形成する第４の工程と、次に、
前記第１のシリコン酸化膜を除去する第５の工程と、次
に、前記ｐ形シリコン領域及び前記第１のｎ形領域の表
面に第２のシリコン酸化膜を形成し、この第２のシリコ
ン酸化膜の前記第１の開口部のあつた位置と重複する位
置に第２の開口部を形成する第６の工程と、次に、前記
第２のシリコン酸化膜をマスクとして前記第２の開口部
より選択的にアンチモンを浅く拡散して前記第１のｎ形
領域と重複する第２のアンチモン拡散層を形成する第７
の工程と、次に、前記第７の工程で前記第２のシリコン
酸化膜の上に形成されたアンチモンガラス層を除去する
第８の工程と、次に、熱処理を施して前記第２のアンチ
モン拡散層中のアンチモンを更に深く拡散して前記第１
のｎ形領域に重複する第２のｎ形領域を形成し、前記第
１のｎ形領域と前記第２のｎ形領域とから成るｎ形埋込
層を得る第９の工程と、次に、前記第２のシリコン酸化
膜を除去し、前記ｐ形シリコン領域と前記ｎ形埋込層の
上部に、前記ｎ形埋込層より高比抵抗のｎ形シリコンエ
ピタキシャル層を形成する第10の工程と、次に、前記ｎ
形埋込層の効果を得ることができるように少なくとも１
つのpn接合を含む半導体素子を前記ｎ形シリコンエピタ
キシャル層内に形成する第11の工程と含む集積回路の製
造方法に係わるものである。
域の表面に第１のシリコン酸化膜を形成し、前記第１の
シリコン酸化膜の所望箇所に第１の開口部を形成する第
１の工程と、次に、前記第１のシリコン酸化膜をマスク
として前記第１の開口部より選択的にアンチモンを浅く
拡散して前記ｐ形シリコン領域内に第１のアンチモン拡
散層を形成する第２の工程と、次に、第２の工程で前記
第１のシリコン酸化膜の上に形成されたアンチモンガラ
ス層を除去する第３の工程と、次に、熱処理を施して前
記第１のアンチモン拡散層中のアンチモンを更に深く拡
散して第１のｎ形領域を形成する第４の工程と、次に、
前記第１のシリコン酸化膜を除去する第５の工程と、次
に、前記ｐ形シリコン領域及び前記第１のｎ形領域の表
面に第２のシリコン酸化膜を形成し、この第２のシリコ
ン酸化膜の前記第１の開口部のあつた位置と重複する位
置に第２の開口部を形成する第６の工程と、次に、前記
第２のシリコン酸化膜をマスクとして前記第２の開口部
より選択的にアンチモンを浅く拡散して前記第１のｎ形
領域と重複する第２のアンチモン拡散層を形成する第７
の工程と、次に、前記第７の工程で前記第２のシリコン
酸化膜の上に形成されたアンチモンガラス層を除去する
第８の工程と、次に、熱処理を施して前記第２のアンチ
モン拡散層中のアンチモンを更に深く拡散して前記第１
のｎ形領域に重複する第２のｎ形領域を形成し、前記第
１のｎ形領域と前記第２のｎ形領域とから成るｎ形埋込
層を得る第９の工程と、次に、前記第２のシリコン酸化
膜を除去し、前記ｐ形シリコン領域と前記ｎ形埋込層の
上部に、前記ｎ形埋込層より高比抵抗のｎ形シリコンエ
ピタキシャル層を形成する第10の工程と、次に、前記ｎ
形埋込層の効果を得ることができるように少なくとも１
つのpn接合を含む半導体素子を前記ｎ形シリコンエピタ
キシャル層内に形成する第11の工程と含む集積回路の製
造方法に係わるものである。
［発明の作用及び効果］ 本発明によれば、比較的浅く形成された第１及び第２の
アンチモン拡散層のアンチモンを更に深く拡散する際
に、この深い拡散に先立つてアンチモンガラス層を除去
し、また第２のアンチモン拡散層を形成する際に、これ
に先立つて第１のシリコン酸化膜を除去して新たに第２
のシリコン酸化膜を形成するのて、第１及び第２のシリ
コン酸化膜におけるローゼツトと称される結晶化領域
（異常領域）の発生を防ぐことができる。この結果、ロ
ーゼツトを通してアンチモンがｐ形シリコン領域に拡散
して不要なｎ形拡散層が生じることを防ぐことができ
る。要するに、本発明によれば、異常拡散を伴なわない
でアンチモンのドープ量を高めることができる。
アンチモン拡散層のアンチモンを更に深く拡散する際
に、この深い拡散に先立つてアンチモンガラス層を除去
し、また第２のアンチモン拡散層を形成する際に、これ
に先立つて第１のシリコン酸化膜を除去して新たに第２
のシリコン酸化膜を形成するのて、第１及び第２のシリ
コン酸化膜におけるローゼツトと称される結晶化領域
（異常領域）の発生を防ぐことができる。この結果、ロ
ーゼツトを通してアンチモンがｐ形シリコン領域に拡散
して不要なｎ形拡散層が生じることを防ぐことができ
る。要するに、本発明によれば、異常拡散を伴なわない
でアンチモンのドープ量を高めることができる。
次に、本発明の実施例に係わるICの製造方法を第１図に
基づいて説明する。
基づいて説明する。
まず、第１図（Ａ）に示す如く、ｐ形シリコン基板21上
に熱酸化により厚さ約１μｍのSiO2膜22を形成し、公知
のフオトエツチング法によりSiO2膜22の所望の位置に開
口部（拡散窓）23を形成する。
に熱酸化により厚さ約１μｍのSiO2膜22を形成し、公知
のフオトエツチング法によりSiO2膜22の所望の位置に開
口部（拡散窓）23を形成する。
次に、第１図（Ｂ）に示す如く、Sb酸化物（Sb2O3）を
拡散源として、1150〜1250℃の酸素ガス含有窒素ガス雰
囲気中で、Sbをシリコン基板21中へ開口部23を通して拡
散する（第１のプレデポジシヨン工程）。これにより、
高不純物濃度で浅いn++形Sb拡散層24及び薄いSbガラス
層25が形成される。
拡散源として、1150〜1250℃の酸素ガス含有窒素ガス雰
囲気中で、Sbをシリコン基板21中へ開口部23を通して拡
散する（第１のプレデポジシヨン工程）。これにより、
高不純物濃度で浅いn++形Sb拡散層24及び薄いSbガラス
層25が形成される。
次に、第１図（Ｃ）に示す如く、Sbガラス層25を除去し
た後、1200〜1300℃の酸素ガス含有窒素ガス雰囲気中で
熱処理して、Sb拡散層24中のSbを更に深く拡散する（第
１のドライブイン工程）。この工程の初期には水蒸気を
雰囲気中に導入することにより酸化力を強めてSiO2膜を
形成しているので、開口部23の部分もSiO2膜22により被
覆されている。こうして形成されたn+形領域26は、深さ
約６μｍ、シート抵抗約16Ω／□である。第１のプレデ
ポジシヨンと第１のドライブインを合わせた第１のSb拡
散においては、Sbのドープ量を従来から実績のある低い
レベルに抑えているので、SiO2膜22におけるローゼツト
の発生は許容できるレベル以下となり、極めて少なかつ
た。
た後、1200〜1300℃の酸素ガス含有窒素ガス雰囲気中で
熱処理して、Sb拡散層24中のSbを更に深く拡散する（第
１のドライブイン工程）。この工程の初期には水蒸気を
雰囲気中に導入することにより酸化力を強めてSiO2膜を
形成しているので、開口部23の部分もSiO2膜22により被
覆されている。こうして形成されたn+形領域26は、深さ
約６μｍ、シート抵抗約16Ω／□である。第１のプレデ
ポジシヨンと第１のドライブインを合わせた第１のSb拡
散においては、Sbのドープ量を従来から実績のある低い
レベルに抑えているので、SiO2膜22におけるローゼツト
の発生は許容できるレベル以下となり、極めて少なかつ
た。
次に、第１図（Ｄ）に示す如くSiO2膜22を除去する。
次に、第１図（Ｅ）に示す如く、熱酸化により厚さ約１
μｍのSiO2膜27を形成し、公知のフオトエツチング法に
よりSiO2膜27に開口部（拡散窓）28を形成する。この開
口部28は、開口部23と略一致するように第１図（Ａ）の
ときと同じフオトマスクパターンで形成する。
μｍのSiO2膜27を形成し、公知のフオトエツチング法に
よりSiO2膜27に開口部（拡散窓）28を形成する。この開
口部28は、開口部23と略一致するように第１図（Ａ）の
ときと同じフオトマスクパターンで形成する。
次に、第１図（Ｆ）に示す如く、第１のプレデポジシヨ
ン工程〔第１図〔Ｂ〕の工程〕と同様の方法で第２のプ
レデポジシヨンを行う。この結果、n+形領域26と重複す
る高濃度で浅いn++形Sb拡散層29及び薄いSbガラス層30
が形成される。
ン工程〔第１図〔Ｂ〕の工程〕と同様の方法で第２のプ
レデポジシヨンを行う。この結果、n+形領域26と重複す
る高濃度で浅いn++形Sb拡散層29及び薄いSbガラス層30
が形成される。
次に、第１図（Ｇ）に示す如く、Sbガラス層30を除去し
た後、第１のドライブイン工程〔第１図（Ｃ）の工程〕
と同様の方法で第２のドライブインを行う。この結果、
Sb拡散層29がドライブインされてn+形領域31が形成され
る。このn+形領域31は、更に深くなつたn+形領域26の内
側に重複して形成される。第１図（Ｆ）の第２のプレデ
ポジシヨンの工程と第１図（Ｇ）の第２のドライブイン
の工程を合わせて第２のSb拡散と呼ぶことができる。こ
の第２のSb拡散によつて形成されたn+形領域31と第１図
（Ｂ）（Ｃ）の第１のSb拡散によつて形成されたn+形領
域26（ただし第２のSb拡散工程を経て形成されたもの）
は、合わさつて１つのn+形埋込層32として働く。埋込層
32は、深さ約12μｍ、シート抵抗約８Ω／□と、比較的
深くかつドープ量も多い。しかし、第２のSb拡散におい
ても、第１のSb拡散時と同様に、SiO2膜27におけるロー
ゼツトの発生は許容できるレベル以下となり、極めて少
なかつた。
た後、第１のドライブイン工程〔第１図（Ｃ）の工程〕
と同様の方法で第２のドライブインを行う。この結果、
Sb拡散層29がドライブインされてn+形領域31が形成され
る。このn+形領域31は、更に深くなつたn+形領域26の内
側に重複して形成される。第１図（Ｆ）の第２のプレデ
ポジシヨンの工程と第１図（Ｇ）の第２のドライブイン
の工程を合わせて第２のSb拡散と呼ぶことができる。こ
の第２のSb拡散によつて形成されたn+形領域31と第１図
（Ｂ）（Ｃ）の第１のSb拡散によつて形成されたn+形領
域26（ただし第２のSb拡散工程を経て形成されたもの）
は、合わさつて１つのn+形埋込層32として働く。埋込層
32は、深さ約12μｍ、シート抵抗約８Ω／□と、比較的
深くかつドープ量も多い。しかし、第２のSb拡散におい
ても、第１のSb拡散時と同様に、SiO2膜27におけるロー
ゼツトの発生は許容できるレベル以下となり、極めて少
なかつた。
次に、第１図（Ｈ）に示す如く、分離領域の一部を形成
するように働くp+形領域33を形成する。このp+形領域33
はSiO2膜27に埋込層32を包囲するように開口部を形成
し、第１及び第２のSb拡散と同様の２ステツプ拡散法で
Ｂ（硼素）を拡散することによつて形成する。
するように働くp+形領域33を形成する。このp+形領域33
はSiO2膜27に埋込層32を包囲するように開口部を形成
し、第１及び第２のSb拡散と同様の２ステツプ拡散法で
Ｂ（硼素）を拡散することによつて形成する。
次に、第１図（Ｉ）に示す如く、SiO2膜27を除去し、気
相エピタキシヤル成長法により燐をドープしたｎ形シリ
コンエピタキシヤル層34を形成する。このエピタキシヤ
ル成長工程において、Sbはオートドーピングを起し難い
ため、埋込層32からその上部のエピタキシヤル層34にか
けて、厚み方向に急峻な不純物濃度分布となる。即ち埋
込層32で高濃度で、エピタキシヤル層34では急激に濃度
が下がり、以後略一定の低濃度がエピタキシヤル層34の
表面にかけて続く濃度分布が得られる。エピタキシヤル
層34は、上述のローゼツト発生の大幅減少に伴い、欠陥
等の極めて少ない良好なシリコン層として形成される。
相エピタキシヤル成長法により燐をドープしたｎ形シリ
コンエピタキシヤル層34を形成する。このエピタキシヤ
ル成長工程において、Sbはオートドーピングを起し難い
ため、埋込層32からその上部のエピタキシヤル層34にか
けて、厚み方向に急峻な不純物濃度分布となる。即ち埋
込層32で高濃度で、エピタキシヤル層34では急激に濃度
が下がり、以後略一定の低濃度がエピタキシヤル層34の
表面にかけて続く濃度分布が得られる。エピタキシヤル
層34は、上述のローゼツト発生の大幅減少に伴い、欠陥
等の極めて少ない良好なシリコン層として形成される。
次に、第１図（Ｊ）に示す如く、熱酸化によりSiO2膜35
を形成し、p+形領域33と対応するように開口部を形成
し、硼素の２ステツプ拡散によりp+形領域36を形成す
る。次の工程において、領域33と36は合体してp+形分離
領域37となる。
を形成し、p+形領域33と対応するように開口部を形成
し、硼素の２ステツプ拡散によりp+形領域36を形成す
る。次の工程において、領域33と36は合体してp+形分離
領域37となる。
次に、第１図（Ｋ）に示す如く、SiO2膜35に埋込層32の
周辺と対応するように開口部を形成し、燐の２ステツプ
拡散により、埋込層32に達するn+形デイープコンタクト
領域38を形成する。
周辺と対応するように開口部を形成し、燐の２ステツプ
拡散により、埋込層32に達するn+形デイープコンタクト
領域38を形成する。
次に、第１図（Ｌ）に示す如く、SiO2膜35のn+形デイー
プコンタクト領域38に囲まれる位置に開口部を形成し、
硼素の２ステツプ拡散を行う。この結果、高耐圧ダイオ
ードD2のアノード領域となるｐ形領域39が形成される。
プコンタクト領域38に囲まれる位置に開口部を形成し、
硼素の２ステツプ拡散を行う。この結果、高耐圧ダイオ
ードD2のアノード領域となるｐ形領域39が形成される。
次に、第１図（Ｍ）に示す如く、SiO2膜35（段差を省略
して描いている）にｐ形領域39、n+形デイープコンタク
ト領域38にそれぞれ通じる開口部40、41を形成する。こ
れらの開口部には、Alの蒸着とフオトエツチングによ
り、ダイオードD2のアノード電極42及びカソード電極43
を形成する。この結果、分離領域37に包囲されたエピタ
キシヤル層34中に１個の高耐圧ダイオードD2が形成され
る。
して描いている）にｐ形領域39、n+形デイープコンタク
ト領域38にそれぞれ通じる開口部40、41を形成する。こ
れらの開口部には、Alの蒸着とフオトエツチングによ
り、ダイオードD2のアノード電極42及びカソード電極43
を形成する。この結果、分離領域37に包囲されたエピタ
キシヤル層34中に１個の高耐圧ダイオードD2が形成され
る。
本実施例は次の利点を有する。
（１）埋込拡散のためにSbのドープ量の多い拡散を行つ
たにも拘わらず、ローゼツトの発生及びこれに伴う異常
拡散の発生が許容できるレベル以下に低減し、ICの製造
歩留りが向上した。
たにも拘わらず、ローゼツトの発生及びこれに伴う異常
拡散の発生が許容できるレベル以下に低減し、ICの製造
歩留りが向上した。
（２）寄生hFE効果を、埋込拡散にAsを用いる従来方法
の場合と同等もしくはそれ以上に低減することができ、
ICの発熱が減少した。即ち、寄生トランジスタQ2は、ｐ
形領域39をエミツタとし、埋込層32とその上部のエピタ
キシヤル層34aをベースとし、シリコン基板21と分離領
域37をコレクタ領域とするpnpトランジスタである。こ
の寄生トランジスタQ2のベース領域の一部である埋込層
32は、不純物ドープ量が大きく且つ深いため、寄生トラ
ンジスタQ2のhFEは例えばhFE＝0.07と十分に小さくなつ
ている。このため、無効かつ有害な電流である寄生トラ
ンジスタのコレクタ電流ICはダイオードD2にIF＝1A流し
た場合でIC＜100mAと大幅に減少した。
の場合と同等もしくはそれ以上に低減することができ、
ICの発熱が減少した。即ち、寄生トランジスタQ2は、ｐ
形領域39をエミツタとし、埋込層32とその上部のエピタ
キシヤル層34aをベースとし、シリコン基板21と分離領
域37をコレクタ領域とするpnpトランジスタである。こ
の寄生トランジスタQ2のベース領域の一部である埋込層
32は、不純物ドープ量が大きく且つ深いため、寄生トラ
ンジスタQ2のhFEは例えばhFE＝0.07と十分に小さくなつ
ている。このため、無効かつ有害な電流である寄生トラ
ンジスタのコレクタ電流ICはダイオードD2にIF＝1A流し
た場合でIC＜100mAと大幅に減少した。
（３）埋込層32の不純物にSbを用いているので、前述の
ようにオートドーピングによるエピタキシヤル層34〔特
に（34a）〕の不純物濃度への影響は小さい。このた
め、エピタキシヤル層34中に形成したダイオードD2やIC
の他の領域に形成したトランジスタ等の特性を所望値に
設定するのが容易である。
ようにオートドーピングによるエピタキシヤル層34〔特
に（34a）〕の不純物濃度への影響は小さい。このた
め、エピタキシヤル層34中に形成したダイオードD2やIC
の他の領域に形成したトランジスタ等の特性を所望値に
設定するのが容易である。
本発明は上述の実施例に限定されるものでなく、例えば
次の変形が可能なものである。
次の変形が可能なものである。
（１）Sbの２ステツプ拡散法を２回繰返した例を示した
が、SiO2膜の除去工程と酸化・開口工程をはさんで３回
以上繰返してもよい。
が、SiO2膜の除去工程と酸化・開口工程をはさんで３回
以上繰返してもよい。
（２）Sbのイオン注入でプレデポジシヨンを行い、拡散
でドライブインする２ステツプ拡散法を採用することも
できる。
でドライブインする２ステツプ拡散法を採用することも
できる。
（３）分離領域の形成は、エピタキシヤル成長後の拡散
のみで行つてもよい。
のみで行つてもよい。
（４）実施例では、第１のSb拡散と第２のSb拡散は、最
も合理的な方法として、略同一位置及び同一大きさに形
成された開口部を通して行われた。しかし、第１と第２
のSb拡散による重複領域が埋込層として働くべく領域の
主要部に形成されるなら、開口部の位置及び大きさが第
１及び第２のSb拡散で異なつても本発明の効果は発揮さ
れる。
も合理的な方法として、略同一位置及び同一大きさに形
成された開口部を通して行われた。しかし、第１と第２
のSb拡散による重複領域が埋込層として働くべく領域の
主要部に形成されるなら、開口部の位置及び大きさが第
１及び第２のSb拡散で異なつても本発明の効果は発揮さ
れる。
（５）p+形分離領域37とn+形デイープコンタクト領域38
の形成の順番は、最終的に所定の形状に形成されればよ
いので、互いに前後又は途中から並行するように適宜変
更することができる。
の形成の順番は、最終的に所定の形状に形成されればよ
いので、互いに前後又は途中から並行するように適宜変
更することができる。
（６）トランジスタのベース・コレクタ間に相当する高
耐圧のダイオードを形成する場合に本発明の効果が顕著
であることは前述のとおりである。しかし、高耐圧のダ
イオードを形成せず、トランジスタやトランジスタのエ
ミツタ・ベース間を利用した低耐圧のダイオード等を形
成するICの製造方法にも本発明は適用できる。なお、ト
ランジスタを形成する場合、ｐ形領域39をベース領域と
し、このｐ形領域39中に更に燐を拡散してn+形領域から
成るエミンタ領域を形成し、エピタキシヤル層34aと埋
込層32とn+形ディープコンタクト領域38をコレクタ領域
とするのが最も一般的である。
耐圧のダイオードを形成する場合に本発明の効果が顕著
であることは前述のとおりである。しかし、高耐圧のダ
イオードを形成せず、トランジスタやトランジスタのエ
ミツタ・ベース間を利用した低耐圧のダイオード等を形
成するICの製造方法にも本発明は適用できる。なお、ト
ランジスタを形成する場合、ｐ形領域39をベース領域と
し、このｐ形領域39中に更に燐を拡散してn+形領域から
成るエミンタ領域を形成し、エピタキシヤル層34aと埋
込層32とn+形ディープコンタクト領域38をコレクタ領域
とするのが最も一般的である。
第１図（Ａ）〜（Ｍ）は本発明の実施例に係わる集積回
路の製造方法を工程順に説明するための断面図、 第２図は従来の集積回路を示す断面図、 第３図は従来の集積回路の埋込層の形成工程を示す断面
図である。 21…シリコン基板、22…SiO2膜、24…Sb拡散層、27…Si
O2膜、32…埋込層、34…エピタキシヤル層。
路の製造方法を工程順に説明するための断面図、 第２図は従来の集積回路を示す断面図、 第３図は従来の集積回路の埋込層の形成工程を示す断面
図である。 21…シリコン基板、22…SiO2膜、24…Sb拡散層、27…Si
O2膜、32…埋込層、34…エピタキシヤル層。
Claims (1)
- 【請求項１】ｐ形シリコン領域の表面に第１のシリコン
酸化膜を形成し、前記第１のシリコン酸化膜の所望箇所
に第１の開口部を形成する第１の工程と、 次に、前記第１のシリコン酸化膜をマスクとして前記第
１の開口部より選択的にアンチモンを浅く拡散して前記
ｐ形シリコン領域内に第１のアンチモン拡散層を形成す
る第２の工程と、 次に、第２の工程で前記第１のシリコン酸化膜の上に形
成されたアンチモンガラス層を除去する第３の工程と、 次に、熱処理を施して前記第１のアンチモン拡散層中の
アンチモンを更に深く拡散して第１のｎ形領域を形成す
る第４の工程と、 次に、前記第１のシリコン酸化膜を除去する第５の工程
と、 次に、前記ｐ形シリコン領域及び前記第１のｎ形領域の
表面に第２のシリコン酸化膜を形成し、この第２のシリ
コン酸化膜の前記第１の開口部のあった位置と重複する
位置に第２の開口部を形成する第６の工程と、 次に、前記第２のシリコン酸化膜をマスクとして前記第
２の開口部より選択的にアンチモンを浅く拡散して前記
第１のｎ形領域と重複する第２のアンチモン拡散層を形
成する第７の工程と、 次に、前記第７の工程で前記第２のシリコン酸化膜の上
に形成されたアンチモンガラス層を除去する第８の工程
と、 次に、熱処理を施して前記第２のアンチモン拡散層中の
アンチモンを更に深く拡散して前記第１のｎ形領域に重
複する第２のｎ形領域を形成し、前記第１のｎ形領域と
前記第２のｎ形領域とから成るｎ形埋込層を得る第９の
工程と、 次に、前記第２のシリコン酸化膜を除去し、前記ｐ形シ
リコン領域と前記ｎ形埋込層の上部に、前記ｎ形埋込層
より高比抵抗のｎ形シリコンエピタキシャル層を形成す
る第10の工程と、 次に、前記ｎ形埋込層の効果を得ることができるように
少なくとも１つのpn接合を含む半導体素子を前記ｎ形シ
リコンエピタキシャル層内に形成する第11の工程と を含む集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62184291A JPH079929B2 (ja) | 1987-07-23 | 1987-07-23 | 集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62184291A JPH079929B2 (ja) | 1987-07-23 | 1987-07-23 | 集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6428840A JPS6428840A (en) | 1989-01-31 |
| JPH079929B2 true JPH079929B2 (ja) | 1995-02-01 |
Family
ID=16150758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62184291A Expired - Fee Related JPH079929B2 (ja) | 1987-07-23 | 1987-07-23 | 集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH079929B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0524319U (ja) * | 1991-09-03 | 1993-03-30 | 日本リプロマシン工業株式会社 | 熱可塑性樹脂発泡体の減容化装置 |
| JP2005064166A (ja) * | 2003-08-11 | 2005-03-10 | Sony Corp | ダイオード素子及び同ダイオード素子を有する半導体装置並びに同半導体装置の製造方法 |
| JP5576807B2 (ja) * | 2011-01-13 | 2014-08-20 | 新電元工業株式会社 | シート抵抗の測定方法及びシート抵抗測定装置 |
| JP5952475B1 (ja) * | 2015-08-11 | 2016-07-13 | 直江津電子工業株式会社 | 拡散ウエハ及びその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4933555A (ja) * | 1972-07-26 | 1974-03-28 | ||
| JPS5346273A (en) * | 1976-10-08 | 1978-04-25 | Nec Corp | Impurity diffusion method |
-
1987
- 1987-07-23 JP JP62184291A patent/JPH079929B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6428840A (en) | 1989-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0147014B2 (ja) | ||
| JPH07118478B2 (ja) | 横方向トランジスタの製造方法 | |
| JPS62588B2 (ja) | ||
| JPH05347383A (ja) | 集積回路の製法 | |
| KR900005123B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JPH079929B2 (ja) | 集積回路の製造方法 | |
| KR930010675B1 (ko) | Mbe를 이용한 반도체 소자 제조방법 | |
| JP3051088B2 (ja) | 高周波バイポーラ技術を用いるｎｐｎトランジスタの外因性ベースの製造方法 | |
| JPS5837990B2 (ja) | 半導体装置の製造方法 | |
| JPS6330787B2 (ja) | ||
| JP3300645B2 (ja) | 半導体装置及びその製造方法 | |
| KR0154307B1 (ko) | 반도체장치의 제조방법 | |
| KR0144340B1 (ko) | 초박막 에피텍셜층 제조방법 | |
| JPH04142771A (ja) | 半導体装置及びその製造方法 | |
| JPH0621077A (ja) | 半導体装置およびその製造方法 | |
| JPS60105265A (ja) | 相補型半導体装置の製造方法 | |
| JP2892436B2 (ja) | 半導体装置の製造方法 | |
| JPS61139057A (ja) | 半導体集積回路装置の製造方法 | |
| JP3077638B2 (ja) | 半導体装置の製造方法 | |
| KR100194654B1 (ko) | 반도체장치 및 그의 제조방법 | |
| JPS641933B2 (ja) | ||
| JPH05109745A (ja) | 半導体装置 | |
| JPH05109744A (ja) | 半導体装置 | |
| JPH05109748A (ja) | 半導体装置およびその製造方法 | |
| JPH01111372A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |