JP5576807B2

JP5576807B2 - シート抵抗の測定方法及びシート抵抗測定装置

Info

Publication number: JP5576807B2
Application number: JP2011005328A
Authority: JP
Inventors: 博文今口; 健一久保田
Original assignee: Shindengen Electric Manufacturing Co Ltd
Current assignee: Shindengen Electric Manufacturing Co Ltd
Priority date: 2011-01-13
Filing date: 2011-01-13
Publication date: 2014-08-20
Anticipated expiration: 2031-01-13
Also published as: JP2012146886A

Description

本発明は、シート抵抗の測定方法及びシート抵抗測定装置に関する。

従来、半導体基板のシート抵抗を測定する方法として、モニター・ウェーハを用いて半導体基板のシート抵抗を測定する「４端子測定法」や専用に設計されたＴＥＧパターンを用いて半導体基板のシート抵抗を測定する「ＶａｎｄｅｒＰａｕｗ測定法」が知られている（例えば、特許文献１参照。）。

上記した「４端子測定法」や「ＶａｎｄｅｒＰａｕｗ測定法」によれば、半導体素子を形成する領域である「エピタキシャル層」や「ウェル」における不純物濃度や厚さ又は深さを算出することが可能となる。

特開平１１−３０７４６７号公報

しかしながら、上記した「４端子測定法」においては、モニター・ウェーハを用いてシート抵抗の測定を行うため、製品の半導体チップ毎にシート抵抗を測定することができないという問題がある。
また、上記した「ＶａｎｄｅｒＰａｕｗ測定法」においては、ＴＥＧパターンを用いてシート抵抗の測定を行うため、やはり製品の半導体チップ毎にシート抵抗を測定することができないという問題がある。また、ウェーハ全面にわたってシート抵抗を測定することができないという問題がある。

そこで、本発明は、製品の半導体チップ毎にシート抵抗を測定することが可能で、また、ウェーハ全面にわたってシート抵抗を測定することが可能なシート抵抗の測定方法及びシート抵抗測定装置を提供することを目的とする。

［１］本発明のシート抵抗の測定方法は、エピタキシャル層又はウェルを有する半導体装置における前記エピタキシャル層又は前記ウェルのシート抵抗を測定するシート抵抗の測定方法であって、前記半導体装置に形成される寄生トランジスタのコレクタ電流を、前記エピタキシャル層又は前記ウェルの不純物濃度及び前記エピタキシャル層の厚さ又は前記ウェルの深さのうち少なくとも１つを変化させて測定するとともに、前記半導体装置の近傍に形成したＴＥＧにおける前記エピタキシャル層又は前記ウェルのシート抵抗を測定することにより、前記半導体装置に形成される寄生トランジスタのコレクタ電流と、前記エピタキシャル層又は前記ウェルのシート抵抗との関係を示す検量線を作成する第１ステップと、測定対象の半導体装置における前記寄生トランジスタのコレクタ電流を測定するとともに当該コレクタ電流の値を前記第１ステップで作成した前記検量線に当てはめることにより、当該半導体装置における前記エピタキシャル層又は前記ウェルのシート抵抗を算出する第２ステップとをこの順序で含むことを特徴とする。

［２］本発明のシート抵抗の測定方法においては、前記エピタキシャル層又は前記ウェルがｎ型である場合には、前記第１ステップ及び前記第２ステップにおけるコレクタ電流の測定は、前記エピタキシャル層又は前記ウェルに形成されたｐ型拡散領域をエミッタ領域とし、前記エピタキシャル層又は前記ウェルをベース領域とし、ｐ型基板領域をコレクタ領域とするｐｎｐ寄生トランジスタのコレクタ電流を測定することにより行うことが好ましい。

［３］本発明のシート抵抗の測定方法においては、前記エピタキシャル層又は前記ウェルがｐ型である場合には、前記第１ステップ及び前記第２ステップにおけるコレクタ電流の測定は、前記エピタキシャル層又は前記ウェルに形成されたｎ型拡散領域をエミッタ領域とし、前記エピタキシャル層又は前記ウェルをベース領域とし、ｎ型基板領域をコレクタ領域とするｎｐｎ寄生トランジスタのコレクタ電流を測定することにより行うことが好ましい。

［４］本発明のシート抵抗の測定方法においては、前記第１ステップにおける前記半導体装置における前記エピタキシャル層又は前記ウェルのシート抵抗の測定は、前記半導体装置の近傍に形成したＴＥＧにおける前記エピタキシャル層又は前記ウェルのシート抵抗を「ＶａｎｄｅｒＰａｕｗ測定法」により測定することにより行うことが好ましい。

［５］本発明のシート抵抗測定装置は、エピタキシャル層又はウェルを有する半導体装置における前記エピタキシャル層又は前記ウェルのシート抵抗を測定するシート抵抗測定装置であって、前記エピタキシャル層又は前記ウェルの不純物濃度及び前記エピタキシャル層の厚さ又は前記ウェルの深さのうち少なくとも１つを変化させて測定して得られる前記寄生トランジスタのコレクタ電流と、前記半導体装置の近傍に形成したＴＥＧにおける前記エピタキシャル層又は前記ウェルのシート抵抗を測定して得られる前記エピタキシャル層又は前記ウェルのシート抵抗とを用いて、前記半導体装置に形成される寄生トランジスタのコレクタ電流と、前記エピタキシャル層又は前記ウェルのシート抵抗との関係を示す検量線を作成する検量線作成部と、測定対象の半導体装置における前記寄生トランジスタのコレクタ電流を測定して得られる当該コレクタ電流の値を前記検量線作成部で作成した前記検量線に当てはめることにより、当該半導体装置における前記エピタキシャル層又は前記ウェルのシート抵抗を算出するシート抵抗算出部とを備えることを特徴とする。

本発明のシート抵抗の測定方法又はシート抵抗測定装置によれば、測定対象の半導体装置における寄生トランジスタのコレクタ電流の値を第１ステップ（検量線作成部）で作成した検量線に当てはめることにより、当該半導体装置におけるエピタキシャル層又はウェルのシート抵抗を算出することとしているため、製品の半導体チップ毎にシート抵抗を測定することが可能となり、また、ウェーハ全面にわたってシート抵抗を測定することが可能となる。これにより、エピタキシャル層又はウェルの不純物濃度及びエピタキシャル層の厚さ又はウェルの深さに関する情報を製品特性と１対１でウェーハ全面にわたって取得できるようになり、不良判定や不良解析、材料のばらつき管理など利用価値の高い情報を取得することが可能となる。

実施形態に係るシート抵抗の測定方法を説明するために示すフローチャートである。実施形態に係るシート抵抗の測定方法を説明するために示すフローチャートである。実施形態における寄生ｐｎｐトランジスタを説明するために示す図である。実施形態における第１ステップの内容を説明するために示す図である。実施形態における第１ステップの内容を説明するために示す図である。実施形態における第２ステップの内容を説明するために示す図である。実施形態に係るシート抵抗測定装置１０を説明するために示すブロック図である。変形例１における寄生ｐｎｐトランジスタを説明するために示す図である。変形例２における寄生ｐｎｐトランジスタを説明するために示す図である。

以下、本発明のシート抵抗の測定方法及び装置について、図に示す実施の形態に基づいて説明する。

［実施形態］
図１及び図２は、実施形態に係るシート抵抗の測定方法を説明するために示すフローチャートである。図３は、実施形態における寄生ｐｎｐトランジスタを説明するために示す図である。図３（ａ）は測定対象の半導体装置１００の構造を示す図であり、図３（ｂ）は測定対象の半導体装置１００における寄生ｐｎｐトランジスタを示す図である。なお、図３中、符号１１０はｐ型半導体基板を示し、符号１１２ａ，１１２ｂはｐ^＋型素子分離領域を示し、符号１１４，１１６はｎ型エピタキシャル層を示し、符号１１８ａ，１１８ｂはｐ^＋型導出領域を示し、符号Ｂはｎｐｎトランジスタ部のベース電極を示し、符号Ｃはｎｐｎトランジスタ部のコレクタ電極を示し、符号Ｅはｎｐｎトランジスタ部のエミッタ電極を示し、符号ＤはＣＭＯＣ部のドレイン電極を示し、符号ＧはＣＭＯＳ部のゲート電極を示し、符号ＳはＣＭＯＳ部のソース電極を示し、符号ｂは寄生ｐｎｐトランジスタのベース電極を示し、符号ｃは寄生ｐｎｐトランジスタのコレクタ電極を示し、符号ｅは寄生ｐｎｐトランジスターのエミッタ電極を示す。

図４は、実施形態における第１ステップの内容を説明するために示す図である。図４（ａ）はエピタキシャル層の不純物濃度及び厚さを変化させている様子を示す図であり、図４（ｂ）はエピタキシャル層の不純物濃度及び厚さを変化させた半導体ウェーハを示す図である。図５は、実施形態における第１ステップの内容を説明するために示す図である。図６は、実施形態における第２ステップの内容を説明するために示す図である。

図７は、実施形態に係るシート抵抗測定装置１０を説明するために示すブロック図である。

実施形態に係るシート抵抗の測定方法は、エピタキシャル層を有する半導体装置における当該エピタキシャル層のシート抵抗を測定するシート抵抗の測定方法であって、半導体装置に形成される寄生トランジスタのコレクタ電流と、エピタキシャル層のシート抵抗との関係を示す検量線を作成する第１ステップと、測定対象の半導体装置における寄生トランジスタのコレクタ電流の値を検量線に当てはめることにより、当該半導体装置におけるエピタキシャル層のシート抵抗を算出する第２ステップとをこの順序で含む。以下、実施形態に係るシート抵抗の測定方法を第１ステップ及び第２ステップに分けて詳細に説明する。

１．第１ステップ
第１ステップは、半導体装置に形成される寄生トランジスタのコレクタ電流Ｉｃｅを、エピタキシャル層の不純物濃度及びエピタキシャル層の厚さを変化させて測定するとともに、半導体装置の近傍に形成したＴＥＧにおけるエピタキシャル層のシート抵抗ρｓを測定することにより、半導体装置に形成される寄生トランジスタのコレクタ電流Ｉｃｅと、エピタキシャル層のシート抵抗ρｓとの関係を示す検量線を作成するステップである。以下、第１ステップをさらに詳細に説明する。

第１ステップにおいては、図１に示すように、試験用ウェーハ準備工程Ｓ１、半導体装置作製工程Ｓ２、シート抵抗測定工程Ｓ３、コレクタ電流測定工程Ｓ４、シート抵抗及びコレクタ電流をシート抵抗測定装置に入力する工程Ｓ５、検量線作成工程Ｓ６及び検量線記憶工程Ｓ７を順次実施する。

（１）試験用ウェーハ準備工程Ｓ１
まず、図４（ａ）及び図４（ｂ）に示すように、エピタキシャル層の不純物濃度及び厚さを例えばそれぞれ３水準に変化させた３枚の試験用ウェーハＮｏ．１〜Ｎｏ．３を準備する。

（２）半導体装置作製工程Ｓ２
次に、上記した３枚の試験用ウェーハ「Ｎｏ．１」〜「Ｎｏ．３」内に、ＣＭＯＳ部とｎｐｎトランジスタ部とを備える半導体装置１００（図３（ａ）参照。）及びシート抵抗測定用のＴＥＧを作製する。このとき、図４（ｂ）に示すハッチング部分にシート抵抗測定用のＴＥＧを作製する。

（３）シート抵抗測定工程Ｓ３
次に、常法に従って、シート抵抗測定用のＴＥＧにおけるシート抵抗ρｓを「ＶａｎｄｅｒＰａｕｗ測定法」を用いて測定する。

（４）コレクタ電流測定工程Ｓ４
次に、シート抵抗測定用のＴＥＧの近傍に位置する半導体装置に形成される寄生ｐｎｐトランジスタのコレクタ電流Ｉｃｅ（図３（ｂ）参照。）をＩＣテスターを用いて測定する。このとき、ＴＥＧの近傍に位置する複数の半導体装置のそれぞれについて寄生ｐｎｐトランジスタのコレクタ電流Ｉｃｅを測定し、これらの測定値を平均してコレクタ電流Ｉｃｅとすることとしてもよい。

（５）シート抵抗及びコレクタ電流をシート抵抗測定装置に入力する工程Ｓ５
次に、シート抵抗ρｓ及びコレクタ電流Ｉｃｅをシート抵抗測定装置１０（図７参照。）に入力する。シート抵抗ρｓ及びコレクタ電流Ｉｃｅは、ＩＣテスターとのインターフェース部１２を用いて自動的に行ってもよいし、入力部１４を用いて手動で行ってもよい。

（６）検量線作成工程Ｓ６
次に、シート抵抗測定装置１０（具体的には演算部１６にある検量線作成部）に「入力されたシート抵抗ρｓの値及びコレクタ電流Ｉｃｅの値から、半導体装置に形成される寄生トランジスタのコレクタ電流Ｉｃｅと、エピタキシャル層のシート抵抗ρｓとの関係を示す検量線を作成」させる。検量線は、半導体装置に形成される寄生トランジスタのコレクタ電流Ｉｃｅと、エピタキシャル層のシート抵抗ρｓとの関係を記述する式であってもよいし、半導体装置に形成される寄生トランジスタのコレクタ電流Ｉｃｅと、エピタキシャル層のシート抵抗ρｓとの関係を記述するテーブルであってもよい。

（７）検量線記憶工程Ｓ７
最後に、シート抵抗測定装置１０の記憶媒体部１８に、作成した検量線を記憶させる。

これにより、第１ステップが完了する。

２．第２ステップ
第２ステップは、測定対象の半導体装置における寄生トランジスタのコレクタ電流Ｉｃｅを測定するとともに当該コレクタ電流の値を第１ステップで作成した検量線に当てはめることにより、半導体装置におけるエピタキシャル層のシート抵抗を算出するステップである。以下、第２ステップをさらに詳細に説明する。

第２ステップにおいては、図２に示すように、半導体装置作製工程Ｓ１１、コレクタ電流測定工程Ｓ１２、コレクタ電流をシート抵抗測定装置に入力する工程Ｓ１３、シート抵抗算出工程Ｓ１４及びシート抵抗表示工程Ｓ１５を順次実施する。

（１）半導体装置作製工程Ｓ１１
まず、測定対象のウェーハを用いて、ＣＭＯＳ部とｎｐｎトランジスタ部とを備える半導体装置を作製する（図３（ａ）参照。）。このとき、第１ステップの場合とは異なり、シート抵抗測定用のＴＥＧを測定対象のウェーハ中に作製する必要は必ずしもないが、シート抵抗測定用のＴＥＧを測定対象のウェーハ中に作製してもよい。これにより、第２ステップを実施するうちに上記した検量線が自然に更新され、常に高い精度でシート抵抗を測定することができるようになる。

（２）コレクタ電流測定工程Ｓ１２
次に、半導体装置に形成される寄生ｐｎｐトランジスタのコレクタ電流Ｉｃｅ（図３（ｂ）参照。）をＩＣテスターを用いて測定する。

（３）コレクタ電流入力工程Ｓ１３
次に、コレクタ電流Ｉｃｅの値をシート抵抗測定装置１０に入力する。

（４）シート抵抗算出工程Ｓ１４
次に、シート抵抗測定装置（具体的には演算部１６にあるシート抵抗算出部）に「入力されたコレクタ電流Ｉｃｅの値を第１ステップで作成した検量線に当てはめることにより、当該半導体装置におけるエピタキシャル層のシート抵抗ρｓを算出」させる。

（５）シート抵抗表示工程Ｓ１５
最後に、シート抵抗測定装置の表示部に、算出したシート抵抗ρｓの値を表示させる。この後、算出したシート抵抗ρｓの値を記憶部１８に保存するとともに、種々のデータ処理を行う。

これにより、第２ステップが完了する。

以上の工程を含む実施形態に係るシート抵抗の測定方法によれば、測定対象の半導体装置１００における寄生ｐｎｐトランジスタのコレクタ電流Ｉｃｅの値を第１ステップで作成した検量線に当てはめることにより、当該半導体装置１００におけるエピタキシャル層１１４のシート抵抗を算出することとしているため、製品の半導体チップ毎にシート抵抗を測定することが可能となり、また、ウェーハ全面にわたってシート抵抗を測定することが可能となる。これにより、エピタキシャル層の不純物濃度及び厚さに関する情報を製品特性と１対１でウェーハ全面にわたって取得できるようになり、不良判定や不良解析、材料のばらつき管理など利用価値の高い情報を取得することが可能となる。

以上、本発明のシート抵抗の測定方法及び装置を上記の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、その要旨を逸脱しない範囲において実施することが可能であり、例えば、次のような変形も可能である。

（１）上記した実施形態においては、ＣＭＯＳ部におけるｎ型エピタキシャル層１１４のシート抵抗を測定する場合を例にとって本発明のシート抵抗の測定方法を説明したが、本発明はこれに限定されるものではない。図８は、変形例１に係るシート抵抗の測定方法を説明するために示す図である。図８（ａ）は測定対象の半導体装置１００の構造を示す図であり、図８（ｂ）は測定対象の半導体装置１００における寄生ｐｎｐトランジスタ（ｎｐｎトランジスタ部における寄生ｐｎｐトランジスタ）を示す図である。図８に示すように、ｎｐｎトランジスタ部におけるｎ型エピタキシャル層１１６のシート抵抗を測定する場合にも本発明を適用することができる。

（２）上記した実施形態においては、ｐ型半導体基板１１０とｎ型エピタキシャル層１１４，１１６とが直接接している半導体装置１００を用いて本発明のシート抵抗の測定方法を説明したが、本発明はこれに限定されるものではない。図９は、変形例２に係るシート抵抗の測定方法を説明するために示す図である。図９（ａ）は測定対象の半導体装置１０２の構造を示す図であり、図９（ｂ）は測定対象の半導体装置１０２における寄生ｐｎｐトランジスタを示す図である。図９に示すように、ｐ型半導体基板１１０とｎ型エピタキシャル層１１４，１１６との間にｎ＋型埋め込み層１２０，１２４を備える半導体装置に本発明を適用することもできる。

（３）上記した実施形態においては、３枚の試験用ウェーハを用いて、検量線を作成したが、本発明はこれに限定されるものではない。例えば、４枚以上の試験用ウェーハを用いて、検量線を作成してもよい。

（４）上記した実施形態においては、ｎ型エピタキシャル層１１４を備える半導体装置１００を用いて本発明のシート抵抗の測定方法を説明したが、本発明はこれに限定されるものではない。例えば、ｎ型ウェルを備える半導体装置に本発明を適用することもできる。また、ｐ型エピタキシャル層又はｐ型ウェルを備える半導体装置に本発明を適用することもできる。

（５）上記した実施形態においては、シート抵抗測定用のＴＥＧにおけるシート抵抗を「ＶａｎｄｅｒＰａｕｗ測定法」を用いて測定したが、本発明はこれに限定されるものではない。例えば、「４端子測定法」を用いてシート抵抗測定用のＴＥＧにおけるシート抵抗を測定してもよい。

１００，１０２…半導体装置、１１０…ｐ型半導体基板、１１２ａ，１１２ｂ…ｐ^＋型素子分離領域、１１４，１１６…ｎ型エピタキシャル層、１１８ａ，１１８ｂ…ｐ^＋型導出領域、１２０，１２４…ｎ^＋型埋め込み層、１２２，１２６…ｎ^＋型導出領域、Ｂ…ベース電極、Ｃ…コレクタ電極、Ｄ…ドレイン電極、Ｅ…エミッタ電極、Ｇ…ゲート電極、Ｓ…ソース電極、ｂ…寄生ｐｎｐトランジスタのベース電極、ｃ…寄生ｐｎｐトランジスタのコレクタ電極、ｅ…寄生ｐｎｐトランジスタのエミッタ電極

Claims

エピタキシャル層又はウェルの不純物濃度及びエピタキシャル層の厚さ又はウェルの深さに関する情報を製品特性と１対１でウェーハ全面にわたって取得したり、不良判定や不良解析、材料のばらつき管理など利用価値の高い情報を取得したりするために、エピタキシャル層又はウェルを有する半導体装置における前記エピタキシャル層又は前記ウェルのシート抵抗を測定するシート抵抗の測定方法であって、
検量線作成対象の半導体装置に形成される寄生トランジスタのコレクタ電流を、前記エピタキシャル層又は前記ウェルの不純物濃度及び前記エピタキシャル層の厚さ又は前記ウェルの深さのうち少なくとも１つを変化させて測定するとともに、前記検量線作成対象の半導体装置の近傍に形成したＴＥＧにおける前記エピタキシャル層又は前記ウェルのシート抵抗を測定することにより、前記検量線作成対象の半導体装置に形成される寄生トランジスタのコレクタ電流と、前記エピタキシャル層又は前記ウェルのシート抵抗との関係を示す検量線を作成する第１ステップと、
測定対象の半導体装置における前記寄生トランジスタのコレクタ電流を測定するとともに当該コレクタ電流の値を前記第１ステップで作成した前記検量線に当てはめることにより、当該測定対象の半導体装置における前記エピタキシャル層又は前記ウェルのシート抵抗を算出する第２ステップとをこの順序で含むことを特徴とするシート抵抗の測定方法。
請求項１に記載のシート抵抗の測定方法において、
前記エピタキシャル層又は前記ウェルがｎ型である場合には、前記第１ステップ及び前記第２ステップにおけるコレクタ電流の測定は、前記エピタキシャル層又は前記ウェルに形成されたｐ型拡散領域をエミッタ領域とし、前記エピタキシャル層又は前記ウェルをベース領域とし、ｐ型基板領域をコレクタ領域とするｐｎｐ寄生トランジスタのコレクタ電流を測定することにより行うことを特徴とするシート抵抗の測定方法。
請求項１に記載のシート抵抗の測定方法において、
前記エピタキシャル層又は前記ウェルがｐ型である場合には、前記第１ステップ及び前記第２ステップにおけるコレクタ電流の測定は、前記エピタキシャル層又は前記ウェルに形成されたｎ型拡散領域をエミッタ領域とし、前記エピタキシャル層又は前記ウェルをベース領域とし、ｎ型基板領域をコレクタ領域とするｎｐｎ寄生トランジスタのコレクタ電流を測定することにより行うことを特徴とするシート抵抗の測定方法。
請求項１〜３のいずれかに記載のシート抵抗の測定方法において、
前記第１ステップにおける前記半導体装置における前記エピタキシャル層又は前記ウェルのシート抵抗の測定は、前記半導体装置の近傍に形成したＴＥＧにおける前記エピタキシャル層又は前記ウェルのシート抵抗をＶａｎｄｅｒＰａｕｗ測定法により測定することにより行うことを特徴とするシート抵抗の測定方法。
エピタキシャル層又はウェルの不純物濃度及びエピタキシャル層の厚さ又はウェルの深さに関する情報を製品特性と１対１でウェーハ全面にわたって取得したり、不良判定や不良解析、材料のばらつき管理など利用価値の高い情報を取得したりするために、エピタキシャル層又はウェルを有する半導体装置における前記エピタキシャル層又は前記ウェルのシート抵抗を測定するシート抵抗測定装置であって、
検量線作成対象の半導体装置について、前記エピタキシャル層又は前記ウェルの不純物濃度及び前記エピタキシャル層の厚さ又は前記ウェルの深さのうち少なくとも１つを変化させて測定して得られる前記寄生トランジスタのコレクタ電流と、前記検量線作成対象の半導体装置の近傍に形成したＴＥＧにおける前記エピタキシャル層又は前記ウェルのシート抵抗を測定して得られる前記エピタキシャル層又は前記ウェルのシート抵抗とを用いて、前記検量線作成対象の半導体装置に形成される寄生トランジスタのコレクタ電流と、前記エピタキシャル層又は前記ウェルのシート抵抗との関係を示す検量線を作成する検量線作成部と、
測定対象の半導体装置における前記寄生トランジスタのコレクタ電流を測定して得られる当該コレクタ電流の値を前記検量線作成部で作成した前記検量線に当てはめることにより、当該測定対象の半導体装置における前記エピタキシャル層又は前記ウェルのシート抵抗を算出するシート抵抗算出部とを備えることを特徴とするシート抵抗測定装置。