JP3300645B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3300645B2 JP3300645B2 JP25506997A JP25506997A JP3300645B2 JP 3300645 B2 JP3300645 B2 JP 3300645B2 JP 25506997 A JP25506997 A JP 25506997A JP 25506997 A JP25506997 A JP 25506997A JP 3300645 B2 JP3300645 B2 JP 3300645B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- semiconductive film
- junction
- sipos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、ＰＮ接合を有す
る半導体基板の表面に形成するパッシベーション膜に係
るものであり、特に高耐圧の下で使用するに適した半導
体装置及びその製造方法に関する。
る半導体基板の表面に形成するパッシベーション膜に係
るものであり、特に高耐圧の下で使用するに適した半導
体装置及びその製造方法に関する。
【０００２】
【従来の技術】プレーナ型の半導体装置において、その
耐圧を高くする高耐圧化技術として、パッシベーション
膜の選定が重要な要素の一つとなる。この様なパッシベ
ーション膜としては、通常は半導体基板の表面にＣＶＤ
法等により生成される酸化膜が一般的である。そして、
充分な高耐圧化の目的を達成するためには、半導電性
膜、例えばＳＩＰＯＳ（Semi-Insulating Polycrystall
ine Silicon ）を用いることが知られている。
耐圧を高くする高耐圧化技術として、パッシベーション
膜の選定が重要な要素の一つとなる。この様なパッシベ
ーション膜としては、通常は半導体基板の表面にＣＶＤ
法等により生成される酸化膜が一般的である。そして、
充分な高耐圧化の目的を達成するためには、半導電性
膜、例えばＳＩＰＯＳ（Semi-Insulating Polycrystall
ine Silicon ）を用いることが知られている。
【０００３】このＳＩＰＯＳ膜を形成するには、ＬＰ−
ＣＶＤ法（減圧ＣＶＤ法）が用いられるが、このＬＰ−
ＣＶＤ法によって成膜するに際してポリシリコンに対し
て酸素が添加される。このＳＩＰＯＳ膜は、ポリシリコ
ンと酸化シリコンの中間の特性を有するもので、その膜
質においてキャリアの移動度が高いとポリシリコンの特
性が強くなり、またキャリアの移動度が低いと酸化シリ
コンの特性が強くなる。そして、ポリシリコン特性が強
くなるとリーク電流が発生するようになり、酸化シリコ
ンの特性が強いと耐圧特性が劣化する。
ＣＶＤ法（減圧ＣＶＤ法）が用いられるが、このＬＰ−
ＣＶＤ法によって成膜するに際してポリシリコンに対し
て酸素が添加される。このＳＩＰＯＳ膜は、ポリシリコ
ンと酸化シリコンの中間の特性を有するもので、その膜
質においてキャリアの移動度が高いとポリシリコンの特
性が強くなり、またキャリアの移動度が低いと酸化シリ
コンの特性が強くなる。そして、ポリシリコン特性が強
くなるとリーク電流が発生するようになり、酸化シリコ
ンの特性が強いと耐圧特性が劣化する。
【０００４】
【発明が解決しようとする課題】例えば、５ＫＶ以上の
高耐圧が設定されると共に、充分に低いリーク電流化を
実現するためには、パッシベーション膜として使用され
るＳＩＰＯＳ膜の最適なキャリア移動度が存在し、ＳＩ
ＰＯＳ膜のキャリア移動度をこの最適値に設定する必要
がある。
高耐圧が設定されると共に、充分に低いリーク電流化を
実現するためには、パッシベーション膜として使用され
るＳＩＰＯＳ膜の最適なキャリア移動度が存在し、ＳＩ
ＰＯＳ膜のキャリア移動度をこの最適値に設定する必要
がある。
【０００５】この発明は、上記のような点に鑑みなされ
たもので、その目的は、ＰＮ接合部を覆うように設定さ
れるパッシベーション膜に半導電性膜を用いるようにし
た場合に、パッシベーション膜におけるリーク電流の発
生を防止することができるとともに充分な高耐圧特性を
得ることができる高耐圧半導体装置が確実に製造される
ようにする半導体装置の製造方法を提供することにあ
る。
たもので、その目的は、ＰＮ接合部を覆うように設定さ
れるパッシベーション膜に半導電性膜を用いるようにし
た場合に、パッシベーション膜におけるリーク電流の発
生を防止することができるとともに充分な高耐圧特性を
得ることができる高耐圧半導体装置が確実に製造される
ようにする半導体装置の製造方法を提供することにあ
る。
【０００６】
【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、半導体基板の表面の所定の領域に不純
物を注入し、所定の導電型の領域を設定してＰＮ接合部
を形成し、この半導体基板の表面の少なくとも前記ＰＮ
接合を含む領域に所定の生成ガスを流した状態で半導電
性膜を堆積形成するもので、この半導電性膜の形成に際
し、生成ガス中に適当な不活性ガスを添加して半導電性
膜中に結晶の乱れを形成し、この半導電性膜をその成膜
温度以上で且つ１０００℃以下の温度で熱処理する。そ
して、半導電性膜がパッシベーション膜として使用され
るようにする。
置の製造方法は、半導体基板の表面の所定の領域に不純
物を注入し、所定の導電型の領域を設定してＰＮ接合部
を形成し、この半導体基板の表面の少なくとも前記ＰＮ
接合を含む領域に所定の生成ガスを流した状態で半導電
性膜を堆積形成するもので、この半導電性膜の形成に際
し、生成ガス中に適当な不活性ガスを添加して半導電性
膜中に結晶の乱れを形成し、この半導電性膜をその成膜
温度以上で且つ１０００℃以下の温度で熱処理する。そ
して、半導電性膜がパッシベーション膜として使用され
るようにする。
【０００７】ここで、この様にして形成された半導電性
膜中のキャリア移動度は前記生成ガスの流量によって設
定され、また半導電性膜中のキャリア移動度が１０
-4（ｃｍ2 ／Ｖ・ｓ）以上でかつ１（ｃｍ2 ／Ｖ・ｓ）
以下に設定される。
膜中のキャリア移動度は前記生成ガスの流量によって設
定され、また半導電性膜中のキャリア移動度が１０
-4（ｃｍ2 ／Ｖ・ｓ）以上でかつ１（ｃｍ2 ／Ｖ・ｓ）
以下に設定される。
【０００８】すなわち、半導電性膜中のキャリア移動度
を１０-4（ｃｍ2 ／Ｖ・ｓ）以上でかつ１（ｃｍ2 ／Ｖ
・ｓ）以下に設定することにより、充分な高耐圧と共に
低いリーク電流特性が得られる半導体素子が実現され、
また形成された半導電性膜を所定の温度で熱処理するこ
とによって結晶化が促進される。
を１０-4（ｃｍ2 ／Ｖ・ｓ）以上でかつ１（ｃｍ2 ／Ｖ
・ｓ）以下に設定することにより、充分な高耐圧と共に
低いリーク電流特性が得られる半導体素子が実現され、
また形成された半導電性膜を所定の温度で熱処理するこ
とによって結晶化が促進される。
【０００９】
【発明の実施の形態】以下、図面を参照してこの発明の
一実施の形態を実施例に基づいて説明する。図１は半導
体装置の断面構造を示すもので、所定の導電型、例えば
ｎ型の半導体基板であるシリコンウエハ11を用意し、こ
のウエハ11の表面にバッファ層（図示せず）を形成した
後、所定の拡散層の形成領域が露出されるようにしたフ
ォトレジストのパターンによるマスクを形成する。そし
て、このマスクを用いて例えばボロンをイオン注入法に
よって注入し、拡散することによりＰ型の拡散層12を形
成し、熱処理工程を経てＰＮ接合が形成される。
一実施の形態を実施例に基づいて説明する。図１は半導
体装置の断面構造を示すもので、所定の導電型、例えば
ｎ型の半導体基板であるシリコンウエハ11を用意し、こ
のウエハ11の表面にバッファ層（図示せず）を形成した
後、所定の拡散層の形成領域が露出されるようにしたフ
ォトレジストのパターンによるマスクを形成する。そし
て、このマスクを用いて例えばボロンをイオン注入法に
よって注入し、拡散することによりＰ型の拡散層12を形
成し、熱処理工程を経てＰＮ接合が形成される。
【００１０】この様にしてＰＮ接合が形成されたなら
ば、この接合部の酸化膜を剥離するもので、その後この
ＰＮ接合部を覆うようにパッシベーション膜としての半
導電性膜、例えばＳＩＰＯＳ膜13を堆積形成する。この
ＳＩＰＯＳ膜13は、例えばＬＰ−ＣＶＤ法によって７０
０℃、２．５時間の条件の下に、例えば１〜２．５μｍ
の膜厚で形成する。
ば、この接合部の酸化膜を剥離するもので、その後この
ＰＮ接合部を覆うようにパッシベーション膜としての半
導電性膜、例えばＳＩＰＯＳ膜13を堆積形成する。この
ＳＩＰＯＳ膜13は、例えばＬＰ−ＣＶＤ法によって７０
０℃、２．５時間の条件の下に、例えば１〜２．５μｍ
の膜厚で形成する。
【００１１】この様なＳＩＰＯＳ膜13の形成に際して使
用される生成ガスは、Ｎ2 ＯおよびＳｉＨ4 である。具
体的には、Ｎ2 Ｏガスの流量を５０〜１２０ｓｃｃｍと
し、ＳｉＨ4 の流量を１００〜５００ｓｃｃｍとした。
さらに、この様な生成ガスに対して、Ｈｅ、Ａｒ、Ｋ
ｒ、Ｘｅ、Ｒｎ、Ｎ2 等の不活性ガスのいずれか１種ま
たは複数種が添加ガスとして混合される。この様な添加
ガスが使用される理由は、生成されるＳＩＰＯＳ膜13中
に、適当な結晶の乱れが生ずるようにするためであり、
この結晶の乱れによってキャリアの発生源が形成され
る。
用される生成ガスは、Ｎ2 ＯおよびＳｉＨ4 である。具
体的には、Ｎ2 Ｏガスの流量を５０〜１２０ｓｃｃｍと
し、ＳｉＨ4 の流量を１００〜５００ｓｃｃｍとした。
さらに、この様な生成ガスに対して、Ｈｅ、Ａｒ、Ｋ
ｒ、Ｘｅ、Ｒｎ、Ｎ2 等の不活性ガスのいずれか１種ま
たは複数種が添加ガスとして混合される。この様な添加
ガスが使用される理由は、生成されるＳＩＰＯＳ膜13中
に、適当な結晶の乱れが生ずるようにするためであり、
この結晶の乱れによってキャリアの発生源が形成され
る。
【００１２】また、この様にして形成されるＳＩＰＯＳ
膜13中の酸素濃度は、生成ガスの流量によって容易に変
えることができる。次に、シリコンウエハ11の表面のＳ
ＩＰＯＳ膜13を所定のパターンにしたがってエッチング
除去し、図で示されるようにＰＮ接合部に対応した部分
が特定されて、このＳＩＰＯＳ膜13によって覆われるよ
うにするもので、さらに、このＳＩＰＯＳ膜13の表面上
にＣＶＤ法によって酸化シリコン（ＳｉＯ2 ）による絶
縁膜14を、１〜１．５μｍの膜厚で形成する。
膜13中の酸素濃度は、生成ガスの流量によって容易に変
えることができる。次に、シリコンウエハ11の表面のＳ
ＩＰＯＳ膜13を所定のパターンにしたがってエッチング
除去し、図で示されるようにＰＮ接合部に対応した部分
が特定されて、このＳＩＰＯＳ膜13によって覆われるよ
うにするもので、さらに、このＳＩＰＯＳ膜13の表面上
にＣＶＤ法によって酸化シリコン（ＳｉＯ2 ）による絶
縁膜14を、１〜１．５μｍの膜厚で形成する。
【００１３】この様に絶縁膜14が形成されたならば、例
えば９００℃の温度でＮ2 の雰囲気中で２０分間アニー
ルする。このアニールに際しての熱処理温度は、上記Ｓ
ＩＰＯＳ膜13の成膜温度である７００℃以上で且つ１０
００℃以下の範囲まで上げることが可能である。結晶化
を促進するためには、より高温でのアニールが効果的で
あるが、１０００℃以上の高温状態とすると拡散層12の
制御が困難となる。したがって、ＳＩＰＯＳ膜13のアニ
ール温度は、その成膜温度である７００℃以上とし、且
つ１０００℃をその上限とする必要がある。ここで、ア
ニールの際に、ＰＯｃｌ4 と酸素を添加することによっ
てゲッター効果を得ることもできる。
えば９００℃の温度でＮ2 の雰囲気中で２０分間アニー
ルする。このアニールに際しての熱処理温度は、上記Ｓ
ＩＰＯＳ膜13の成膜温度である７００℃以上で且つ１０
００℃以下の範囲まで上げることが可能である。結晶化
を促進するためには、より高温でのアニールが効果的で
あるが、１０００℃以上の高温状態とすると拡散層12の
制御が困難となる。したがって、ＳＩＰＯＳ膜13のアニ
ール温度は、その成膜温度である７００℃以上とし、且
つ１０００℃をその上限とする必要がある。ここで、ア
ニールの際に、ＰＯｃｌ4 と酸素を添加することによっ
てゲッター効果を得ることもできる。
【００１４】この様にしてシリコンウエハ11の表面のＰ
Ｎ接合に対応する部分にＳＩＰＯＳ膜13が形成されたな
らば、シリコンウエハ11のＰ型拡散層12に対応する部
分、さらにシリコンウエハ11の裏面部にそれぞれ対応し
て電極15および16を形成し、所定の半導体装置が完成さ
れる。
Ｎ接合に対応する部分にＳＩＰＯＳ膜13が形成されたな
らば、シリコンウエハ11のＰ型拡散層12に対応する部
分、さらにシリコンウエハ11の裏面部にそれぞれ対応し
て電極15および16を形成し、所定の半導体装置が完成さ
れる。
【００１５】この様にして製造された半導体装置におけ
るパッシベーション膜としてのＳＩＰＯＳ膜13のキャリ
ア移動度は、１０-4（ｃｍ2 ／Ｖ・ｓ）以上でかつ１
（ｃｍ2 ／Ｖ・ｓ）以下に設定されている。
るパッシベーション膜としてのＳＩＰＯＳ膜13のキャリ
ア移動度は、１０-4（ｃｍ2 ／Ｖ・ｓ）以上でかつ１
（ｃｍ2 ／Ｖ・ｓ）以下に設定されている。
【００１６】ここで、ＰＮ接合部に対応して形成された
上記ＳＩＰＯＳ膜13を、キャリアの移動度に基づいて評
価すると、ＳＩＰＯＳ膜13中の酸素濃度に対応して、図
２で示すようなキャリア移動度およびリーク電流特性が
得られる。なお、印加した逆バイアス電圧は５ＫＶであ
る。ここで、ポリシリコンのキャリア移動度は、図で三
角印で示す点にあるのに対して、ＳＩＰＯＳ膜13のキャ
リア移動度は、酸素濃度に対応して曲線Ａで示すように
なる。また、このＳＩＰＯＳ膜13のリーク電流は、ＳＩ
ＰＯＳ膜中の酸素濃度に対応して、図の曲線Ｂで示すよ
うなる。
上記ＳＩＰＯＳ膜13を、キャリアの移動度に基づいて評
価すると、ＳＩＰＯＳ膜13中の酸素濃度に対応して、図
２で示すようなキャリア移動度およびリーク電流特性が
得られる。なお、印加した逆バイアス電圧は５ＫＶであ
る。ここで、ポリシリコンのキャリア移動度は、図で三
角印で示す点にあるのに対して、ＳＩＰＯＳ膜13のキャ
リア移動度は、酸素濃度に対応して曲線Ａで示すように
なる。また、このＳＩＰＯＳ膜13のリーク電流は、ＳＩ
ＰＯＳ膜中の酸素濃度に対応して、図の曲線Ｂで示すよ
うなる。
【００１７】この特性図から分かるように、５ＫＶの逆
バイアス電圧印加時に、キャリア移動度が１０-4（ｃｍ
2 ／Ｖ・ｓ）以上でかつ１（ｃｍ2 ／Ｖ・ｓ）以下の範
囲のときにリーク電流が１５ｍＡ程度以下となり、リー
ク電流が少なくなることが確認できた。
バイアス電圧印加時に、キャリア移動度が１０-4（ｃｍ
2 ／Ｖ・ｓ）以上でかつ１（ｃｍ2 ／Ｖ・ｓ）以下の範
囲のときにリーク電流が１５ｍＡ程度以下となり、リー
ク電流が少なくなることが確認できた。
【００１８】これはキャリア移動度が１０-4（ｃｍ2 ／
Ｖ・ｓ）以下のときは、ポリシリコンのアモルファス性
が強くなってリーク電流が高くなり、１（ｃｍ2 ／Ｖ・
ｓ）以上のときにはＳｉＯ2 膜（絶縁性）としての特性
が強くなり、５ＫＶの耐圧か無いことを示している。
Ｖ・ｓ）以下のときは、ポリシリコンのアモルファス性
が強くなってリーク電流が高くなり、１（ｃｍ2 ／Ｖ・
ｓ）以上のときにはＳｉＯ2 膜（絶縁性）としての特性
が強くなり、５ＫＶの耐圧か無いことを示している。
【００１９】さらに、図３は、印加される逆バイアス電
圧に対するリーク電流の関係を示すもので、特性Ａはキ
ャリア移動度が１（ｃｍ2 ／Ｖ・ｓ）以上、特性Ｂはキ
ャリア移動度が１０-4（ｃｍ2 ／Ｖ・ｓ）以上で１（ｃ
ｍ2 ／Ｖ・ｓ）以下、特性Ｃはキャリア移動度が１０-4
（ｃｍ2 ／Ｖ・ｓ）以下の３種のキャリア移動度を満た
す半導電性膜 （ＳＩＰＯＳ膜の他に、シリコン膜に窒
素、水素、炭素を添加した膜を含む）を評価した電圧−
電流特性を示している。この結果から明確とされるよう
に、特性Ｂのキャリア移動度が１０-4（ｃｍ2 ／Ｖ・
ｓ）以上で１（ｃｍ2 ／Ｖ・ｓ）以下の場合が最も良好
なリーク電流特性を示している。
圧に対するリーク電流の関係を示すもので、特性Ａはキ
ャリア移動度が１（ｃｍ2 ／Ｖ・ｓ）以上、特性Ｂはキ
ャリア移動度が１０-4（ｃｍ2 ／Ｖ・ｓ）以上で１（ｃ
ｍ2 ／Ｖ・ｓ）以下、特性Ｃはキャリア移動度が１０-4
（ｃｍ2 ／Ｖ・ｓ）以下の３種のキャリア移動度を満た
す半導電性膜 （ＳＩＰＯＳ膜の他に、シリコン膜に窒
素、水素、炭素を添加した膜を含む）を評価した電圧−
電流特性を示している。この結果から明確とされるよう
に、特性Ｂのキャリア移動度が１０-4（ｃｍ2 ／Ｖ・
ｓ）以上で１（ｃｍ2 ／Ｖ・ｓ）以下の場合が最も良好
なリーク電流特性を示している。
【００２０】この様に、上記方法で製造された半導体装
置は、５ＫＶもの逆バイアス電圧に対しても耐えること
ができ、高耐圧で且つ低いリーク電流特性を有する。ま
た、上記方法によって形成されるパッシベーション膜と
してのＳＩＰＯＳ膜13は、図１で示した半導体装置に限
らず、例えば図４で示すように、ダイオード、トランジ
スタ、ＩＧＢＴ等のメイン動作部20を合わせ持つ終端部
で使用することができる。
置は、５ＫＶもの逆バイアス電圧に対しても耐えること
ができ、高耐圧で且つ低いリーク電流特性を有する。ま
た、上記方法によって形成されるパッシベーション膜と
してのＳＩＰＯＳ膜13は、図１で示した半導体装置に限
らず、例えば図４で示すように、ダイオード、トランジ
スタ、ＩＧＢＴ等のメイン動作部20を合わせ持つ終端部
で使用することができる。
【００２１】上記図２及び図３に示すような特性は、Ｓ
ＩＰＯＳ膜13の結晶性に深く関係している。そこで、結
晶化を促進するアニール処理が行われない場合Ａ（従
来）と、アニール処理が行われて成膜条件が最適化され
た場合Ｂ（本発明）とを対比して示したラマンスペクト
ルを図５に示す。
ＩＰＯＳ膜13の結晶性に深く関係している。そこで、結
晶化を促進するアニール処理が行われない場合Ａ（従
来）と、アニール処理が行われて成膜条件が最適化され
た場合Ｂ（本発明）とを対比して示したラマンスペクト
ルを図５に示す。
【００２２】従来では、非晶質シリコン４８０（ｃ
ｍ-1）のピークのみであったものが、アニール処理を施
す本発明の場合には、この非晶質シリコンのピークと共
に、結晶シリコン５１５（ｃｍ-1）にもピークが現れる
ことが確認された。つまり、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅ、
Ｒｎ、Ｎ2 等の不活性ガスによる結晶の乱れを残しなが
ら、熱工程を経ることにより結晶性がある程度回復す
る。すなわち、多結晶シリコンと酸化膜の関係と同様
に、ＳＩＰＯＳ膜13の膜質にも最適値が存在しているこ
とを示している。従って、成膜温度（７００℃）以上で
且つ１０００℃以下でアニールすることが膜質を最適化
する条件となる。
ｍ-1）のピークのみであったものが、アニール処理を施
す本発明の場合には、この非晶質シリコンのピークと共
に、結晶シリコン５１５（ｃｍ-1）にもピークが現れる
ことが確認された。つまり、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅ、
Ｒｎ、Ｎ2 等の不活性ガスによる結晶の乱れを残しなが
ら、熱工程を経ることにより結晶性がある程度回復す
る。すなわち、多結晶シリコンと酸化膜の関係と同様
に、ＳＩＰＯＳ膜13の膜質にも最適値が存在しているこ
とを示している。従って、成膜温度（７００℃）以上で
且つ１０００℃以下でアニールすることが膜質を最適化
する条件となる。
【００２３】なお、この発明は上記した実施の形態に限
定されるものではなく種々の変形が可能であることはい
うまでもない。例えば上記実施の形態では、半導電性膜
として、ポリシリコンに酸素が添加されたＳＩＰＯＳ膜
を形成する場合について説明したが、これはキャリア移
動度が１０-4（ｃｍ2 ／Ｖ・ｓ）以上で１（ｃｍ2 ／Ｖ
・ｓ）以下の範囲となるような半導電性膜であればどの
ような膜であってもよく、その他に、ポリシリコンに窒
素、水素、炭素が添加された膜を用いるようにしてもよ
い。
定されるものではなく種々の変形が可能であることはい
うまでもない。例えば上記実施の形態では、半導電性膜
として、ポリシリコンに酸素が添加されたＳＩＰＯＳ膜
を形成する場合について説明したが、これはキャリア移
動度が１０-4（ｃｍ2 ／Ｖ・ｓ）以上で１（ｃｍ2 ／Ｖ
・ｓ）以下の範囲となるような半導電性膜であればどの
ような膜であってもよく、その他に、ポリシリコンに窒
素、水素、炭素が添加された膜を用いるようにしてもよ
い。
【００２４】
【発明の効果】以上説明したようにこの発明によれば、
パッシベーション膜におけるリーク電流の発生を防止す
ることができるとともに充分な高耐圧特性を得ることが
できる高耐圧半導体装置を確実に製造することができ
る。
パッシベーション膜におけるリーク電流の発生を防止す
ることができるとともに充分な高耐圧特性を得ることが
できる高耐圧半導体装置を確実に製造することができ
る。
【図１】この発明の一実施の形態に係る製造方法を説明
するための半導体装置の断面構成図。
するための半導体装置の断面構成図。
【図２】上記半導体装置を構成するＳＩＰＯＳ膜中の酸
素濃度に対するキャリア移動度とリーク電流特性を説明
する図。
素濃度に対するキャリア移動度とリーク電流特性を説明
する図。
【図３】同じくＳＩＰＯＳ膜に印加する逆バイアス電圧
に対するリーク電流の関係をキャリア移動度との関連で
示す図。
に対するリーク電流の関係をキャリア移動度との関連で
示す図。
【図４】この発明の他の実施の形態を説明する断面構成
図。
図。
【図５】従来と本発明による方法のラマンスペクトルを
示す図。
示す図。
11…シリコンウエハ、 12…Ｐ型拡散層、 13…ＳＩＰＯＳ膜、 14…絶縁膜、 15、16…電極、 20…メイン動作部。
フロントページの続き (72)発明者 馬場 嘉朗 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝多摩川工場内 (56)参考文献 特開 昭55−39631（ＪＰ，Ａ) 特開 昭59−29425（ＪＰ，Ａ) 特開 昭63−93144（ＪＰ，Ａ) 特開 平１−283938（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/205 H01L 21/314
Claims (5)
- 【請求項１】 半導体基板の表面の所定の領域に不純物
を注入し、所定の導電型の領域を設定してＰＮ接合部を
形成する工程と、 前記半導体基板の表面の少なくとも前記ＰＮ接合を含む
領域に所定の生成ガスを流した状態で半導電性膜を堆積
すると同時に、生成ガス中に不活性ガスを添加して半導
電性膜に結晶の乱れを形成する工程と、 前記半導電性膜中のキャリアの移動度が、１０-4（ｃｍ
2 ／Ｖ・ｓ）以上でかつ１（ｃｍ2 ／Ｖ・ｓ）以下に設
定されるように、前記半導電性膜をアニールする工程と
を具備したことを特徴とする半導体装置の製造方法。 - 【請求項２】 前記半導電性膜を１〜２．５μｍの膜厚
で形成し、前記生成ガス中に添加される前記添加ガスと
してＨｅ、Ａｒ、Ｋｒ、Ｘｅ、Ｒｎ、Ｎ2 の中から選択
されることを特徴とする請求項１記載の半導体装置の製
造方法。 - 【請求項３】 前記半導電性膜中の酸素濃度が、前記生
成ガスの流量によって設定されるようにした請求項１記
載の半導体装置の製造方法。 - 【請求項４】 前記半導電性膜をアニールする工程が不
活性ガスの雰囲気中で行われることを特徴とする請求項
１記載の半導体装置の製造方法。 - 【請求項５】 少なくとも１つのＰＮ接合を有する半導
体基板と、 前記半導体基板上に形成された半導電性膜とを具備し、 前記半導電性膜中のキャリアの移動度が、１０-4（ｃｍ
2 ／Ｖ・ｓ）以上でかつ１（ｃｍ2 ／Ｖ・ｓ）以下に設
定されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25506997A JP3300645B2 (ja) | 1997-09-19 | 1997-09-19 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25506997A JP3300645B2 (ja) | 1997-09-19 | 1997-09-19 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1197358A JPH1197358A (ja) | 1999-04-09 |
| JP3300645B2 true JP3300645B2 (ja) | 2002-07-08 |
Family
ID=17273711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25506997A Expired - Fee Related JP3300645B2 (ja) | 1997-09-19 | 1997-09-19 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3300645B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5741069B2 (ja) * | 2011-03-02 | 2015-07-01 | トヨタ自動車株式会社 | 半導体装置 |
-
1997
- 1997-09-19 JP JP25506997A patent/JP3300645B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1197358A (ja) | 1999-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5170231A (en) | Silicon carbide field-effect transistor with improved breakdown voltage and low leakage current | |
| US4725874A (en) | Semiconductor device having protected edges | |
| KR19990013112A (ko) | 모스 트랜지스터 및 그 제조방법 | |
| JPH08306700A (ja) | 半導体装置及びその製造方法 | |
| US4116719A (en) | Method of making semiconductor device with PN junction in stacking-fault free zone | |
| JPH05175216A (ja) | ヘテロ接合バイポーラトランジスタおよびその製法 | |
| JPS62219636A (ja) | 半導体装置 | |
| JP3150376B2 (ja) | ヘテロ接合バイポーラトランジスタの製法 | |
| US5952679A (en) | Semiconductor substrate and method for straightening warp of semiconductor substrate | |
| JP2799304B2 (ja) | 半導体素子のコンタクト導電層形成方法並に半導体素子のジャンクションおよびコンタクト導電層形成方法 | |
| JP2803548B2 (ja) | 半導体装置の製造方法 | |
| JP3300645B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0521448A (ja) | 半導体装置の製造方法 | |
| JPH04367277A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0467781B2 (ja) | ||
| JPH05275449A (ja) | 薄膜半導体装置及びその製造方法 | |
| JP2523019B2 (ja) | 電界効果型半導体装置 | |
| US5516589A (en) | Silicon carbide thin film circuit element and method of manufacturing the same | |
| JP2523679B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2006294772A (ja) | 半導体装置の製造方法 | |
| JPH05275448A (ja) | 薄膜半導体装置の製造方法 | |
| KR100273832B1 (ko) | 반도체 기판 및 그 제조방법 | |
| JPH079929B2 (ja) | 集積回路の製造方法 | |
| JPH05259075A (ja) | 半導体装置の製造方法 | |
| JPH01243582A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080419 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100419 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100419 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110419 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |