JPH05175216A - ヘテロ接合バイポーラトランジスタおよびその製法 - Google Patents
ヘテロ接合バイポーラトランジスタおよびその製法Info
- Publication number
- JPH05175216A JPH05175216A JP3341150A JP34115091A JPH05175216A JP H05175216 A JPH05175216 A JP H05175216A JP 3341150 A JP3341150 A JP 3341150A JP 34115091 A JP34115091 A JP 34115091A JP H05175216 A JPH05175216 A JP H05175216A
- Authority
- JP
- Japan
- Prior art keywords
- crystal layer
- region
- layer
- silicon carbide
- base region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 125000005842 heteroatom Chemical group 0.000 title 1
- 239000013078 crystal Substances 0.000 claims abstract description 72
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 50
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000012212 insulator Substances 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims description 3
- 238000010899 nucleation Methods 0.000 claims description 2
- 238000002347 injection Methods 0.000 abstract description 6
- 239000007924 injection Substances 0.000 abstract description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 13
- 238000001020 plasma etching Methods 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 エミッタ、コレクタ領域に３ｃ- ＳｉＣ結晶
層を使用し、ベース領域にＳｉ結晶層を使用したヘテロ
接合バイポーラトランジスタ（ＨＢＴ）で、ベース領域
を薄層化し、高速、高周波数対応のＨＢＴおよびその製
法を提供する。 【構成】 基板上にエミッタ領域、コレクタ領域として
二つの３ｃ- ＳｉＣ結晶層をダミー層を介在させて形成
したのち、二つの３ｃ- ＳｉＣ結晶層のあいだのダミー
層を腐蝕除去しベース領域としてＳｉ結晶層を形成す
る。
層を使用し、ベース領域にＳｉ結晶層を使用したヘテロ
接合バイポーラトランジスタ（ＨＢＴ）で、ベース領域
を薄層化し、高速、高周波数対応のＨＢＴおよびその製
法を提供する。 【構成】 基板上にエミッタ領域、コレクタ領域として
二つの３ｃ- ＳｉＣ結晶層をダミー層を介在させて形成
したのち、二つの３ｃ- ＳｉＣ結晶層のあいだのダミー
層を腐蝕除去しベース領域としてＳｉ結晶層を形成す
る。
Description
【０００１】
【産業上の利用分野】本発明は高速動作をするヘテロ接
合バイポーラトランジスタ（以下、ＨＢＴという）に関
する。さらに詳しくはワイドバンドギャップＨＢＴに関
する。
合バイポーラトランジスタ（以下、ＨＢＴという）に関
する。さらに詳しくはワイドバンドギャップＨＢＴに関
する。
【０００２】
【従来の技術】従来のホモ接合トランジスタで高速化を
図るためにはベース領域を薄く形成しなければならない
が、ベース領域を薄くするとパンチスルーが起り好まし
くない。そのためベース領域の濃度を濃くしてそれを防
止しようとすると利得が低下し、高利得高速化のトラン
ジスタに限界がある。
図るためにはベース領域を薄く形成しなければならない
が、ベース領域を薄くするとパンチスルーが起り好まし
くない。そのためベース領域の濃度を濃くしてそれを防
止しようとすると利得が低下し、高利得高速化のトラン
ジスタに限界がある。
【０００３】そのためケイ素（シリコン。以下、Ｓｉと
いう）バイポーラトランジスタの高速化をめざしてＳｉ
- ＨＢＴの研究が盛んに行われている。従来検討されて
いるＳｉ- ＨＢＴにはエミッタにＳｉよりバンドギャッ
プの広い材料（たとえば、炭化ケイ素など）を用いたワ
イドギャップエミッタ型と、ベース領域にＳｉよりバン
ドギャップの狭い材料（たとえば、ＳｉＧｅ混晶）を用
いたナローギャップベース型とがある。
いう）バイポーラトランジスタの高速化をめざしてＳｉ
- ＨＢＴの研究が盛んに行われている。従来検討されて
いるＳｉ- ＨＢＴにはエミッタにＳｉよりバンドギャッ
プの広い材料（たとえば、炭化ケイ素など）を用いたワ
イドギャップエミッタ型と、ベース領域にＳｉよりバン
ドギャップの狭い材料（たとえば、ＳｉＧｅ混晶）を用
いたナローギャップベース型とがある。
【０００４】従来のワイドバンドギャップＨＢＴはコレ
クタ領域とベース領域にＳｉ半導体結晶を使用し、エミ
ッタ領域にＳｉよりもバンドギャップの広い３ｃ- 炭化
ケイ素（β- 炭化ケイ素。以下、３ｃ- ＳｉＣという）
を使用し、エミッタ注入効率を上げ、ベース抵抗を下げ
ることにより、高速、高電力用素子とすることが開示さ
れている（特開昭62-216364 号公報参照）。
クタ領域とベース領域にＳｉ半導体結晶を使用し、エミ
ッタ領域にＳｉよりもバンドギャップの広い３ｃ- 炭化
ケイ素（β- 炭化ケイ素。以下、３ｃ- ＳｉＣという）
を使用し、エミッタ注入効率を上げ、ベース抵抗を下げ
ることにより、高速、高電力用素子とすることが開示さ
れている（特開昭62-216364 号公報参照）。
【０００５】
【発明が解決しようとする課題】しかし、従来のワイド
バンドギャップＨＢＴでは、コレクタ領域にベース領域
と同じ半導体材料のＳｉを使用しており、ベースからコ
レクタに正孔が注入されるが、コレクタ領域が比較的厚
いため、多量の正孔が蓄積されてダイオード動作が遅く
なるという問題がある。
バンドギャップＨＢＴでは、コレクタ領域にベース領域
と同じ半導体材料のＳｉを使用しており、ベースからコ
レクタに正孔が注入されるが、コレクタ領域が比較的厚
いため、多量の正孔が蓄積されてダイオード動作が遅く
なるという問題がある。
【０００６】この問題を解決するため、本発明者により
コレクタ領域も３ｃ- 炭化ケイ素結晶層で構成した高速
動作のＨＢＴを開示した（特願平3-251918号）。すなわ
ち、このＨＢＴは図９に示すように、半導体基板21上に
３ｃ- ＳｉＣ結晶層（コレクタ領域）22、Ｓｉ結晶層
（ベース領域）23、３ｃ- ＳｉＣ結晶層（エミッタ領
域）24を絶縁膜25、27の開口内に順次形成し、ベース領
域の電極取り出しのため、絶縁膜25、27のあいだにあら
かじめポリＳｉ膜26を形成しておき、ベース電極２８を
接続している。この構成にするのはＳｉＣ結晶層は薬品
処理が難かしく、不要部分を除去するのにもイオンミリ
ングなどの強力な加工処理でなければできないため、通
常の構成にするとエミッタ領域２４の加工処理をする際
ベース領域23も加工処理され、特性上好ましくない。
コレクタ領域も３ｃ- 炭化ケイ素結晶層で構成した高速
動作のＨＢＴを開示した（特願平3-251918号）。すなわ
ち、このＨＢＴは図９に示すように、半導体基板21上に
３ｃ- ＳｉＣ結晶層（コレクタ領域）22、Ｓｉ結晶層
（ベース領域）23、３ｃ- ＳｉＣ結晶層（エミッタ領
域）24を絶縁膜25、27の開口内に順次形成し、ベース領
域の電極取り出しのため、絶縁膜25、27のあいだにあら
かじめポリＳｉ膜26を形成しておき、ベース電極２８を
接続している。この構成にするのはＳｉＣ結晶層は薬品
処理が難かしく、不要部分を除去するのにもイオンミリ
ングなどの強力な加工処理でなければできないため、通
常の構成にするとエミッタ領域２４の加工処理をする際
ベース領域23も加工処理され、特性上好ましくない。
【０００７】そのため、あらかじめベース電極を取り出
すためのポリＳｉ膜26を形成しておき、その部分に側面
が一致するようにベース領域23を形成しなければならな
い。このような理由により、ベース領域23の厚さをある
程度余裕をもたせる必要があり、最低限の薄さにするこ
とができない。またエピタキシャル成長により半導体結
晶層を形成するにも厚さ制御に一定の限界がある。その
結果、前述の理由によりベース領域の厚さを充分に薄く
できず高速動作の妨げになるという問題がある。
すためのポリＳｉ膜26を形成しておき、その部分に側面
が一致するようにベース領域23を形成しなければならな
い。このような理由により、ベース領域23の厚さをある
程度余裕をもたせる必要があり、最低限の薄さにするこ
とができない。またエピタキシャル成長により半導体結
晶層を形成するにも厚さ制御に一定の限界がある。その
結果、前述の理由によりベース領域の厚さを充分に薄く
できず高速動作の妨げになるという問題がある。
【０００８】本発明はこのような状況に鑑み、３ｃ- Ｓ
ｉＣ結晶層、Ｓｉ結晶層、３ｃ- ＳｉＣ結晶層構造のＨ
ＢＴでベース領域となるＳｉ結晶層を充分薄く形成する
ＨＢＴの構造および製法を提供することを目的とする。
ｉＣ結晶層、Ｓｉ結晶層、３ｃ- ＳｉＣ結晶層構造のＨ
ＢＴでベース領域となるＳｉ結晶層を充分薄く形成する
ＨＢＴの構造および製法を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明によるヘテロ接合
バイポーラトランジスタは、基板上に第１導電型の３ｃ
- 炭化ケイ素結晶層と第２導電型のケイ素結晶層と第１
導電型の３ｃ- 炭化ケイ素結晶層とが順次階段状に形成
され、前記二つの第１導電型の３ｃ- 炭化ケイ素結晶層
がコレクタ領域とエミッタ領域に、前記第２導電型のケ
イ素層がベース領域とされ、前記階段状部分で前記各領
域の電極が形成されてなることを特徴とするものであ
る。
バイポーラトランジスタは、基板上に第１導電型の３ｃ
- 炭化ケイ素結晶層と第２導電型のケイ素結晶層と第１
導電型の３ｃ- 炭化ケイ素結晶層とが順次階段状に形成
され、前記二つの第１導電型の３ｃ- 炭化ケイ素結晶層
がコレクタ領域とエミッタ領域に、前記第２導電型のケ
イ素層がベース領域とされ、前記階段状部分で前記各領
域の電極が形成されてなることを特徴とするものであ
る。
【００１０】また本発明によるヘテロ接合バイポーラト
ランジスタの製法は、基板上に第１導電型の３ｃ- 炭化
ケイ素結晶層をエピタキシャル成長する工程と、前記第
１導電型の３ｃ- 炭化ケイ素結晶層上にダミー層を形成
する工程と、前記ダミー層の一部を腐食除去し、露出し
た前記３ｃ- 炭化ケイ素結晶層をシードして前記ダミー
層上に第１導電型の３ｃ- 炭化ケイ素結晶層をエピタキ
シャル成長する工程と、表面に保護膜を形成すると共に
ベース領域形成場所の前記ダミー層を腐食除去し空洞を
形成する工程と、前記空洞にケイ素結晶層をエピタキシ
ャル成長する工程と、前記３ｃ- 炭化ケイ素結晶層のシ
ード部分から縦方向に成長した部分を除去し絶縁物を充
填する工程と、各領域の電極を形成する工程とからなる
ことを特徴とするものである。
ランジスタの製法は、基板上に第１導電型の３ｃ- 炭化
ケイ素結晶層をエピタキシャル成長する工程と、前記第
１導電型の３ｃ- 炭化ケイ素結晶層上にダミー層を形成
する工程と、前記ダミー層の一部を腐食除去し、露出し
た前記３ｃ- 炭化ケイ素結晶層をシードして前記ダミー
層上に第１導電型の３ｃ- 炭化ケイ素結晶層をエピタキ
シャル成長する工程と、表面に保護膜を形成すると共に
ベース領域形成場所の前記ダミー層を腐食除去し空洞を
形成する工程と、前記空洞にケイ素結晶層をエピタキシ
ャル成長する工程と、前記３ｃ- 炭化ケイ素結晶層のシ
ード部分から縦方向に成長した部分を除去し絶縁物を充
填する工程と、各領域の電極を形成する工程とからなる
ことを特徴とするものである。
【００１１】
【作用】本発明のＨＢＴの製法によれば、コレクタ領域
およびエミッタ領域とするＳｉＣ結晶層をダミー層を介
して形成したのち、ダミー層を腐蝕除去してＳｉ結晶層
をＳｉＣ結晶層のあいだにエピタキシャル成長させるた
め、ベース領域の厚さはダミー層の厚さで定まり、ダミ
ー層の厚さは精度よく制御でき、最低限の所望の厚さに
形成できる。
およびエミッタ領域とするＳｉＣ結晶層をダミー層を介
して形成したのち、ダミー層を腐蝕除去してＳｉ結晶層
をＳｉＣ結晶層のあいだにエピタキシャル成長させるた
め、ベース領域の厚さはダミー層の厚さで定まり、ダミ
ー層の厚さは精度よく制御でき、最低限の所望の厚さに
形成できる。
【００１２】しかも本発明の製法によれば、ベース領域
とするＳｉ結晶層の形成前にＳｉＣ結晶層の加工処理を
できるため、コレクタ領域、ベース領域、エミッタ領域
の横方向の長さを順次変えて階段状に形成でき、ベース
電極もベース領域の端部上面から取り出せ、ベース電極
取り出しのためのベース層厚さのマージンを取る必要が
なく薄いベース領域のＨＢＴ構造になる。
とするＳｉ結晶層の形成前にＳｉＣ結晶層の加工処理を
できるため、コレクタ領域、ベース領域、エミッタ領域
の横方向の長さを順次変えて階段状に形成でき、ベース
電極もベース領域の端部上面から取り出せ、ベース電極
取り出しのためのベース層厚さのマージンを取る必要が
なく薄いベース領域のＨＢＴ構造になる。
【００１３】
【実施例】つぎに図面を参照しながら本発明について説
明する。図１は本発明の一実施例であるＨＢＴの断面構
造を示す説明図である。
明する。図１は本発明の一実施例であるＨＢＴの断面構
造を示す説明図である。
【００１４】図１において、１はたとえばｐ型Ｓｉの半
導体基板、２はＳｉＯ2 膜、３はＳｉ3 Ｎ4 膜、４はｎ
型の下部３ｃ- ＳｉＣ結晶層で、トランジスタのコレク
タ領域を形成しており、５は同じくｎ型の上部３ｃ- Ｓ
ｉＣ結晶層で、トランジスタのエミッタ領域を形成して
いる。６はｐ型のＳｉ結晶層で、上部と下部の３ｃ-Ｓ
ｉＣ結晶層４、５のあいだに挟まれ、トランジスタのベ
ース領域を形成し、その端部は上部３ｃ- ＳｉＣ結晶層
５より延出し、その上部からベース電極を取り出せる構
造としている。７はＳｉＯ2 膜、８はＳｉ3 Ｎ4 膜、９
はＳＯＧ膜、10はパシベーション膜とするプラズマＣＶ
Ｄで形成したＳｉＯ2 膜で、11、12、13はそれぞれエミ
ッタ、ベース、コレクタの電極用アルミニウム配線であ
る。
導体基板、２はＳｉＯ2 膜、３はＳｉ3 Ｎ4 膜、４はｎ
型の下部３ｃ- ＳｉＣ結晶層で、トランジスタのコレク
タ領域を形成しており、５は同じくｎ型の上部３ｃ- Ｓ
ｉＣ結晶層で、トランジスタのエミッタ領域を形成して
いる。６はｐ型のＳｉ結晶層で、上部と下部の３ｃ-Ｓ
ｉＣ結晶層４、５のあいだに挟まれ、トランジスタのベ
ース領域を形成し、その端部は上部３ｃ- ＳｉＣ結晶層
５より延出し、その上部からベース電極を取り出せる構
造としている。７はＳｉＯ2 膜、８はＳｉ3 Ｎ4 膜、９
はＳＯＧ膜、10はパシベーション膜とするプラズマＣＶ
Ｄで形成したＳｉＯ2 膜で、11、12、13はそれぞれエミ
ッタ、ベース、コレクタの電極用アルミニウム配線であ
る。
【００１５】この構造でＳｉＯ2 膜７はべース領域６形
成のためのダミー層として形成したもので、ベース領域
６のダミー層を腐蝕除去する際の保護膜であるＳｉ3 Ｎ
4 膜８と異なった膜で選択エッチングできるものであれ
ばよい。またパシベーション膜10や電極用配線なども実
施例の材料に限定されるものではない。さらに導電型も
前述の実施例と逆にしても同様に形成できる。
成のためのダミー層として形成したもので、ベース領域
６のダミー層を腐蝕除去する際の保護膜であるＳｉ3 Ｎ
4 膜８と異なった膜で選択エッチングできるものであれ
ばよい。またパシベーション膜10や電極用配線なども実
施例の材料に限定されるものではない。さらに導電型も
前述の実施例と逆にしても同様に形成できる。
【００１６】本発明のＨＢＴの構成は第１導電型の３ｃ
- ＳｉＣ結晶層と第２導電型のＳｉ結晶層と第１導電型
の３ｃ- ＳｉＣ結晶層が階段状に形成され、３ｃ- Ｓｉ
Ｃ結晶層の二つがそれぞれコレクタ領域とエミッタ領域
に、Ｓｉ結晶層がベース領域に形成され、両ヘテロ接合
の縦型トランジスタを構成するると共に、それぞれの電
極が表面から直接これらの領域に接続されていることを
特徴としている。
- ＳｉＣ結晶層と第２導電型のＳｉ結晶層と第１導電型
の３ｃ- ＳｉＣ結晶層が階段状に形成され、３ｃ- Ｓｉ
Ｃ結晶層の二つがそれぞれコレクタ領域とエミッタ領域
に、Ｓｉ結晶層がベース領域に形成され、両ヘテロ接合
の縦型トランジスタを構成するると共に、それぞれの電
極が表面から直接これらの領域に接続されていることを
特徴としている。
【００１７】この構成にすることにより、エミッタ、コ
レクタ領域を形成する３ｃ- ＳｉＣ結晶層は、ベース領
域を形成するＳｉ結晶層よりもバンドギャップが広いた
め、エミッタ注入効率が向上し、また、コレクタ領域も
バンドギャップが広いため、ベース領域からコレクタ領
域への正孔（ｐｎｐトランジスタのばあいは電子）注入
を阻止でき、ベース領域を高濃度に形成して抵抗を小さ
くし、厚さを薄く形成することにより高速動作を実現で
き高周波動作にも対応することができる。
レクタ領域を形成する３ｃ- ＳｉＣ結晶層は、ベース領
域を形成するＳｉ結晶層よりもバンドギャップが広いた
め、エミッタ注入効率が向上し、また、コレクタ領域も
バンドギャップが広いため、ベース領域からコレクタ領
域への正孔（ｐｎｐトランジスタのばあいは電子）注入
を阻止でき、ベース領域を高濃度に形成して抵抗を小さ
くし、厚さを薄く形成することにより高速動作を実現で
き高周波動作にも対応することができる。
【００１８】つぎに本発明の一実施例であるＨＢＴの製
法の一例について説明する。図２〜７はその各製造工程
を示す図である。
法の一例について説明する。図２〜７はその各製造工程
を示す図である。
【００１９】まず図２〜３に示すように、基板上に３ｃ
- ＳｉＣ結晶層を形成する。具体例としては、ｐ型Ｓｉ
基板１を950 ℃、約30分間の熱処理をして2000オングス
トロームのＳｉＯ2 膜２を形成し、その表面に、ＣＶＤ
法によりＳｉ3 Ｎ4 膜３を500 オングストローム形成し
た。つぎにレジスト膜14を形成したのちＣＦ4 とＯ2 の
ガスを流して反応性イオンエッチング（以下、ＲＩＥと
いう）法により、ＳｉＯ2 膜２およびＳｉ3 Ｎ4 膜３の
一部を選択エッチングして第１の開口部15を形成した。
- ＳｉＣ結晶層を形成する。具体例としては、ｐ型Ｓｉ
基板１を950 ℃、約30分間の熱処理をして2000オングス
トロームのＳｉＯ2 膜２を形成し、その表面に、ＣＶＤ
法によりＳｉ3 Ｎ4 膜３を500 オングストローム形成し
た。つぎにレジスト膜14を形成したのちＣＦ4 とＯ2 の
ガスを流して反応性イオンエッチング（以下、ＲＩＥと
いう）法により、ＳｉＯ2 膜２およびＳｉ3 Ｎ4 膜３の
一部を選択エッチングして第１の開口部15を形成した。
【００２０】つづいてＣＶＤ法により、原料ガスとして
ＳｉＨ4 を５sccm、Ｃ3 Ｈ8 を５sccm反応炉に送入して
基板温度約1100℃で、30分間気相成長を行う。その際ド
ーパントとしてホスフィン（ＰＨ3 ）を0.1sccm 混入さ
せてｎ型の３ｃ- ＳｉＣ層４を3000オングストローム形
成した。そののち、前記３ｃ- ＳｉＣ層４の表面全面に
ＳＯＧを塗布し、ＲＩＥ法にてエッチバックを行い、表
面を平坦にした。
ＳｉＨ4 を５sccm、Ｃ3 Ｈ8 を５sccm反応炉に送入して
基板温度約1100℃で、30分間気相成長を行う。その際ド
ーパントとしてホスフィン（ＰＨ3 ）を0.1sccm 混入さ
せてｎ型の３ｃ- ＳｉＣ層４を3000オングストローム形
成した。そののち、前記３ｃ- ＳｉＣ層４の表面全面に
ＳＯＧを塗布し、ＲＩＥ法にてエッチバックを行い、表
面を平坦にした。
【００２１】つぎに図４に示すように３ｃ- ＳｉＣ層４
の表面にダミー層を形成する。具体例としては、３ｃ-
ＳｉＣ層４の表面に900 ℃、約10分間の熱処理により50
0 オングストロームのＳｉＯ2 膜７を形成した。そのの
ち、前述の第１の開口部15の上部のＳｉＯ2 膜７の部分
をホトレジスト工程により選択エッチングを行い第２の
開口部16を形成した。
の表面にダミー層を形成する。具体例としては、３ｃ-
ＳｉＣ層４の表面に900 ℃、約10分間の熱処理により50
0 オングストロームのＳｉＯ2 膜７を形成した。そのの
ち、前述の第１の開口部15の上部のＳｉＯ2 膜７の部分
をホトレジスト工程により選択エッチングを行い第２の
開口部16を形成した。
【００２２】つぎに、図５に示すように、ダミー層に形
成された第２の開口部により露出した３ｃ- ＳｉＣ結晶
層をシードとして再度ダミー層の上に３ｃ- ＳｉＣ結晶
層をエピタキシャル成長する。具体例としては、ＣＶＤ
法により、原料ガスとしてＳｉＨ4 を５sccm、Ｃ3 Ｈ8
を５sccm、ドーパントとしてＰＨ3 を0.1sccm 混入し
て、反応炉に送入し、基板温度1100℃、30分間の気相成
長を行い、ｎ型の３ｃ-ＳｉＣ結晶層５を3000オングス
トローム形成した。つづいてエミッタ領域として必要な
幅を残し、不要部分をイオンミリングにより除去し、Ｃ
ＶＤ法によりＳｉ3 Ｎ4 膜８を500 オングストローム形
成した。この際、ダミー層であるＳｉＯ2 膜７のベース
領域とする端部に第３の開口部を形成しておき、Ｓｉ3
Ｎ4 膜８で境界17を形成した。
成された第２の開口部により露出した３ｃ- ＳｉＣ結晶
層をシードとして再度ダミー層の上に３ｃ- ＳｉＣ結晶
層をエピタキシャル成長する。具体例としては、ＣＶＤ
法により、原料ガスとしてＳｉＨ4 を５sccm、Ｃ3 Ｈ8
を５sccm、ドーパントとしてＰＨ3 を0.1sccm 混入し
て、反応炉に送入し、基板温度1100℃、30分間の気相成
長を行い、ｎ型の３ｃ-ＳｉＣ結晶層５を3000オングス
トローム形成した。つづいてエミッタ領域として必要な
幅を残し、不要部分をイオンミリングにより除去し、Ｃ
ＶＤ法によりＳｉ3 Ｎ4 膜８を500 オングストローム形
成した。この際、ダミー層であるＳｉＯ2 膜７のベース
領域とする端部に第３の開口部を形成しておき、Ｓｉ3
Ｎ4 膜８で境界17を形成した。
【００２３】つぎに図６に示すように、ベース領域を形
成する部分のダミー層を腐蝕除去し空洞を形成する。具
体例としては、Ｓｉ3 Ｎ4 膜８の境界17と隣接した部分
をＣＦ4 とＯ2 ガスを流してＲＩＥ法により選択エッチ
ングして第４の開口部18を形成し、フッ酸により、ベー
ス領域とするダミー層であるＳｉＯ2 膜７をエッチング
除去して、二つの３ｃ- ＳｉＣ層４、５に挟まれた部分
に空洞19を形成した。
成する部分のダミー層を腐蝕除去し空洞を形成する。具
体例としては、Ｓｉ3 Ｎ4 膜８の境界17と隣接した部分
をＣＦ4 とＯ2 ガスを流してＲＩＥ法により選択エッチ
ングして第４の開口部18を形成し、フッ酸により、ベー
ス領域とするダミー層であるＳｉＯ2 膜７をエッチング
除去して、二つの３ｃ- ＳｉＣ層４、５に挟まれた部分
に空洞19を形成した。
【００２４】つぎに図７に示すように空洞19内部にＳｉ
結晶層をエピタキシャル成長する。具体例としては、反
応ガス、ＳｉＨ4 およびＢ2 Ｈ6 を100 ：１の割合で混
合したガスを反応炉に送入し、基板温度1150℃で５分間
エピタキシャル成長した結果、空洞19内にｐ型Ｓｉ結晶
層７が３ｃ- ＳｉＣ層４、５のあいだに形成された。
結晶層をエピタキシャル成長する。具体例としては、反
応ガス、ＳｉＨ4 およびＢ2 Ｈ6 を100 ：１の割合で混
合したガスを反応炉に送入し、基板温度1150℃で５分間
エピタキシャル成長した結果、空洞19内にｐ型Ｓｉ結晶
層７が３ｃ- ＳｉＣ層４、５のあいだに形成された。
【００２５】つぎに、上部ＳｉＣ結晶層およびＳｉ結晶
層をエピタキシャル成長する際にシードとした基板から
縦方向に形成されたＳｉＣ結晶層部分を除去し、絶縁物
を充填して各領域を電気的に分離する。そののち、パシ
ベーション膜を形成し、各電極配線をすることにより、
図１に示すようなＨＢＴを形成できる。
層をエピタキシャル成長する際にシードとした基板から
縦方向に形成されたＳｉＣ結晶層部分を除去し、絶縁物
を充填して各領域を電気的に分離する。そののち、パシ
ベーション膜を形成し、各電極配線をすることにより、
図１に示すようなＨＢＴを形成できる。
【００２６】具体例としてはレジスト膜で保護しＲＩＥ
法によりシード部分のＳｉＣ結晶層を除去した。つづい
て除去された空洞部にＳＯＧを塗布しアニールした。こ
の際、空洞部と表面の凹凸が多いため２回塗布して平坦
化を図った。そののち、ＲＩＥ法にてエッチバックを行
い表面を平坦化したのち、プラズマＣＶＤ法でＳｉＯ2
をデポジションした（図８参照）。つづいてエミッタ、
ベース、コレクタの電極コンタクトをとるためＲＩＥ法
でエッチングし、アルミニウムを5000オングストローム
スパッタし配線膜を形成した。
法によりシード部分のＳｉＣ結晶層を除去した。つづい
て除去された空洞部にＳＯＧを塗布しアニールした。こ
の際、空洞部と表面の凹凸が多いため２回塗布して平坦
化を図った。そののち、ＲＩＥ法にてエッチバックを行
い表面を平坦化したのち、プラズマＣＶＤ法でＳｉＯ2
をデポジションした（図８参照）。つづいてエミッタ、
ベース、コレクタの電極コンタクトをとるためＲＩＥ法
でエッチングし、アルミニウムを5000オングストローム
スパッタし配線膜を形成した。
【００２７】
【発明の効果】以上説明したように、本発明によれば、
エネルギーバンドギャップの広い３ｃ- ＳｉＣ層をエミ
ッタ領域とコレクタ領域に使用し、エネルギーバンドギ
ャップの狭いＳｉ結晶層をベース領域に使用しているた
めベースからコレクタに正孔または電子が注入されるこ
とがなくベース領域中の電気蓄積だけで速度が決まる。
エネルギーバンドギャップの広い３ｃ- ＳｉＣ層をエミ
ッタ領域とコレクタ領域に使用し、エネルギーバンドギ
ャップの狭いＳｉ結晶層をベース領域に使用しているた
めベースからコレクタに正孔または電子が注入されるこ
とがなくベース領域中の電気蓄積だけで速度が決まる。
【００２８】しかもベース形成領域をＣＶＤ法による酸
化膜などのダミー層であらかじめ成形しておき、エミッ
タ、コレクタ領域形成後にベース領域を形成するため、
薄いベース領域を正確に形成できる。
化膜などのダミー層であらかじめ成形しておき、エミッ
タ、コレクタ領域形成後にベース領域を形成するため、
薄いベース領域を正確に形成できる。
【００２９】さらにエミッタ、コレクタ、ベースのすべ
ての領域をエピタキシャル成長で形成するため、不純物
プロファイルを自由に設定できる。
ての領域をエピタキシャル成長で形成するため、不純物
プロファイルを自由に設定できる。
【００３０】以上の結果、コレクタやエミッタ領域に比
べ、バンドギャップが狭く、高濃度で、厚さの薄いベー
ス領域のＨＢＴをえられ、高速動作で増幅率が大きく高
周波数に対応できる素子をえられるという効果がある。
べ、バンドギャップが狭く、高濃度で、厚さの薄いベー
ス領域のＨＢＴをえられ、高速動作で増幅率が大きく高
周波数に対応できる素子をえられるという効果がある。
【図１】本発明の一実施例であるＨＢＴの断面説明図で
ある。
ある。
【図２】本発明の一実施例であるＨＢＴの製造工程の一
つを示す説明図である。
つを示す説明図である。
【図３】本発明の一実施例であるＨＢＴの製造工程の一
つを示す説明図である。
つを示す説明図である。
【図４】本発明の一実施例であるＨＢＴの製造工程の一
つを示す説明図である。
つを示す説明図である。
【図５】本発明の一実施例であるＨＢＴの製造工程の一
つを示す説明図である。
つを示す説明図である。
【図６】本発明の一実施例であるＨＢＴの製造工程の一
つを示す説明図である。
つを示す説明図である。
【図７】本発明の一実施例であるＨＢＴの製造工程の一
つを示す説明図である。
つを示す説明図である。
【図８】本発明の一実施例であるＨＢＴの製造工程の一
つを示す説明図である。
つを示す説明図である。
【図９】ＳｉＣ結晶層でエミッタ、コレクタ領域を形成
したＨＢＴの一例の断面説明図である。
したＨＢＴの一例の断面説明図である。
１ 半導体基板 ４ 下部３ｃ- ＳｉＣ結晶層（コレクタ領域） ５ 上部３ｃ- ＳｉＣ結晶層（エミッタ領域） ６ Ｓｉ結晶層（ベース領域） ７ ＳｉＯ2 膜 11 エミッタ電極 12 ベース電極 13 コレクタ電極
Claims (2)
- 【請求項１】 基板上に第１導電型の３ｃ- 炭化ケイ素
結晶層と第２導電型のケイ素結晶層と第１導電型の３ｃ
- 炭化ケイ素結晶層とが順次階段状に形成され、前記二
つの第１導電型の３ｃ- 炭化ケイ素結晶層がコレクタ領
域とエミッタ領域に、前記第２導電型のケイ素層がベー
ス領域とされ、前記階段状部分で前記各領域の電極が形
成されてなるヘテロ接合バイポーラトランジスタ。 - 【請求項２】 基板上に第１導電型の３ｃ- 炭化ケイ素
結晶層をエピタキシャル成長する工程、 前記第１導電型の３ｃ- 炭化ケイ素結晶層上にダミー層
を形成する工程、 前記ダミー層の一部を腐食除去し、露出した前記３ｃ-
炭化ケイ素結晶層をシードして前記ダミー層上に第１導
電型の３ｃ- 炭化ケイ素結晶層をエピタキシャル成長す
る工程、 表面に保護膜を形成すると共にベース領域形成場所の前
記ダミー層を腐食除去し空洞を形成する工程、 前記空洞にケイ素結晶層をエピタキシャル成長する工
程、 前記３ｃ- 炭化ケイ素結晶層のシード部分から縦方向に
成長した部分を除去し絶縁物を充填する工程および各領
域の電極を形成する工程からなることを特徴とするヘテ
ロ接合バイポーラトランジスタの製法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3341150A JPH05175216A (ja) | 1991-12-24 | 1991-12-24 | ヘテロ接合バイポーラトランジスタおよびその製法 |
| US07/993,779 US5378901A (en) | 1991-12-24 | 1992-12-21 | Heterojunction bipolar transistor and method for producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3341150A JPH05175216A (ja) | 1991-12-24 | 1991-12-24 | ヘテロ接合バイポーラトランジスタおよびその製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05175216A true JPH05175216A (ja) | 1993-07-13 |
Family
ID=18343720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3341150A Pending JPH05175216A (ja) | 1991-12-24 | 1991-12-24 | ヘテロ接合バイポーラトランジスタおよびその製法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5378901A (ja) |
| JP (1) | JPH05175216A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010177400A (ja) * | 2009-01-29 | 2010-08-12 | Nippon Telegr & Teleph Corp <Ntt> | バイポーラトランジスタの製造方法 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5468659A (en) * | 1994-03-10 | 1995-11-21 | Hughes Aircraft Company | Reduction of base-collector junction parasitic capacitance of heterojunction bipolar transistors |
| US6750484B2 (en) | 1996-12-09 | 2004-06-15 | Nokia Corporation | Silicon germanium hetero bipolar transistor |
| DE19755979A1 (de) | 1996-12-09 | 1999-06-10 | Inst Halbleiterphysik Gmbh | Silizium-Germanium-Heterobipolartransistor |
| US6368930B1 (en) * | 1998-10-02 | 2002-04-09 | Ziptronix | Self aligned symmetric process and device |
| JP2001127071A (ja) * | 1999-08-19 | 2001-05-11 | Hitachi Ltd | 半導体装置及びその製造方法 |
| AU2002305733A1 (en) * | 2001-05-30 | 2002-12-09 | Asm America, Inc | Low temperature load and bake |
| US6870204B2 (en) | 2001-11-21 | 2005-03-22 | Astralux, Inc. | Heterojunction bipolar transistor containing at least one silicon carbide layer |
| US7153772B2 (en) * | 2003-06-12 | 2006-12-26 | Asm International N.V. | Methods of forming silicide films in semiconductor devices |
| US20070054460A1 (en) * | 2005-06-23 | 2007-03-08 | Atmel Corporation | System and method for providing a nanoscale, highly selective, and thermally resilient silicon, germanium, or silicon-germanium etch-stop |
| US20060292809A1 (en) * | 2005-06-23 | 2006-12-28 | Enicks Darwin G | Method for growth and optimization of heterojunction bipolar transistor film stacks by remote injection |
| US20080050883A1 (en) * | 2006-08-25 | 2008-02-28 | Atmel Corporation | Hetrojunction bipolar transistor (hbt) with periodic multilayer base |
| US20070102834A1 (en) * | 2005-11-07 | 2007-05-10 | Enicks Darwin G | Strain-compensated metastable compound base heterojunction bipolar transistor |
| US8530934B2 (en) | 2005-11-07 | 2013-09-10 | Atmel Corporation | Integrated circuit structures containing a strain-compensated compound semiconductor layer and methods and systems related thereto |
| US20070148890A1 (en) * | 2005-12-27 | 2007-06-28 | Enicks Darwin G | Oxygen enhanced metastable silicon germanium film layer |
| US20070262295A1 (en) * | 2006-05-11 | 2007-11-15 | Atmel Corporation | A method for manipulation of oxygen within semiconductor materials |
| US8278176B2 (en) * | 2006-06-07 | 2012-10-02 | Asm America, Inc. | Selective epitaxial formation of semiconductor films |
| US7789965B2 (en) * | 2006-09-19 | 2010-09-07 | Asm Japan K.K. | Method of cleaning UV irradiation chamber |
| US7569913B2 (en) * | 2006-10-26 | 2009-08-04 | Atmel Corporation | Boron etch-stop layer and methods related thereto |
| US7495250B2 (en) * | 2006-10-26 | 2009-02-24 | Atmel Corporation | Integrated circuit structures having a boron- and carbon-doped etch-stop and methods, devices and systems related thereto |
| US7550758B2 (en) * | 2006-10-31 | 2009-06-23 | Atmel Corporation | Method for providing a nanoscale, high electron mobility transistor (HEMT) on insulator |
| US8367548B2 (en) * | 2007-03-16 | 2013-02-05 | Asm America, Inc. | Stable silicide films and methods for making the same |
| US20080289650A1 (en) * | 2007-05-24 | 2008-11-27 | Asm America, Inc. | Low-temperature cleaning of native oxide |
| US7759199B2 (en) * | 2007-09-19 | 2010-07-20 | Asm America, Inc. | Stressor for engineered strain on channel |
| US7871937B2 (en) | 2008-05-16 | 2011-01-18 | Asm America, Inc. | Process and apparatus for treating wafers |
| US20110042685A1 (en) * | 2009-08-18 | 2011-02-24 | Qs Semiconductor Australia Pty Ltd | Substrates and methods of fabricating epitaxial silicon carbide structures with sequential emphasis |
| US8367528B2 (en) * | 2009-11-17 | 2013-02-05 | Asm America, Inc. | Cyclical epitaxial deposition and etch |
| US9885123B2 (en) | 2011-03-16 | 2018-02-06 | Asm America, Inc. | Rapid bake of semiconductor substrate with upper linear heating elements perpendicular to horizontal gas flow |
| US8809170B2 (en) | 2011-05-19 | 2014-08-19 | Asm America Inc. | High throughput cyclical epitaxial deposition and etch process |
| US9064796B2 (en) | 2012-08-13 | 2015-06-23 | Infineon Technologies Ag | Semiconductor device and method of making the same |
| GB2555451A (en) * | 2016-10-28 | 2018-05-02 | Univ Warwick | Coated wafer |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6343359A (ja) * | 1986-08-08 | 1988-02-24 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置およびその製造方法 |
| JP2519740B2 (ja) * | 1987-08-26 | 1996-07-31 | 住友電気工業株式会社 | ヘテロ接合トランジスタ及びその製造法 |
| JPH01140664A (ja) * | 1987-11-26 | 1989-06-01 | Fujitsu Ltd | バイポーラ型半導体装置及びその製造方法 |
| JPH02154429A (ja) * | 1988-12-06 | 1990-06-13 | Fujitsu Ltd | 半導体装置 |
| JP2860138B2 (ja) * | 1989-03-29 | 1999-02-24 | キヤノン株式会社 | 半導体装置およびこれを用いた光電変換装置 |
| JP3150376B2 (ja) * | 1991-09-30 | 2001-03-26 | ローム株式会社 | ヘテロ接合バイポーラトランジスタの製法 |
-
1991
- 1991-12-24 JP JP3341150A patent/JPH05175216A/ja active Pending
-
1992
- 1992-12-21 US US07/993,779 patent/US5378901A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010177400A (ja) * | 2009-01-29 | 2010-08-12 | Nippon Telegr & Teleph Corp <Ntt> | バイポーラトランジスタの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5378901A (en) | 1995-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05175216A (ja) | ヘテロ接合バイポーラトランジスタおよびその製法 | |
| US5308785A (en) | Isolation technique for silicon germanium devices | |
| US5432120A (en) | Method for producing a laterally limited single-crystal region with selective epitaxy and the employment thereof for manufacturing a bipolar transistor as well as a MOS transistor | |
| JPH08306700A (ja) | 半導体装置及びその製造方法 | |
| US5962879A (en) | Super self-aligned bipolar transistor | |
| JP2001345446A (ja) | 縦形ｍｏｓトランジスタ及びその製造方法 | |
| JP3150376B2 (ja) | ヘテロ接合バイポーラトランジスタの製法 | |
| JPH09283440A (ja) | 選択エピタキシャル膜の形成方法 | |
| US5897359A (en) | Method of manufacturing a silicon/silicon germanium heterojunction bipolar transistor | |
| JP3545503B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH01274470A (ja) | バイポーラ・トランジスタ装置及びその製造方法 | |
| EP0180457B1 (en) | Semiconductor integrated circuit device and method for producing same | |
| CN100452426C (zh) | 半导体器件及其制造方法 | |
| WO2004023544A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4288852B2 (ja) | バイポーラトランジスタの製造方法 | |
| US6653714B2 (en) | Lateral bipolar transistor | |
| US7091578B2 (en) | Bipolar junction transistors and methods of manufacturing the same | |
| JPH1116840A (ja) | ＳｉＣ半導体装置とその製造方法 | |
| US7368361B2 (en) | Bipolar junction transistors and method of manufacturing the same | |
| CN100594582C (zh) | 量子点形成方法 | |
| JPH0684934A (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
| JPS6273667A (ja) | 半導体素子の製造方法 | |
| JP4026347B2 (ja) | 化合物半導体バイポーラトランジスタの製造方法 | |
| JP3233690B2 (ja) | バイポーラトランジスタの製法 | |
| JP3300645B2 (ja) | 半導体装置及びその製造方法 |