JP4026347B2 - 化合物半導体バイポーラトランジスタの製造方法 - Google Patents

化合物半導体バイポーラトランジスタの製造方法 Download PDF

Info

Publication number
JP4026347B2
JP4026347B2 JP2001313171A JP2001313171A JP4026347B2 JP 4026347 B2 JP4026347 B2 JP 4026347B2 JP 2001313171 A JP2001313171 A JP 2001313171A JP 2001313171 A JP2001313171 A JP 2001313171A JP 4026347 B2 JP4026347 B2 JP 4026347B2
Authority
JP
Japan
Prior art keywords
layer
film
emitter
collector
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001313171A
Other languages
English (en)
Other versions
JP2003124223A (ja
Inventor
健 川崎
謙司 小谷
昌輝 柳沢
誠司 八重樫
浩 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2001313171A priority Critical patent/JP4026347B2/ja
Priority to US10/268,097 priority patent/US6664610B2/en
Publication of JP2003124223A publication Critical patent/JP2003124223A/ja
Application granted granted Critical
Publication of JP4026347B2 publication Critical patent/JP4026347B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/6631Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318Heterojunction transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • H01L29/7371Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、III−V族化合物半導体で形成されたバイポーラトランジスタの製造方法に関する。
【0002】
【従来の技術】
ヘテロ接合バイポーラトランジスタ(Hetero-junction Bipolar Transistor:HBT)は、高速光通信システムの送受信器用の増幅器として利用されるようになりつつある。HBTは、優れた高周波特性を有しているが、それでもなお、高周波特性を更に向上させるべく様々な試みがなされている。その中には、例えば、コレクタ又はサブコレクタをメサ状に形成するといった試みがある。
【0003】
【発明が解決しようとする課題】
本発明者らは、メサ状のコレクタ又はサブコレクタを有するHBTの製造に起因する問題点を見出した。InGaAs/InP系のメサ状サブコレクタを有するHBTの製造プロセスを例示しながら、その問題点を説明する。InP基板上にサブコレクタ層(InGaAs)が成長される。このサブコレクタ層がエッチングされて加工されてサブコレクタメサが形成される。このサブコレクタメサを覆うようにコレクタ層(InGaAs)、ベース層(InGaAs)、エミッタ層(InP)、及びエミッタコンタクト層(InGaAs)が順に成長される。エミッタ層は、下地のサブコレクタの形状を反映して屈曲している。エミッタコンタクト層はエッチングされてエミッタコンタクト領域が形成されると、このエッチングにより露出したエミッタ層の屈曲部には、エッチピットが発生してしまう。エッチピットが多数発生すれば、HBTの製造歩留まりが低下してしまう。
【0004】
本発明は、エッチピットを低減可能な構造を有する化合物半導体バイポーラトランジスタ製造方法を提供することを目的とする。
【0005】
【課題を解決するための手段】
本発明は、化合物半導体バイポーラトランジスタを製造する方法であって、基板上に設けられたコレクタ膜をエッチングして、所定の方向に延びる凹部を形成する工程と、有機金属気相堆積法により前記凹部を埋めるように、ベース膜を前記基板上に形成する工程と、前記ベース膜上に、エミッタ膜及びコンタクト膜を順に形成する工程と、前記コンタクト膜をエッチングしてエミッタコンタクト層を形成する工程とを備え、前記凹部の幅は、前記ベース膜の表面が平坦化されるように調整されている。
また、本発明は、化合物半導体ヘテロバイポーラトランジスタを製造する方法であって、基板上に設けられたサブコレクタ膜をエッチングして、所定の方向に延びる凹部を形成する工程と、有機金属気相堆積法により前記凹部を埋めるように、コレクタ膜を前記基板上に形成する工程と、前記コレクタ膜上に、ベース膜、エミッタ膜、及びコンタクト膜を順に形成する工程と、前記コンタクト膜をエッチングしてエミッタコンタクト層を形成する工程とを備え、前記凹部の幅は、前記コレクタ膜の表面が平坦化されるように調整されている。
本発明では、前記凹部の断面は台形状であり、前記凹部の開口部の幅は、1.0μm以上であり、2.5μm以下であることが好ましい。また、本発明では、前記凹部の断面は台形状であり、前記凹部の底部における幅は、0.5μm以上であり、2.0μm以下であることが好ましい。
【0006】
本発明の一側面に係る化合物半導体バイポーラトランジスタは、基板上に設けられ一対のエッジを有するコレクタ層と、コレクタ層の一対のエッジを覆うように設けられたベース層と、ベース層上に設けられたエミッタ層と、エミッタ層上に設けられたエミッタコンタクト層とを備える。エミッタ層のエッジは、エミッタコンタクト層のエッジから離れており、エミッタ層の表面は平坦化されている。エミッタ層がコレクタ層による段差に応じて屈曲している化合物半導体バイポーラトランジスタにおいては、エミッタ層の屈曲部にはエッチピットが発生してしまう。しかし、本発明の一側面に係る化合物半導体バイポーラトランジスタにおいては、エミッタ層の表面は平坦化されるので、エッチピットを低減でき、歩留まりを向上できる。エミッタ層が屈曲すると、その表面にはある特定の結晶面が現れる。すると、エッチング速度が速くなる部分が生じ、その結果、エッチピットが生じてしまう。
【0007】
本発明の別の側面に係る化合物半導体バイポーラトランジスタは、基板上に設けられ一対のエッジを有するサブコレクタ層と、サブコレクタ層の一対のエッジを覆うように設けられたコレクタ層と、コレクタ層上に設けられたベース層と、ベース層上に設けられたエミッタ層と、エミッタ層上に設けられたエミッタコンタクト層とを備える。エミッタ層のエッジは、エミッタコンタクト層のエッジから離れており、エミッタ層の表面は平坦化されている。このようにしても、エミッタコンタクト層を形成する際に、エッチピットを低減できる。
【0008】
また、上記の化合物半導体バイポーラトランジスタは、エミッタ層上に設けられたベース電極を更に備えると好ましい。このようにすれば、ベース層がエミッタ層で覆われるようにできるため、ベース漏れ電流が低減される。
【0009】
本発明の一側面に係るバイポーラトランジスタの製造方法は、化合物半導体バイポーラトランジスタを製造する方法であって、(1)基板上に設けられたコレクタ膜をエッチングして、所定の方向に延びる凹部を形成する工程と、(2)この凹部を埋めるように、ベース膜を基板上に形成する工程と、(3)ベース膜上にエミッタ膜及びコンタクト膜を順に形成する工程と、(4)コンタクト膜をエッチングしてエミッタコンタクト層を形成する工程とを備える。この製造方法によれば、凹部を埋めるようにベース膜が形成されるので、ベース膜の表面が平坦化される。したがって、ベース膜上に形成されるエミッタ膜の表面は平坦となる。そのため、エミッタコンタクト層を形成する際に、エミッタ膜のエッチピットを低減できる。
【0010】
本発明の別の側面に係るバイポーラトランジスタの製造方法は、化合物半導体ヘテロバイポーラトランジスタを製造する方法であって、(1)基板上に設けられたサブコレクタ膜をエッチングして、所定の方向に延びる凹部を形成する工程と、(2)この凹部を埋めるように、コレクタ膜を基板上に形成する工程と、(3)コレクタ膜上に、ベース膜、エミッタ膜、及びコンタクト膜を順に形成する工程と、(4)コンタクト膜をエッチングしてエミッタコンタクト層を形成する工程とを備える。このようにしても、エミッタ膜の表面を平坦とすることができるので、エミッタコンタクト層を形成する際に、エミッタ膜のエッチピットを低減できる。
【0011】
本発明の別の側面に係るバイポーラトランジスタの製造方法は、化合物半導体バイポーラトランジスタを製造する方法であって、(1)基板上に設けられたコレクタ膜をエッチングして、所定の方向に延びる凹部を形成する工程と、(2)有機金属化学堆積法によりベース膜を形成する工程と、(3)ベース膜上に、エミッタ膜及びコンタクト膜を順に形成する工程と、(4)コンタクト膜をエッチングしてエミッタコンタクト層を形成する工程とを備える。この製造方法によれば、有機金属化学堆積法によりベース膜が形成されるので、凹部が容易に埋められ、ベース膜の表面は平坦化される。そのため、ベース膜上に形成されるエミッタ膜の表面も平坦となる。したがって、エミッタコンタクト層を形成する際に、エミッタ膜のエッチピットを低減できる。
【0012】
本発明の別の側面に係るバイポーラトランジスタの製造方法は、化合物半導体ヘテロバイポーラトランジスタを製造する方法であって、(1)基板上に設けられたサブコレクタ膜をエッチングして、所定の方向に延びる凹部を形成する工程と、(2)有機金属化学堆積法によりコレクタ膜を形成する工程と、(3)コレクタ膜上に、ベース膜、エミッタ膜、及びコンタクト膜を順に形成する工程と、(4)コンタクト膜をエッチングしてエミッタコンタクト層を形成する工程とを備える。
【0013】
上記の凹部の幅は2μm以下であると好適である。これにより、ベース膜又はコレクタ膜を形成する際、凹部が容易に埋められる。そのため、ベース膜の表面又はコレクタ膜の表面が平坦化される。
【0014】
上記のコレクタ膜は湿式エッチング法によりエッチングされて凹部が形成されると好ましい。また、上記のサブコレクタ膜は湿式エッチング法によりエッチングされて凹部が形成されると好ましい。このようにすれば、凹部は、その底部の幅が開口部の幅よりも小さくなるように形成され得る。凹部がこのように形成されると、凹部を有する基板上にベース膜又はコレクタ膜を形成する際、凹部が容易且つ確実に埋められる。よって、これらの膜の表面は平坦化される。したがって、エミッタコンタクト層の形成の際、エミッタ膜のエッチピットが低減される。
【0015】
【発明の実施の形態】
以下、図面を参照しながら、本発明によるバイポーラトランジスタ及びその製造方法の好適な実施形態について説明する。特に、III-V族化合物半導体ヘテロ接合バイポーラトランジスタ(Hetero-junction Bipolar Transistor:HBT)を作製する場合について説明する。なお、以下の説明においては、同一の要素には同一の符号を用いることとし、重複する説明は省略する。また、図面においては、InP基板上に成長される各エピタキシャル層の層厚の比率など、寸法比率は説明のものとは必ずしも一致していない。さらに、結晶面方位及び結晶軸方向は、例示的に示されたものであり、結晶学的に等価なものを含む。
【0016】
(第1の実施形態)
次に、図1(A)〜(C)を参照しながら、第1の実施形態のHBTの構成について説明する。図1(A)は、第1の実施形態のHBTの平面図である。図1(B)は、図1(A)のI−I線に沿った断面図である。図1(C)は、図1(A)のII−II線に沿った断面図である。図1(B),(C)において、HBT1は、半絶縁性InP基板2、バッファ層30、サブコレクタ層40、コレクタ層80、ベース層90、エミッタ層100、及びエミッタコンタクト層110を有する。
【0017】
バッファ層30は、アンドープInGaAsより構成され、300nm程度の厚さを有する。サブコレクタ層40は、n型InGaAsより構成され、300nm程度の厚さを有する。サブコレクタ層40にはSiが高濃度に添加されている。サブコレクタ層40の電子濃度は、例えば、0.5〜2.0×1019cm-3とすることができる。サブコレクタ層40は、図1(B),(C)に図示の通り、メサ状である。このメサ形状は、図1(A)に示すように、二対の辺で囲まれる領域にある。その一方の対の縁は結晶方位の[1−10]方向に延び、他方の対の縁は結晶方位の[110]方向に延びる。一方の対の縁は、図1(B)に示す通り、順メサ形状を有する。
【0018】
コレクタ層80はアンドープInGaAsより構成される。図1(B)に示されるように、コレクタ層80は、サブコレクタ層40の他方の縁を覆うように形成されており、また、二対の辺で囲まれる領域に形成されている。結晶方位[110]に関して、コレクタ層80の幅はサブコレクタ層40の幅よりも広い。また、コレクタ層80の上面は、図1(B),(C)に示すように、ほぼ平坦である。コレクタ層80の厚さは、サブコレクタ層40の上では400nm程度であり、バッファ層30の上では800nm程度である。ベース層90は、p型InGaAsより構成され、その厚さは約50nmである。また、ベース層90の平面形状は、コレクタ層80とほぼ同一である。ベース層90にはZnが高濃度に添加されており、例えば、ベース層60の正孔濃度は1〜3×1019cm-3程度である。また、ベース層90には、Znに替わり炭素(C)が添加されてもよい。
【0019】
エミッタ層100はn型InPより構成され、その厚さは10nm程度である。図1(B),(C)に示すように、エミッタ層100の表面は平坦である。また、エミッタ層100は、二対の辺に囲まれる領域に形成され、結晶方位[110]に関し、エミッタ層100はサブコレクタ層40より広い幅を有する。また、図1(B),(C)に示すように、エミッタ層100は、ベース層90及びコレクタ層80とほぼ同一の形状を有する。エミッタ層100にはSiが添加されており、エミッタ層100の電子濃度は4×1018cm-3程度である。エミッタ層100の厚さは、5nm以上20nm以下であると好ましい。その理由は、以下の通りである。5nm以下であると、エミッタ領域の厚さが薄くなり過ぎるためにエミッタとして機能しなくなり、トランジスタ動作が実現されなくなる。また、後述するように、HBT1においては、ベース電流がエミッタ層100をトンネリングする。エミッタ層100の厚さが20nm以上であると、トンネル電流、つまり、ベース電流が流れ難くなる。トランジスタ動作が劣化してしまうこととなる。
【0020】
エミッタコンタクト層110は、n型InGaAsから構成される。エミッタコンタクト層110は、エミッタ層100に接するとともに、サブコレクタ層40の上方に位置するよう形成されている。また、エミッタコンタクト層110の側面とエミッタ層100の側面とは離れている。エミッタコンタクト層110の側面は、結晶方位[1−10]方向に沿って逆メサ形状であり、結晶方位[110]方向に沿って順メサ形状である。また、エミッタコンタクト層110の厚さは250nm程度である。エミッタコンタクト層110には、電子濃度の異なる2つ領域が設けられている。2つの領域のうち一方は、エミッタ層100との界面から約50nm以内に位置する下部領域であり、この領域の電子濃度は約5×1018cm-3である。他方は下部領域上に位置する上部領域であり、この上部領域の電子濃度は約2×1019cm-3である。上部領域の電子濃度を高くすることにより、エミッタコンタクト層110とエミッタ電極15(後述)とのオーム性接触が容易に実現される。
【0021】
また、HBT1は、図1(B),(C)に示す通り、エミッタコンタクト層110上にエミッタ電極15を有し、エミッタ層100を介してベース電極16を有する。さらに、HBT1は、図1(C)に示す通り、サブコレクタ層40の上面にコレクタ電極17を有する。これらの電極15,16,17は、チタン(Ti)、白金(Pt)、及び金(Au)といった金属から構成されると好ましい。また、エミッタ電極15の上に引き出し配線25が設けられ、ベース電極16の上に引き出し配線26が設けられ、コレクタ電極17の上に引き出し配線27が設けられている。引き出し配線25,26,27は、例えば、アルミニウム(Al)により構成される。さらに、HBT1は、各電極15,16,17の間の絶縁及び半導体層の保護のために、窒化ケイ素(Si34、以下SiN)といった絶縁材料からなる絶縁膜31、32を有する。
【0022】
次に、第1の実施形態のHBT1の動作について説明する。エミッタ接地回路においてHBT1を動作させる場合、ベース・エミッタ電流は以下の経路を通って流れる。すなわち、ベース・エミッタ電流は、ベース−エミッタ間に印加される順バイアス電圧により、ベース電極16からエミッタ層100をトンネルしてベース層90へ流入する。流入した電流はベース層90中を基板2の表面と平行に流れ、エミッタ層100に達する。この電流は、エミッタ層100からエミッタコンタクト層110を介してエミッタ電極15に至る。また、コレクタ・エミッタ電流は以下のように流れる。すなわち、コレクタ−エミッタ間に印加される電圧によって、コレクタ・エミッタ電流は、コレクタ電極17、サブコレクタ層40、コレクタ層80、ベース層90、エミッタ層100、及びエミッタコンタクト層110を経てエミッタ電極15へと流れる。このとき、この電流は、コレクタ層80の一部分を流れてベース層90に流れ込む。コレクタ層80の電流通過部が電流増幅に寄与する実効的なコレクタ領域としての役割を有している。言い換えると、サブコレクタ層40により、コレクタ層80内に実効的なコレクタ領域が形成されている。
【0023】
さらに、コレクタ・エミッタ電流は、コレクタ領域からベース層90を通過してエミッタ層100に流れる。このとき、この電流は、エミッタ層100の一部分を流れてエミッタコンタクト層110に流れ込む。すなわち、エミッタ層100のこの部分が電流増幅に寄与する実効的なエミッタ領域として機能する。また、エミッタ層100において、ベース電極16が形成されている部分は、電流増幅に寄与するエミッタ領域としてではなく、ベース・エミッタ電流の経路としての役割を有する。
【0024】
次に、第1の実施形態のHBT1が奏する効果について説明する。HBT1の効果は、主として、コレクタ層80、ベース層90、及びエミッタ層100がメサ状のサブコレクタ層40の上に形成されるにもかかわらず、それらの上面が実質的に平坦になるように形成されることから生じる。これらの層80,90,100がサブコレクタ層40の形状に従って屈曲していると、サブコレクタ層40のエッチングの際に、屈曲部にはエッチピットが発生してしまう。このため、歩留まりを向上できない事態となる。しかし、HBT1においては、これらの層80,90,100はほぼ平坦に形成され、屈曲することがないため、エッチピットの発生が防止される。そのため、HBT1の電気的特性の悪化を防止できるとともに、製造歩留まりを向上できる。なお、このような効果については、第2の実施形態において詳述する。
【0025】
さらに、HBT1においては、ベース層90はエミッタ層100により覆われるため、ベース層90の表面はエミッタ層100により保護されるという効果が奏される。例えばベース層の表面が露出される場合には、製造工程中に他の工程において化学薬品又は空気に表面が晒され、ベース層表面に表面準位が形成されてしまう。そのため、この表面準位を介したベース漏れ電流が増加する可能性がある。しかしながら、第1の実施形態のHBT1においては、ベース層90はエミッタ層で覆われているため、表面準位を介したベース漏れ電流が低減される。しかも、このエミッタ層100はベース層90上にMOCVDにより連続して成長されることもできるため、ベース層90の表面の表面準位密度を更に低減させることができる。その結果、この表面準位に起因するベース漏れ電流が更に低減される。
【0026】
また、InPからなるエミッタ層100上にSiN膜を堆積する場合には、例えばGaInAs層上にSiN膜を堆積する場合に比べ、SiN膜はパッシベーション膜としてより効果的に機能する。これは、InP膜の表面にSiN膜を堆積する場合には、GaInAs膜の表面にSiN膜を堆積する場合に比べて、SiN膜との間に形成される界面準位密度が低いためである。HBT1においては、InPからなるエミッタ層100によりベース層90が覆われるため、ベース漏れ電流が低減される。
【0027】
さらにまた、第1の実施形態のHBT1が有する他の利点としては、ベース・コレクタ間容量の低減による高周波動作特性の改善を挙げることができる。すなわち、サブコレクタ層40がコレクタ層80に覆われているため、ベース・コレクタ間の容量に寄与する面積がサブコレクタ層40で制限される。そのため、ベース・コレクタ間の容量の低減が可能となり、高周波特性が改善される。また、ベース層90は表面が平坦化されたコレクタ層80上に形成されるため、ベース層90の厚さは例えば50nm程度と比較的薄くできる。そのため、HBT1の高周波特性が改善される。
【0028】
(第2の実施形態)
次に、第2の実施形態として、HBTの製造方法を説明する。図2〜図9は、第1の実施形態のHBTの製造方法における各主要工程時のHBTの構成を示す概略図である。また、これら各図において、A図は平面図であり、B図はA図のI−I線に沿った断面図であり、C図はA図のII−II線に沿った断面図である。
【0029】
また、この製造方法の各主要工程のうち第1及び第2エピタキシャル成長工程(後述)においては、有機金属化学気相堆積(Metal Organic Chemical Vapor Deposition:MOCVD)法が採用される。この堆積方法では、トリエチルガリウム(Triethyl Gallium:TEGa)、トリメチルインジウム(Trimethyl Indium:TMIn)、アルシン(AsH3)、及びホスフィン(PH3)を原料として用いることができる。また、エピタキシャル成長される半導体膜の導電型及びキャリア濃度の制御のため、n型不純物ドーピング原料としてシラン(SiH4)を、p型不純物ドーピング原料としてジエチル亜鉛(Diethyl Zinc:DEZn)又は四塩化炭素(CCl4)を用いることができる。これらの原料を適宜組み合わせてMOCVD装置のチャンバに供給し、さらに原料の供給量を適宜調整することによって、所定の組成比及びキャリア濃度を有する半導体層が得られる。各半導体層の成長温度は適宜設定されて良いが、結晶性を考慮すれば、いずれの層についても600℃〜750℃が好ましい。
【0030】
(第1エピタキシャル成長工程)
第1エピタキシャル成長工程では、半絶縁性のInP基板2の(001)面上に、バッファ膜3とサブコレクタ膜4とがMOCVD装置により順次エピタキシャル成長される(図2(A)〜(C))。バッファ膜3は、アンドープInGaAsより構成され、厚さは300nm程度である。サブコレクタ膜4は、n型InGaAsより構成され、厚さは300nm程度である。サブコレクタ膜4にはSiが高濃度に添加されており、その電子濃度は1×1019cm-3程度である。
【0031】
(サブコレクタ層形成工程)
次に、サブコレクタ膜4上にレジスト膜が塗布され、フォトリソグラフィによりマスク層5が形成される(図3(A)〜(C))。マスク層5は、所定の方向に延びる開口部5a,5bを有する。開口部5a,5bの各々は、二対の辺により囲まれる領域に形成される。開口部5a,5bにおいて、一対の辺は結晶方位[1−10]の方向に延び、他の一対の辺は結晶方位[110]の方向に延びる。また、開口部5a,5bの各々は、結晶方位[110]の方向に関し、1.6μm程度の幅を有する。
【0032】
続いて、このマスク層5を用いてサブコレクタ膜4がエッチングされる。このエッチングには、硫酸(H2SO4)と過酸化水素水(H22)と純水(H2O)とを、H2SO4:H22:H2O=1:1:500の比率で含むエッチング液が使用される。このエッチングにより、図4(A)及び(B)に示す通り、2つの凹部6a,6bが形成される。また、凹部6a,6bの間にサブコレクタ層40が形成され、凹部6aの図中左側にメサ部7aが形成され、凹部6bの図中右側にメサ部7bが形成されている。サブコレクタ層40及びメサ部7a,7bの側面は、図4(B)に示す通り、順メサ状となる。そのため、凹部6a,6bの断面は台形状となる。凹部6a,6bの開口部における幅(図4(B)に示すWT)は1.6μm程度であり、その底部における幅(図4(B)に示すWB)は0.8μm程度である。これまでの工程によりサブコレクタ層40が形成される(図4(A)〜(C))。
【0033】
(第2エピタキシャル成長工程)
InP基板2上にコレクタ膜8、ベース膜9、エミッタ膜10、及びエミッタコンタクト膜11がMOCVD装置で順にエピタキシャル成長される。このとき、各膜9〜11の成長の際には、所定のドーパント原料が所定の供給量で供給され、それぞれの電子濃度又は正孔濃度が実現される。なお、エミッタコンタクト膜11の成長中には、SiH4の供給量を増加される。これにより、電子濃度1×1018cm-3程度の下部領域と、電子濃度2×1019cm-3程度の上部領域とが形成される。
【0034】
コレクタ膜8はアンドープInGaAsよりなる。コレクタ膜8の成長の際には、凹部6a,6bが埋め込まれ、コレクタ膜8の表面は、図5(A)に示す通り、平坦化されることとなる。コレクタ膜8の表面が平坦化されるため、その上に成長されるベース膜9、エミッタ膜10、及びエミッタコンタクト膜11の表面も平坦となる。コレクタ膜8の表面が平坦化されるのは、凹部6a,6bが埋め込まれるためである。コレクタ膜8表面の平坦性は、凹部6a,6bの幅に依存する。本発明者らの研究結果によれば、開口部における幅(図5(B)中のWT)は1.0μm以上2.5μm以下であると好ましい。この幅が1.0μmより狭いと、コレクタ膜8の凹部6a,6bの上方にある部分が凸状となってしまう。また、幅が2.5μmより広いと、コレクタ膜8を十分に平坦化できなくなってしまう。なお、凹部6a,6bの底部における幅(図5(B)中のWB)でいえば、0.5μm以上2.0μm以下が好ましい。
【0035】
(エミッタコンタクト形成工程)
続いて、エミッタコンタクト膜11がレジスト膜で被覆される。所定のフォトマスクを用いて、所定のパターンを有するマスク層が形成される。このマスク層を用いて、エッチング液により、エミッタコンタクト膜11の所定の部分を除去して、エミッタコンタクト層110が形成する(図6(A)〜(C))。このエッチング液は、リン酸(H3PO4)と過酸化水素水(H22)と純水(H2O)とがH3PO4:H22:H2O=5:1:10の比率で含む。このエッチング液によれば、エミッタ膜10(InP)に対するエッチング速度は、エミッタコンタクト膜11(InGaAs)に対するエッチング速度よりも十分に低い。そのため、エミッタコンタクト膜11がエッチングされてエミッタ膜10が露出した後には、エッチングの進行が非常に遅くなる。これにより、エッチングが実質上停止される。エッチング後のエミッタコンタクト層110の断面形状は、図6(B)及び(C)から分かる通り、結晶方位の[1−10]方向に伸びる縁では逆メサ状となり、結晶方位の[110]方向に延びる縁では順メサ状となる。
【0036】
(素子分離工程)
続いて、素子分離エッチングのためのマスク層を形成する。このマスク層は、エミッタコンタクト層110、エミッタ層100、ベース層90、及びコレクタ層80を覆う。エッチングは2段階で行なわれる。先ず、塩酸と純水とを含むエッチング液が用いられ、マスク層で覆われていない部分のエミッタ膜10(n型InP)が除去される。このエッチング液は選択性を有しているので、エミッタ膜10がエッチングされてベース膜9(InGaAs)が露出した後には、エッチングの進行が非常に遅くなる。よって、エッチングの進行が事実上停止される。次に、硫酸(H2SO4)と過酸化水素水(H22)と純水(H2O)とが、H2SO4:H22:H2O=1:1:500の比率で混合されたエッチング液を用いてエッチングが行われる。エッチングにより、マスク層に覆われていない領域に設けられた、ベース膜9、コレクタ膜8、メサ部7a,7b、及びバッファ膜3が除去される。以上により、InP基板2上の複数個のHBTは電気的に互いに分離される(図7(A)〜(C))。
【0037】
(エミッタ形成工程)
素子分離が完了した後、InP基板2の上に所定パターンを有するマスク層を形成する。このマスク層は、エミッタコンタクト層110を覆うように形成される。また、このマスク層は、その一方の対の辺が[110]方位に延び、他方の対の辺は[1−10]方向に延びる。その後、素子分離エッチングと同様に2段階でエッチングが行なわれる。すなわち、塩酸と純水との混合液がエッチング液として用いられ、エッチング用マスクで覆われていない部分のエミッタ膜10(n型InP)が除去され、エミッタ層100が得られる。
【0038】
(主要部メサ形成工程)
次に、硫酸(H2SO4)と過酸化水素水(H22)と純水(H2O)とを、H2SO4:H22:H2O=1:1:500の比率で含むエッチング液を用いて、マスク層に覆われていないベース膜9及びコレクタ膜8が除去されて、ベース層90及びコレクタ層80が形成される。また、コレクタ膜8のエッチング後、100nm程度のオーバーエッチングを行なうとと好ましい。オーバーエッチングにより、マスク層に覆われていない部分において、サブコレクタ層40が確実に露出することとなる。これまでの工程により、コレクタ層80、ベース層90、及びエミッタ層100を有する主要部メサ120が得られる(図8(A)〜(C))。
【0039】
(電極形成工程)
続いて、ベース電極16及びエミッタ電極15がセルフアラインメントプロセスにより以下のように形成される。主要部メサ120を有するInP基板2上にSiN膜がCVD(Chemical Vapor Deposition:CVD)法により形成される。当該SiN膜上にエッチング用マスクを形成する。エッチング用マスクは、エミッタ層100及びエミッタコンタクト層110上に開口部を有する。次に、反応性イオンエッチング(Reactive Ion Etching:RIE)を行なうと、レジスト開口部のSiN膜が除去される。ここで、このエッチングにより除去されない部分が絶縁膜31となり、レジストの開口部にエミッタ層100とエミッタコンタクト層110とが露出する。
【0040】
プラズマエッチング終了後、エッチング用マスクを除去することなく、真空蒸着法を用いて、白金(Pt)、チタン(Ti)、白金(Pt)、及び金(Au)といった金属膜をInP基板2上に順に堆積する。エミッタコンタクト層110の結晶方位の[1−10]方向に伸びる縁に逆メサ構造であるため、エミッタ層100上のエミッタコンタクトの縁に隣接する部分には、金属膜が堆積されない。そのため、エミッタ電極15とベース電極16とは分離される。このようなセルフアラインメントプロセスを用いることにより、ベース電極16,18はエッチング等を行なうことなく容易に形成される。また、このプロセスによれば、ベース電極16,18との分離が確保されるとともに、実効的なエミッタ領域に近接してベース電極16を設けることができる。よって、ベース電極16からベース領域(エミッタ領域下に位置するベース層部分)を経てエミッタ領域へ流れる電流の経路を短くできる。そのため、ベース抵抗が減少され、HBTの高周波特性が向上される。
【0041】
次に、リフトオフ法により、上記の真空蒸着の際にエッチング用マスク(レジスト膜)上に形成された金属膜を除去する。これにより、エミッタ電極15及びベース電極16が完成する。高純度窒素ガス雰囲気中における400℃で約1分間の熱処理により、ベース電極16とエミッタ層70(アンドープInP)とのオーム性接触が実現される。
【0042】
その後、コレクタ電極を形成する。レジスト膜にパターンを形成しレジストマスクを得る。このレジストマスクは、コレクタ電極17が形成されるべき部分に開口部を有する。このレジストマスクを用いて、当該マスクの開口部に現れる絶縁膜31をRIEにより除去する。続いて、エッチング液により、エミッタ層70と、ベース層60と、コレクタ層80とをエッチングする。これにより、レジストマスクの開口部にサブコレクタ層40が露出する。ここで用いるエッチング液は、塩酸と純水との混合液、及び硫酸(H2SO4)と過酸化水素水(H22)と純水(H2O)とをH2SO4:H22:H2O=1:1:500の比率で含む。この後、リフトオフ法により、コレクタ電極17を形成する。レジストマスクをInP基板2上に残したまま、Ti,Pt,及びAuからなる金属膜を真空蒸着法により堆積する。続けて、レジストマスクを剥離すると、コレクタ電極17が形成される。ここまでの工程により、エミッタ電極15、ベース電極16、及びコレクタ電極17が完成する(図9(A)〜(C))。
【0043】
(引き出し電極形成工程)
次に、InP基板2上に、各電極15,16,17を覆うように、SiNといった絶縁膜32をCVD法により堆積する。この絶縁膜32上に、レジスト/酸化ケイ素(SiO2)/レジストからなる3層の多層膜を形成した後、この多層膜に開口部を形成して多層膜マスクを得る。この開口部は、ベース電極16に接続する引き出し配線26、及びコレクタ電極17に接続する引き出し配線27が形成される部分に設けられる。続けて、多層膜マスクを用いて絶縁膜32のエッチングを行ない、引き出し配線26,27用のスルーホールを形成する。この後、Al膜といった金属膜を形成する。次に、絶縁膜32上に残しておいた多層膜マスクを剥離すると、引き出し配線26,27が形成される。この後、引き出し配線26,27を形成した手順と同様の方法により、エミッタ電極15に接続される引き出し配線25のためのスルーホールを絶縁膜32に形成する。そして、Al膜といった金属膜を形成し、リフトオフ法により引き出し配線25を形成する。以上の工程により、図1(A)〜(C)に示すHBT1が得られる。
【0044】
続いて、第2の実施形態のHBTの製造方法においては、メサ部7aとサブコレクタ層40との間に凹部6aが設けられ、サブコレクタ層40とメサ部7bとの間に凹部6bが設けられる。この後、コレクタ膜8がエピタキシャル成長される。このコレクタ膜8はサブコレクタ層40を覆うとともにように成長される。そのため、コレクタ膜8の表面は平坦化される。したがって、コレクタ膜8の上に順に成長されるベース膜9の表面及びエミッタ膜10の表面も平坦となる。
【0045】
図10を参照しながら、コレクタ膜、ベース膜、及びエミッタ膜が下地のサブコレクタ層による段差に応じて曲がる場合に生じる問題について、説明する。図10(A)は、凹部を設けることなく形成したサブコレクタ層を示す上面スケッチ図である。図10(B)は、当該サブコレクタ層上に順次堆積されたコレクタ膜、ベース膜、エミッタ膜、及びエミッタコンタクト膜からなるメサを示す上面スケッチ図である。図10(C)は、エミッタコンタクト膜がエッチングされて形成されたエミッタコンタクト層とエミッタ膜の表面とを示す上面スケッチ図である。図10(D)は、図10(A)のIII−III線に沿う断面の概略図である。図10(E)は、図10(B)のIV−IV線に沿う断面の概略図である。図10(F)は、図10(C)のV−V線に沿う断面の概略図である。
【0046】
サブコレクタ層の側面は、図10(A),(D)に示すように、順メサ形状である。このサブコレクタ層の形成の際に凹部を設けなかったため、第1の実施形態におけるメサ部7a,7bは形成されていない。このような構成において、コレクタ膜、ベース膜、エミッタ膜、及びエミッタコンタクト膜を順に堆積すると、図10(B)に示すように、平面形状がほぼ八角形であるメサが形成される。これらの膜は、図10(E)に示す通り、サブコレクタ層による段差に応じて屈曲している。また、その平面形状がほぼ八角形となる理由は、サブコレクタ層の側面又は角部に現れる結晶面によって上記の膜の堆積速度が異なることにあると考えられる。ここで、この八角形状のメサには[111]面、[211]面、及び[331]面といった結晶面が現れている。この状態でエミッタコンタクト膜をエッチングすると、露出したエミッタ膜には多数のエッチピットが生じる。図10(C)を参照すると、これらのエッチピットは[211]面及び[331]面と[100]面との境界部に特に多数生じていることが分かる。これは、これらの結晶面と[100]面との境界部では、エッチング速度が速くなるためと推測される。また、エミッタ膜は25nm程度と比較的薄いため、エミッタ膜には貫通孔が形成されてしまう。この場合には、エミッタ膜の下部のベース膜がエッチングされてしまう。
【0047】
しかし、第2の実施形態によるHBT1の製造方法によれば、エミッタ膜はほぼ平坦となるように形成されるので、エミッタ膜の表面に[111]面、[211]面、及び[331]面といった結晶面が現れ難い。したがって、エッチングによるエッチピットが低減される。また、HBT1の製造歩留まりの低下も防止できる。
【0048】
(第3の実施形態)
次に、第3の実施形態によるHBTについて説明する。第3の実施形態のHBTは、サブコレクタ層を有していない点、及びサブコレクタ層の代りにメサ形状のコレクタ層を有する点を除いて、第1の実施形態のHBT200とほぼ同様の構成を有する。以下、相違点を中心に、第3の実施形態のHBTを説明する。
【0049】
図11(A)は、第3の実施形態のHBTの平面図である。図11(B)は、図11(A)のVI−VI線に沿った断面図である。図11(C)は、図11(A)のVII−VII線に沿った断面図である。図11(B),(C)において、HBT200は、半絶縁性InP基板2、バッファ層30、コレクタ層800、ベース層900、エミッタ層100、エミッタコンタクト層110を有する。コレクタ層800は、n型InGaAsより構成され、400nm程度の厚さを有する。また、コレクタ層800にはSiが添加されており、その電子濃度は、例えば、1.0〜10.0×1017cm-3とすることができる。コレクタ層800の一方の一対の縁は結晶方位の[1−10]方向に延び、他方の一対の縁は結晶方位の[110]方向に延びる。結晶方位の[1−10]方向に延びる縁は、図11(B)に示す通り、順メサ形状を有する。
【0050】
ベース層900は、p型InGaAsより構成され、メサ状のコレクタ層800を覆うように設けられる。また、ベース層900の上面は、図11(A),(B)に示すように、ほぼ平坦である。ベース層900の厚さは、コレクタ層40の上では100nm程度であり、バッファ層30の上では500nm程度である。また、図11(A)を参照すると、ベース層900のは略矩形状である。ベース層900が平坦であるため、ベース層900上に形成されるエミッタ層100も平坦である。エミッタ層100は、結晶方位[110]に関し、コレクタ層800より広い幅を有する。エミッタ層100上にはエミッタコンタクト層110が形成されている。なお、バッファ層30、エミッタ層100、及びエミッタコンタクト層110は、そのIn組成比x、キャリア濃度、及び形状の点において、第1の実施形態のHBT1において各々対応する層とほぼ等しいが、これに限定されるものではない。
【0051】
また、HBT200は、図11(B),(C)に示す通り、エミッタコンタクト層110上にエミッタ電極15を有し、エミッタ層100を介してベース電極16を有する。HBT200は、図11(C)に示す通り、コレクタ層800の上面の一部にコレクタ電極170を有する。また、エミッタ電極15の上に引き出し配線25が設けられ、ベース電極16の上に引き出し配線26が設けられ、コレクタ電極170の上に引き出し配線270が設けられている。HBT200は、窒化ケイ素といった絶縁材料からなる絶縁膜31、32を有する。
【0052】
HBT200は以下のように製造される。半絶縁性のInP基板2の(001)面上に、バッファ膜とコレクタ膜とがMOCVD装置により順にエピタキシャル成長される。コレクタ膜には2つの凹部が形成される。この凹部は、第1の実施形態における凹部6a,6bとほぼ同一の形状及び寸法を有するものであってよい。凹部の形成によりコレクタ層800が形成される。次に、コレクタ層800及び凹部を有する基板2上にベース膜、エミッタ膜、及びエミッタコンタクト膜が順にエピタキシャル成長される。ベース膜はコレクタ層80の表面を覆うとともに凹部を埋めるように成長されるため、その表面は平坦化される。したがって、ベース膜上に成長されるエミッタ膜及びエミッタコンタクト膜もまた表面が平坦となる。なお、ベース膜表面の平坦性は凹部の幅に依存するため、その幅は上記の値に限らず調整されてよい。
【0053】
続いて、エミッタコンタクト膜上にマスク層が形成される。このマスク層はレジスト膜がパターニングされ、所定のパターンを有するように形成される。このマスク層の矩形の一対の辺が[1−10]方向に延びている。マスク層形成後、エッチング液より、エミッタコンタクト膜がエッチングされてエミッタコンタクト層110が形成される。このエッチング液は、リン酸(H3PO4)と過酸化水素水(H22)と純水(H2O)とがH3PO4:H22:H2O=5:1:10の比率で含む。エミッタコンタクト層110の形成後、素子分離工程、主要部メサの形成工程、電極形成工程、及び引き出し配線形成工程が第2の実施形態と同様に順次実施され、HBT200が完成する。
【0054】
エミッタコンタクト層110の形成の際には、エミッタ膜がエッチング液に晒されることとなる。ここで、エミッタ膜がコンタクト層の形状に応じて屈曲していると、屈曲部にエッチピットが発生してしまう。しかし、上述の通り、エミッタ膜の表面は平坦化されているので、エッチピットが低減される。また、その製造歩留まりの低下を防止できる。
【0055】
ベース層900の厚さは、エミッタ層100とコレクタ層40との間において100nm程度であり、エミッタ層100とバッファ層30との間において500nm程度である。すなわち、ベース層900は、エミッタコンタクト層110の下方に比べてベース電極16の下方において厚く形成される。そのため、ベース電流が流れる流路の断面積がベース電極16の下方において大きくなる。その結果、ベース抵抗が低減される。したがって、HBT200は、ベース抵抗の低減に伴って高周波特性が改善されるといった利点を有する。
【0056】
以上、実施形態を用いて本発明に係るバイポーラトランジスタについて説明したが、本発明は上記実施形態に限られることなく、種々に変形可能である。以上の実施の形態において好適な実施例として、InxGa1-xAs半導体のIn組成比xは、InP基板に対して格子整合するように選択され、好ましくはx=0.53である。ここで、格子整合とは半導体層の格子定数と基板の格子定数との差が概ね−0.1〜+0.1%の場合を意味する。また、アンドープとは不純物が意図的にはドープされていないことを意味する。
【0057】
上記の実施形態のおいては、InP基板上に形成されるHBTを説明したが、本発明に係るバイポーラトランジスタは、GaAs/AlGaAs系、或いはGaAs/InGaP系などの材料系から構成されてよい。また、本発明に係るバイポーラトランジスタの製造方法は、GaAs基板上に形成されるGaAs/AlGaAs系、或いはGaAs/InGaP系などのHBTを含む様々なバイポーラトランジスタの作製に好適に適用し得る。
【0058】
また、凹部の形成に際しては、エッチング後の凹部の側面が傾斜し、凹部の開口部幅が底面の幅よりも広くなるように形成されると好適である。よって、凹部の形成の際には、凹部をこのような形状に形成し得るエッチング液であれば、上記のエッチング液に限らず、適宜選択してよい。
【0059】
さらに、上記実施形態においては、エミッタ層100の形成に使用したエッチングマスクはレジスト膜で形成したが、金属、WSi等のシリサイド膜、又はSiO2若しくはSiNx等の誘電体膜で形成されても良い。
【0060】
【発明の効果】
以上説明したように、本発明によるバイポーラトランジスタにおいては、エミッタ層が平坦化されている。そのため、エミッタコンタクト層を形成するエッチングの際に、エッチピットが低減される。したがって、エッチピットを低減可能な構造を有する化合物半導体バイポーラトランジスタが提供される。
【図面の簡単な説明】
【図1】図1(A)は、第1の実施形態のHBTの平面図である。図1(B)は、図1(A)のI−I線に沿った断面図である。図1(C)は、図1(A)のII−II線に沿った断面図である。
【図2】図2(A)は、第1の実施形態のHBTの製造方法における一主要工程時のHBTの平面図である。図2(B)は、図2(A)のI−I線に沿った断面図である。図2(C)は、図2(A)のII−II線に沿った断面図である。
【図3】図3(A)は、第1の実施形態のHBTの製造方法における一主要工程時のHBTの平面図である。図3(B)は、図3(A)のI−I線に沿った断面図である。図3(C)は、図3(A)のII−II線に沿った断面図である。
【図4】図4(A)は、第1の実施形態のHBTの製造方法における一主要工程時のHBTの平面図である。図4(B)は、図4(A)のI−I線に沿った断面図である。図4(C)は、図4(A)のII−II線に沿った断面図である。
【図5】図5(A)は、第1の実施形態のHBTの製造方法における一主要工程時のHBTの平面図である。図5(B)は、図5(A)のI−I線に沿った断面図である。図5(C)は、図5(A)のII−II線に沿った断面図である。
【図6】
図6(A)は、第1の実施形態のHBTの製造方法における一主要工程時のHBTの平面図である。図6(B)は、図6(A)のI−I線に沿った断面図である。図6(C)は、図6(A)のII−II線に沿った断面図である。
【図7】
図7(A)は、第1の実施形態のHBTの製造方法における一主要工程時のHBTの平面図である。図7(B)は、図7(A)のI−I線に沿った断面図である。図7(C)は、図7(A)のII−II線に沿った断面図である。
【図8】
図8(A)は、第1の実施形態のHBTの製造方法における一主要工程時のHBTの平面図である。図8(B)は、図8(A)のI−I線に沿った断面図である。図8(C)は、図8(A)のII−II線に沿った断面図である。
【図9】
図9(A)は、第1の実施形態のHBTの製造方法における一主要工程時のHBTの平面図である。図9(B)は、図9(A)のI−I線に沿った断面図である。図9(C)は、図9(A)のII−II線に沿った断面図である。
【図10】
図10(A)は、凹部を設けることなく形成したサブコレクタ層を示すスケッチ図である。図10(B)は、図10(A)のサブコレクタ層上に堆積されたメサを示すスケッチ図である。図10(C)は、エミッタコンタクト層及びエミッタ膜の表面を示すスケッチ図である。図10(D)は、図10(A)のIII−III線に沿う断面の概略図である。図10(E)は、図10(B)のIV−IV線に沿う断面の概略図である。図10(F)は、図10(C)のV−V線に沿う断面の概略図である。
【図11】
図11(A)は、第3の実施形態のHBTの平面図である。図11(B)は、図1(A)のVI−VI線に沿った断面図である。図11(C)は、図1(A)のVII−VII線に沿った断面図である。
【符号の説明】
1…HBT、2…基板、3…バッファ膜、4…サブコレクタ膜、5…マスク層、5a,5b…開口部、6a,6b…凹部、7…エミッタ膜、7a,7b…メサ部、8…コレクタ膜、9…ベース膜、10…エミッタ膜、11…エミッタコンタクト膜、15…エミッタ電極、16…ベース電極、17…コレクタ電極、25,26,28…引き出し配線、30…バッファ層、31,32…絶縁膜、40…サブコレクタ層、50…コレクタ層、60…ベース層、70…エミッタ層、80…コレクタ層、90…ベース層、100…エミッタ層、110…エミッタコンタクト層、120…主要部メサ、200…HBT、170…コレクタ電極、270…引き出し配線、800…コレクタ層、900…ベース層。

Claims (4)

  1. 化合物半導体バイポーラトランジスタを製造する方法であって、
    基板上に設けられたコレクタ膜をエッチングして、所定の方向に延びる凹部を形成する工程と、
    有機金属気相堆積法により前記凹部を埋めるように、ベース膜を前記基板上に形成する工程と、
    前記ベース膜上に、エミッタ膜及びコンタクト膜を順に形成する工程と、
    前記コンタクト膜をエッチングしてエミッタコンタクト層を形成する工程と
    を備え
    前記凹部の幅は、前記ベース膜の表面が平坦化されるように調整されている方法。
  2. 化合物半導体ヘテロバイポーラトランジスタを製造する方法であって、
    基板上に設けられたサブコレクタ膜をエッチングして、所定の方向に延びる凹部を形成する工程と、
    有機金属気相堆積法により前記凹部を埋めるように、コレクタ膜を前記基板上に形成する工程と、
    前記コレクタ膜上に、ベース膜、エミッタ膜、及びコンタクト膜を順に形成する工程と、
    前記コンタクト膜をエッチングしてエミッタコンタクト層を形成する工程と
    を備え
    前記凹部の幅は、前記コレクタ膜の表面が平坦化されるように調整されている方法。
  3. 前記凹部の断面は台形状であり、前記凹部の開口部の幅は、1.0μm以上であり、2.5μm以下である、請求項1又は請求項2に記載された方法。
  4. 前記凹部の断面は台形状であり、前記凹部の底部における幅は、0.5μm以上であり、2.0μm以下である、請求項1又は請求項2に記載された方法。
JP2001313171A 2001-10-10 2001-10-10 化合物半導体バイポーラトランジスタの製造方法 Expired - Fee Related JP4026347B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001313171A JP4026347B2 (ja) 2001-10-10 2001-10-10 化合物半導体バイポーラトランジスタの製造方法
US10/268,097 US6664610B2 (en) 2001-10-10 2002-10-10 Bipolar transistor and the method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001313171A JP4026347B2 (ja) 2001-10-10 2001-10-10 化合物半導体バイポーラトランジスタの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007210930A Division JP4930269B2 (ja) 2007-08-13 2007-08-13 化合物半導体バイポーラトランジスタ

Publications (2)

Publication Number Publication Date
JP2003124223A JP2003124223A (ja) 2003-04-25
JP4026347B2 true JP4026347B2 (ja) 2007-12-26

Family

ID=19131704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001313171A Expired - Fee Related JP4026347B2 (ja) 2001-10-10 2001-10-10 化合物半導体バイポーラトランジスタの製造方法

Country Status (2)

Country Link
US (1) US6664610B2 (ja)
JP (1) JP4026347B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4788096B2 (ja) * 2003-06-04 2011-10-05 住友電気工業株式会社 ヘテロ接合バイポーラトランジスタ
JP4930269B2 (ja) * 2007-08-13 2012-05-16 住友電気工業株式会社 化合物半導体バイポーラトランジスタ
JP2019220501A (ja) 2018-06-15 2019-12-26 株式会社村田製作所 半導体装置
JP2020102581A (ja) * 2018-12-25 2020-07-02 株式会社村田製作所 バイポーラトランジスタ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291134A (ja) 1993-04-06 1994-10-18 Yokogawa Electric Corp ヘテロ接合バイポ―ラトランジスタの製造方法
US5834800A (en) * 1995-04-10 1998-11-10 Lucent Technologies Inc. Heterojunction bipolar transistor having mono crystalline SiGe intrinsic base and polycrystalline SiGe and Si extrinsic base regions
US5981985A (en) 1996-06-24 1999-11-09 The Trustees Of Columbia University In The City Of New York Heterojunction bipolar transistor with buried selective sub-collector layer, and methods of manufacture
US6531722B2 (en) 2001-02-26 2003-03-11 Sumitomo Electric Industries, Ltd. Bipolar transistor

Also Published As

Publication number Publication date
JP2003124223A (ja) 2003-04-25
US20030075737A1 (en) 2003-04-24
US6664610B2 (en) 2003-12-16

Similar Documents

Publication Publication Date Title
JP3319472B2 (ja) 半導体装置とその製造方法
US4751195A (en) Method of manufacturing a heterojunction bipolar transistor
US7923754B2 (en) Bipolar transistor
JP4288852B2 (ja) バイポーラトランジスタの製造方法
EP0430086A2 (en) Hetero junction bipolar transistor and its manufacturing method
US20040016941A1 (en) Hetero-junction bipolar transistor and a manufacturing method of the same
US5296389A (en) Method of fabricating a heterojunction bipolar transistor
US6653714B2 (en) Lateral bipolar transistor
JP4026347B2 (ja) 化合物半導体バイポーラトランジスタの製造方法
JP3565274B2 (ja) バイポーラトランジスタ
JP3846347B2 (ja) バイポーラトランジスタおよびその製造方法
JP3843884B2 (ja) バイポーラトランジスタの製造方法
US6531722B2 (en) Bipolar transistor
JP4930269B2 (ja) 化合物半導体バイポーラトランジスタ
JP3941538B2 (ja) バイポーラトランジスタ
JP4224980B2 (ja) バイポーラトランジスタ
JPH07106343A (ja) ヘテロバイポーラ型半導体装置とその製造方法
JP3135003B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP2004055691A (ja) ヘテロ接合バイポーラトランジスタ、及びヘテロ接合バイポーラトランジスタを製造する方法
JP4558161B2 (ja) ヘテロ接合型バイポーラトランジスタの製造方法
JPH098055A (ja) ヘテロバイポーラ型半導体装置及びその製造方法
JPH0737900A (ja) 半導体装置およびその製造方法
JPH08195401A (ja) 半導体装置及びその製造方法
JPH10303213A (ja) 半導体装置及びその製造方法
JPH0575169B2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070918

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071001

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131019

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees