JP3846347B2 - バイポーラトランジスタおよびその製造方法 - Google Patents
バイポーラトランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP3846347B2 JP3846347B2 JP2002089587A JP2002089587A JP3846347B2 JP 3846347 B2 JP3846347 B2 JP 3846347B2 JP 2002089587 A JP2002089587 A JP 2002089587A JP 2002089587 A JP2002089587 A JP 2002089587A JP 3846347 B2 JP3846347 B2 JP 3846347B2
- Authority
- JP
- Japan
- Prior art keywords
- mesa
- film
- subcollector
- group iii
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 57
- 239000000758 substrate Substances 0.000 claims description 44
- 239000013078 crystal Substances 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 25
- 150000001875 compounds Chemical class 0.000 claims description 21
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 13
- 238000005530 etching Methods 0.000 description 45
- 239000010931 gold Substances 0.000 description 16
- 239000002184 metal Substances 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 12
- 239000010936 titanium Substances 0.000 description 10
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 9
- 238000001020 plasma etching Methods 0.000 description 9
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052681 coesite Inorganic materials 0.000 description 6
- 229910052906 cristobalite Inorganic materials 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 229910052682 stishovite Inorganic materials 0.000 description 6
- 229910052905 tridymite Inorganic materials 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 239000011259 mixed solution Substances 0.000 description 5
- 239000002994 raw material Substances 0.000 description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 230000001154 acute effect Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- HJUGFYREWKUQJT-UHFFFAOYSA-N tetrabromomethane Chemical compound BrC(Br)(Br)Br HJUGFYREWKUQJT-UHFFFAOYSA-N 0.000 description 3
- PHLXSNIEQIKENK-UHFFFAOYSA-N 2-[[2-[5-methyl-3-(trifluoromethyl)pyrazol-1-yl]acetyl]amino]-4,5,6,7-tetrahydro-1-benzothiophene-3-carboxamide Chemical compound CC1=CC(C(F)(F)F)=NN1CC(=O)NC1=C(C(N)=O)C(CCCC2)=C2S1 PHLXSNIEQIKENK-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 101100230601 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) HBT1 gene Proteins 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- HQWPLXHWEZZGKY-UHFFFAOYSA-N diethylzinc Chemical compound CC[Zn]CC HQWPLXHWEZZGKY-UHFFFAOYSA-N 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 2
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、III−Ｖ族化合物半導体で形成されたバイポーラトランジスタおよびその製造方法に関する。
【０００２】
【従来の技術】
ヘテロ接合バイポーラトランジスタ(Hetero-junction Bipolar Transistor：ＨＢＴ)は、電流利得が高く、且つ高周波特性に優れるため、高速光通信システムの送受信器用の増幅器として利用されるようになりつつある。ＨＢＴでは、エミッタ領域がベース領域よりも大きいエネルギーバンドギャップ(Ｅｇ)を有するため、ベース領域のキャリア濃度を高くしてもエミッタ注入効率が高く維持される。そのため、ＨＢＴは優れた高周波特性を示すこととなる。
【０００３】
【発明が解決しようとする課題】
しかし、高周波特性を更に向上するためには解決すべき種々の課題があり、その一つにベース・コレクタ間容量がある。ベース・コレクタ間の容量が高いと、高周波特性が悪化してしまう。この容量を低減できる構造として、コレクタ層に接続する低抵抗サブコレクタメサを備えたＨＢＴが知られている。このような構成とすれば、コレクタ電極をサブコレクタメサ上に形成できるため、コレクタの面積を小さくできる。よって、ベース・コレクタ間の容量が低下し、高周波特性が向上される。
【０００４】
上記のようなサブコレクタメサを有するバイポーラトランジスタにおいては、コレクタ抵抗を低減するため、サブコレクタメサの厚さは５００ｎｍ程度とされる。そのため、サブコレクタメサの厚さに相当する比較的高い段差部が形成される。コレクタ電極と外部回路を電気的に接続するための引き出し配線は、上記のような段差部上に設けられる。本発明者らの知見によれば、このような引き出し配線には断線が生じる場合がある。
【０００５】
また、ＩｎＰ基板を用いて製造されるバイポーラトランジスタでは、サブコレクタメサはＩｎＧａＡｓで形成される。このとき、サブコレクタメサは、ＩｎＰ基板上にエピタキシャル成長された半導体膜がリン酸系のエッチング液によりエッチングされて形成される。このエッチング液は、選択性を有するため、ＩｎＧａＡｓからなるサブコレクタメサをＩｎＰ基板上に形成する際に、好適に使用される。しかし、このエッチングを用いると、サブコレクタメサの縁部には逆メサ状の側面が形成される。段差が５００ｎｍ程度であり、縁部が鋭角状に折れ曲がった段差部上に引き出し配線が設けられると、引き出し配線の形成時に段差部で断線が生じる場合がある。
【０００６】
そこで、本発明は、引き出し配線の断線に伴う不具合を低減できる構造を有するバイポーラトランジスタを提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明に係るバイポーラトランジスタは、主面を有する半導体基板と、半導体基板の主面上に設けられるサブコレクタメサと、サブコレクタメサ上に設けられ、該サブコレクタメサに接続されたコレクタ電極と、コレクタ電極に接続された配線と、サブコレクタメサ上に設けられ、コレクタ層、ベース層、およびエミッタ層を含む主要部メサと、を備える。ベース層は第１のIII−Ｖ族化合物半導体から構成される。エミッタ層は第１のIII−Ｖ族化合物半導体よりもエネルギーバンドギャップが大きい第２のIII−Ｖ族化合物半導体から構成される。主要部メサは、半導体結晶方位の〔０１１〕方向またはこれと等価な方向に沿って伸びる側壁面を有している。上記サブコレクタメサは、上記〔０１１〕方向またはこれと等価な方向に沿って伸びており１または複数の突起を有する縁を備える。上記の配線は、サブコレクタメサの縁を通過して側壁面に交差する方向に伸びている。
【０００８】
上記の構成によれば、主要部メサは半導体結晶方位の〔０１１〕方向またはこれと等価な方向に沿って伸びる側壁を有している。コレクタ電極と接続する配線は、この側壁と交差する方向に伸び、サブコレクタメサの縁を通過している。この縁は、基板の主面に沿って伸びる複数の突起を有している。よって、配線は、突起の形状に従って折れ曲がることとなる。突起の形状に従って折れ曲がる場合には、配線の少なくとも一部が鈍角状に折れ曲がるように配線を設けることができる。鈍角状に折れ曲がる部分では、配線は、断線されることなく、確実に形成される。
【０００９】
複数の突起のそれぞれは複数の側面を有しており、複数の側面のうち少なくとも一つの側面は順メサ形状を有すると好適である。このようにすれば、上記の配線は確実に鈍角状に折れ曲がる。したがって、配線の断線を抑制できる。
【００１０】
複数の突起のそれぞれは複数の側面を有しており、複数の側面のうち少なくとも一つの側面の結晶面方位は、（００１）面またはこれと等価な面であると好ましい。このようにしても、配線の断線が抑制される。
【００１１】
また、上記の第１のIII−Ｖ族化合物半導体はＩｎＧａＡｓであり、第２のIII−Ｖ族化合物半導体はＩｎＰであると好ましい。さらにまた、第１のIII−Ｖ族化合物半導体はＩｎＧａＡｓであり、第２のIII−Ｖ族化合物半導体はＧａＩｎＡｓＰもしくはＩｎＡｌＡｓであってよい。これらの組合せによれば、配線の断線に伴う不具合が低減され、且つ高周波特性に優れるバイポーラトランジスタが提供される。
【００１２】
本発明に係るバイポーラトランジスタの製造方法は、半導体基板上に半導体膜を形成する工程と、半導体膜上に、コレクタ層と、第１のIII−Ｖ族化合物半導体から構成されるベース層と、第１のIII−Ｖ族化合物半導体よりもエネルギーバンドギャップが大きい第２のIII−Ｖ族化合物半導体から構成されるエミッタ層とを含む主要部メサを形成する工程と、サブコレクタメサを形成するためのマスク層を半導体膜および主要メサ部上に形成する工程と、マスク層を用いて半導体膜をウエットエッチングして、サブコレクタメサを形成する工程と、を備える。主要部メサは、半導体結晶方位の〔０１１〕方向またはこれと等価な方向に沿って伸びる側壁面を有している。上記のマスク層は、半導体結晶方位の〔０１１〕方向またはこれと等価な方向に沿って伸びる辺を含む複数の辺により画定される第１の平面領域と、前記〔０１１〕方向またはこれと等価な方向に沿って伸びる辺を含む３または４の辺により画定される１または複数の第２の平面領域とを有し、第２の平面領域の上記〔０１１〕方向またはこれと等価な方向に沿って伸びる辺は、第１の平面領域の上記〔０１１〕方向またはこれと等価な方向に沿って伸びる辺に接している。
【００１３】
この製造方法によれば、サブコレクタメサの縁には複数の側面が設けられ、そのうちの少なくとも一つは基板の主面に対し、９０°以上の角度で傾斜することとなる。そのため、このような縁の上方に配線を設けると、配線は鈍角状に折れ曲がることができる。したがって、配線の断線が抑制される。
【００１４】
【発明の実施の形態】
以下、本発明に係るバイポーラトランジスタの好適な実施形態について図面を参照しながら説明する。本実施形態では、ＩｎＰ基板を用いて製造されるＨＢＴについて説明する。なお、図面の説明においては、同一の要素には同一の符号を付し、重複する説明は省略する。また、図面においては、ＩｎＰ基板上に成長される各エピタキシャル層の層厚の比率など、寸法比率は説明のものとは必ずしも一致していない。また、結晶面方位および結晶軸方向は、例示的に示されたものであり、結晶学的に等価な面方位および軸方向を含む。
【００１５】
（第１実施形態）
初めに、第１実施形態によるＨＢＴの構成について説明する。図１は、第１実施形態のＨＢＴの平面図である。図２(Ａ)は、図１のＩ−Ｉ線に沿った断面を示す図である。図２(Ｂ)は、図１のII−II線に沿った断面を示す図である。図１において、Ｉ−Ｉ線は半導体結晶の結晶方位の〔０１−１〕方向に沿った線であり、II−II線は半導体結晶の結晶方位の〔０１１〕方向に沿った線である。
【００１６】
図２(Ａ)を参照すると、ＨＢＴ１は、半絶縁性ＩｎＰから構成される基板２と、基板２の(１００)面上に形成されたサブコレクタメサ３と、サブコレクタメサ３上に形成された主要部メサ１０と、主要部メサ１０上に形成されたエミッタコンタクトメサ７とを有する。主要部メサ１０は、コレクタ層４、ベース層５、およびエミッタ層６を含んでいる。
【００１７】
サブコレクタメサ３、主要部メサ１０に含まれる各層４〜６、およびエミッタコンタクトメサ７の材料、厚さ、添加される不純物、およびキャリア濃度は、表１に例示する通りである。同表に示す通り、ベース層５にはアクセプタ不純物として炭素(Ｃ)が添加されており、これを除く他の層にはドナー不純物としてシリコン(Ｓｉ)が添加されている。また、エミッタ層６はＩｎＰからなり、これを除く他の層は、ＩｎxＧａ1-xＡｓ半導体から成る(以下、ＩｎＧａＡｓと記す)。この半導体のＩｎ組成比ｘはＩｎＰ基板に対して格子整合するように選択され、好ましくはｘ＝０．５３である。ここで、格子整合とは半導体層の格子定数と基板の格子定数との差が概ね−０．１〜＋０．１％の場合を意味する。
【表１】
【００１８】
図１(Ａ)を参照すると、主要部メサ１０は、平面形状が略長方形であり、一対の辺は結晶方位の〔０１１〕方向に沿い、他の一対の辺は〔０１−１〕方向に沿う。また、主要部メサ１０の面積はサブコレクタメサ３よりも小さく、サブコレクタメサ３は主要部メサ１０に覆われない領域を有する。図２(Ａ)を参照すると、主要部メサ１０は、コレクタ層４、ベース層５、およびエミッタ層６がこの順に積層されて形成されている。
【００１９】
サブコレクタメサ３は、図１(Ａ)に示す通り、平面形状が略矩形の第１のメサ領域３ａと、複数の第２のメサ領域３ｂとを有する。第２のメサ領域３ｂは、図２(Ａ)に示す通り、基板２の主面２ａに沿って伸びるとともに、第１のメサ領域３ａから伸びる突起を形成している。第１のメサ領域３ａは、結晶方位の〔０１１〕方向に沿って伸びる辺３１１，３１４と、結晶方位の〔０１−１〕方向に沿って伸びる３１２，３１３とを有する。第２のメサ領域３ｂは、第１のメサ領域３ａの辺３１１に接する１つの辺３２１と、２つの辺３２２，３２３とを有する。辺３２２，３２３の長さは、例えば、１μｍ以上３μｍ以下とすることができる。サブコレクタメサ３の厚さは、表１に示す通り、３００ｎｍ程度である。そのため、サブコレクタメサ３の縁部には、この程度の高さを有する段差部Ｓが形成されている(図２(Ａ)参照)。図１(Ａ)および図２(Ｂ)から分かる通り、２つの辺３２２，３２３に沿う側面と基板２の主面とのなす角θは９０°以上の角度である。したがって、サブコレクタメサ３上に設けられる絶縁膜１１，１２ばかりでなく、絶縁膜１１，１２上に設けられる引き出し配線３３もまた段差部Ｓ上で鈍角状に折れ曲がることとなる。故に、引き出し配線３３の断線を抑制することができる。
【００２０】
また、引き出し配線３３は、ＨＢＴ１においては、第１のメサ領域３ａの幅Ｗよりも広く形成されている。第１のメサ領域３ａの辺３１２，３１３に沿う側面は順メサ状に形成されているため、引き出し配線３３は、辺３１２，３１３で鈍角状に折れ曲がることとなる。よって、辺３１２，３１３と交差する部分における引き出し配線３３の断線が抑制される。また、引き出し配線３３を辺３１２または辺３１３に直交する方向にのみ伸びるように設けると、引き出し配線３３の幅が狭くなってしまう。これに対し、ＨＢＴ１では、第１のメサ領域３ａの辺３１１と交差する方向に引き出し配線３３を設けることができるため、図１(Ａ)に示す通り、幅を広くできる。そのため、引き出し配線３３の抵抗を低減できる。また、このような方向に伸びるように引き出し配線３３を設けることができるので、引き出し配線３３のレイアウトの自由度を向上できる。
【００２１】
また、サブコレクタメサ３の辺３１４に沿って形成される側面は、図２(Ａ)に示す通り、逆メサ状である。また、辺３１１は、第２のメサ領域３ｂが接していない部分では、実際には、逆メサ状の側面を有している(図示せず)。この逆メサ状の側面の上にも引き出し配線３３が設けられており、この形状に沿って引き出し配線３３は鋭角状に折れ曲がることとなる。このような場合には、引き出し配線３３が断線する虞がある。しかしながら、この部分で断線が生じたとしても、上述の通り、第２のメサ領域３ｂ上では断線が抑制できるため、コレクタ電極２３と引き出し配線３３との間の電気的な接続は維持される。故に、引き出し配線の断線に伴うＨＢＴ１の不具合が防止される。
【００２２】
図２(Ａ)を参照すると、ＨＢＴ１は、エミッタコンタクトメサ７上にエミッタ電極２１を有する。エミッタコンタクトメサ７のキャリア濃度は１×１０19ｃｍ-3程度であるため、エミッタコンタクトメサ７とエミッタ電極２１とのオーム性接触が容易に実現される。また、ＨＢＴ１は、エミッタ層６上にベース電極２２を有する。後に説明するオーミック化のための熱処理の際には、エミッタ層６は１０ｎｍ程度と薄いため、ベース電極２２を構成する金属はエミッタ層６ばかりでなくベース層５とも反応する。よって、ベース電極２２は実質的にベース層５と電気的に接続する。
【００２３】
さらに、ＨＢＴ１は、サブコレクタメサ３上にコレクタ電極２３を有する。コレクタ電極２３は、サブコレクタメサ３上で、主要部メサ１０の結晶方位〔０１１〕方向に沿う側壁と対面している。サブコレクタメサ３のキャリア濃度も２×１０19ｃｍ-3程度と高いため、サブコレクタメサ３とコレクタ電極２３とのオーム性接触が容易に実現される。これらの電極２１，２２，２３は、チタン(Ｔｉ)、白金(Ｐｔ)、Ｔｉおよび金(Ａｕ)といった金属から構成され、その厚さは１６０ｎｍ程度とすることができる。
【００２４】
ＨＢＴ１は、各電極２１，２２，２３の間の絶縁と半導体層の保護とのために、絶縁膜１１、１２を備える。絶縁膜１１，１２は窒化ケイ素(Ｓｉ3Ｎ4、以下ＳｉＮ)から成ることができる。絶縁膜１１の厚さは２５０ｎｍ程度とすることができ、絶縁膜１２の厚さは１００ｎｍ程度とすることができる。
【００２５】
上記電極２１，２２，２３の上において、絶縁膜１１，１２に開口部、すなわち、ヴィア(Ｖｉａ)ホール２１ａ，２２ａ，２３ａが設けられている。エミッタ電極２１上には、ヴィアホール２１ａを埋めるようにＡｕプラグ３１ａが設けられている。Ａｕプラグ３１ａ上に引き出し配線３１が設けられている。図１(Ａ)に示す通り、引き出し配線３１は、結晶方位の〔０１−１〕方向に沿って伸びる部分を有する。
【００２６】
また、図２(Ａ)に示す通り、ベース電極２２上には、ヴィアホール２２ａを埋めると共にベース電極２２と電気的に接続する引き出し配線３２が設けられている。引き出し配線３２は、図１(Ａ)に示す結晶方位の〔０１１〕方向に沿って伸びている。
【００２７】
さらに、図２(Ａ)に示す通り、コレクタ電極２３上には、ヴィアホール２３ａを埋めると共にコレクタ電極２３と電気的に接続する引き出し配線３３が設けられている。引き出し配線３３は、図１を参照すると、結晶方位〔０１１〕方向と直交する結晶方位〔０１−１〕方向に伸びている。また、図２(Ａ)を参照すると、引き出し配線３３は、サブコレクタメサ３により生じる段差部Ｓの上方に設けられている。引き出し配線３３は、既に説明した通り、段差部Ｓ上で鈍角状に折れ曲がっている。このため、引き出し配線３３は、段差部Ｓ上で断線することが抑制される。なお、引き出し配線３１，３２，３３は、Ｔｉ、Ｐｔ、およびＡｕといった金属から構成されることができる。
【００２８】
また、ＨＢＴ１は、引き出し配線３１に接続されたパッド(図示せず)と、引き出し配線３２に接続されたパッド４２と、引き出し配線３３に接続されたパッド４３とを有する。これらは外部回路と結線するために使用される。
【００２９】
上述の通り、第１実施形態によるＨＢＴ１においては、サブコレクタメサ３は、ほぼ平面形状を有する第１のメサ領域３ａと、複数の第２のメサ領域３ｂを有する。第２のメサ領域３ｂの２辺３２２，３２３に沿って形成される側面は、基板２の主面に対して鈍角をなすように傾斜している。そのため、サブコレクタメサ３上に形成される引き出し配線３３は、段差部Ｓ上にて鈍角状に折れ曲がることとなる。したがって、引き出し配線３３の断線による不具合が防止される。
【００３０】
（第２の実施形態）
続いて、第２実施形態によるバイポーラトランジスタの製造方法を説明する。第２の実施形態では、第１の実施形態で説明したＨＢＴ１を製造する場合を説明する。図３(Ａ)〜(Ｃ)、図４(Ａ)〜(Ｃ)、図５(Ａ)〜(Ｃ)、および図６(Ａ)〜(Ｃ)は、第２実施形態による製造方法の各主要工程におけるＨＢＴの断面図である。これらの図は、第１実施形態のＨＢＴ１を半導体結晶方位の〔０１−１〕方向に沿って切断した面を示す。
【００３１】
（エピタキシャル成長工程）
エピタキシャル成長工程について説明する。先ず、半絶縁性のＩｎＰからなる基板２を用意する。次いで、図３(Ａ)に示す通り、基板２の(１００)面上に、サブコレクタ膜３０、コレクタ膜４０、ベース膜５０、エミッタ膜６０、およびエミッタコンタクト膜７０をこの順にエピタキシャル成長する。これらの膜のエピタキシャル成長には、有機金属化学気相堆積(Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ)法を使用できる。ＭＯＣＶＤ装置では、原料として、トリエチルガリウム(Triethyl Gallium：ＴＥＧａ)、トリメチルインジウム(Trimethyl Indium：ＴＭＩｎ)、アルシン(ＡsＨ3)、およびホスフィン(ＰＨ3)を用いることができる。また、エピタキシャル成長される半導体層の導電型およびキャリア濃度の制御のため、ｎ型不純物ドーピング原料としてシラン(ＳｉＨ4)を、ｐ型不純物ドーピング原料としてジエチル亜鉛(Diethyl Zinc：ＤＥＺｎ)または四臭化炭素(ＣＢｒ4)を用いることができる。
【００３２】
これらの原料を適宜組み合わせてＭＯＣＶＤ装置のチャンバに供給し、さらに原料の供給量を適宜調整することによって、所定の組成比およびキャリア濃度を有する半導体層が得られる。各半導体層の成長温度は適宜設定されて良いが、結晶性を考慮すれば、いずれの層についても６００℃〜７５０℃が好ましい。
【００３３】
ここで、サブコレクタ膜３０は、上述のサブコレクタメサ３を実現するための半導体膜である。そのため、サブコレクタ膜３０の材料、厚さ、およびキャリア濃度は、図２に示すサブコレクタメサ３と同様である。また、コレクタ膜４０およびコレクタ層４と、ベース膜５０およびベース層５と、エミッタ膜６０およびエミッタ層６と、エミッタコンタクト膜７０およびエミッタコンタクトメサ７についても、サブコレクタ膜３０およびサブコレクタメサ３と同様の関係を有する。
【００３４】
（エミッタコンタクトメサ形成工程）
図３(Ｂ)を参照すると、基板２上にエミッタコンタクトメサ７が形成されている。エミッタコンタクトメサ７は以下のように形成される。すなわち、エミッタコンタクト膜７０上にレジスト膜を形成する。所定のパターンを有するフォトマスクを用いたフォトリソグラフィにより、レジスト膜に所定のパターンを形成しレジストマスクを得る。このレジストマスクは、平面形状が略矩形の島状のレジスト領域を有し、その矩形の一対の長辺が〔０１１〕方向に沿って伸び、短辺が〔０１−１〕方向に沿って伸びている。
【００３５】
次に、上記のレジストマスクが形成された基板２をエッチング液に浸し、エミッタコンタクト膜７０のレジストマスクが形成されていない部分を除去する。このとき、エッチング液としては、リン酸(Ｈ3ＰＯ4)と過酸化水素水(Ｈ2Ｏ2)と純水(Ｈ2Ｏ)とがＨ3ＰＯ4：Ｈ2Ｏ2：Ｈ2Ｏ＝５：１：４０の比率で混合された混合液を用いると好ましい。この混合液は、いわゆるエッチング選択性を有している。すなわち、エミッタ膜６０(ＩｎＰ)に対するエッチング速度は、エミッタコンタクト膜７０(ＩｎＧａＡｓ)に対するエッチング速度よりも十分に小さい。そのため、エミッタコンタクト膜７０がエッチングされてエミッタ膜６０が露出した後には、エッチングの進行が非常に遅くなる。これにより、エッチングが実質上停止される。以上のエッチングにより、図３(Ｂ)に示す通り、エミッタコンタクトメサ７が形成される。
【００３６】
（主要部メサ形成工程）
図３(Ｃ)を参照すると、サブコレクタ膜３０上に主要部メサ１０が形成されている。主要部メサ１０は以下のように形成される。すなわち、エミッタコンタクトメサ７が設けられたエミッタ膜６０上にレジスト膜を形成する。次に、フォトリソグラフィにより、レジスト膜に所定パターンを形成しレジストマスクを得る。このレジストマスクは、エミッタコンタクトメサ７を覆うように形成される。このレジストマスクは、略矩形状であり、その矩形の一対の辺が〔０１１〕方位に沿って伸びている。
【００３７】
次いで、上記のレジストマスクを用いてエッチングを行う。このエッチングは２段階に行なわれる。先ず、塩酸と純水との混合液をエッチング液として、レジストマスクで覆われていない部分のエミッタ膜６０(ｎ型ＩｎＰ)を除去する。このエッチング液は選択性を有しているので、エミッタ膜６０がエッチングされてベース膜５０(ＩｎＧａＡｓ)が露出した後には、エッチングの進行が非常に遅くなり、事実上エッチングが停止される。これにより、先ず、エミッタ層６が得られる。
【００３８】
その後、上記のレジストマスクを残したまま、硫酸(Ｈ2ＳＯ4)と過酸化水素水(Ｈ2Ｏ2)と純水(Ｈ2Ｏ)とが、Ｈ2ＳＯ4：Ｈ2Ｏ2：Ｈ2Ｏ＝１：１：５００の比率で混合された混合液をエッチング液として用いて、ベース膜５０およびコレクタ膜４０の所定の部分を除去する。ここで、エッチング時間は、サブコレクタ膜３０が露出する程度の時間とされる。このエッチング時間は、予備実験を行って予め決定しておくと好ましい。また、サブコレクタ膜３０の上層部を１００ｎｍ程度オーバーエッチングすると好適である。このオーバーエッチングにより、エッチングされるべきサブコレクタ膜３０が確実に除去される。これまでの工程により、主要部メサ１０が形成される(図３(Ｃ))。主要部メサ１０は、エミッタ層６、ベース層５、およびコレクタ層４を含み、その一対の辺は結晶方位の〔０１１〕方向に沿って伸びている。
【００３９】
（サブコレクタメサ形成工程）
次に、エミッタコンタクトメサ７および主要部メサ１０を有する基板２上にレジスト膜を形成する。所定のパターンを有するフォトマスクを用いたフォトリソグラフィにより、レジスト膜に所定のパターンを転写しマスク層６１を形成する(図４(Ａ))。図７(Ａ)を参照しながら、マスク層６１の形状を詳しく説明する。図７(Ａ)は、サブコレクタメサを形成するためのマスク層６１の平面図である。図示の通り、マスク層６１は、エミッタコンタクトメサ７および主要部メサ１０を覆っている。また、マスク層６１は、略矩形の第１の領域６１ａおよび第２の領域６１ｂを有する。第１の領域６１ａの一対の辺の方向は結晶方位〔０１１〕に沿って伸びる。また、第２の領域６１ｂは、第１の領域６１ａの結晶方位〔０１１〕に沿う辺に接するように設けられている。また、マスク層６１においては、第２の領域６１ｂは４つ設けられているが、４つに限られるものではない。
【００４０】
マスク層６１を用い、リン酸(Ｈ3ＰＯ4)と過酸化水素水(Ｈ2Ｏ2)と純水(Ｈ2Ｏ)とがＨ3ＰＯ4：Ｈ2Ｏ2：Ｈ2Ｏ＝５：１：１０の比率で混合された混合液(以降、エッチング液Ｐとする)をエッチング液として、サブコレクタ膜３０をエッチングする。この混合液は、選択性を有するため、サブコレクタ膜３０(ＩｎＧａＡｓ)がエッチングされて基板２(ＩｎＰ)が露出したとき、実質的にエッチングが終了する。基板２は殆どエッチングされないため、サブコレクタメサ３と基板２の主面との高低差が不要に大きくなってしまうことはない。
【００４１】
また、上記のエッチング液Ｐは、ＩｎＧａＡｓに対して、エッチングが特定の結晶方位に沿って速く進行する異方性を有している。具体的には、結晶方位の〔０−１０〕および〔００−１〕といった方向にエッチングが速く進む。したがって、エッチング後、サブコレクタメサ３の形状は、マスク層６１の形状を必ずしも反映せず、図７(Ｂ)に示すような形状となる。すなわち、サブコレクタメサ３は、略矩形の第１のメサ領域３ａと、第２のメサ領域３ｂとを有する。第２のメサ領域３ｂは、第１のメサ領域３ａの辺３１１に接する辺３２１と、湾曲した２つの辺３２２，３２３を有する。ここで、辺３２２，３２３に沿う側面は、基板２の主面に対して９０°以上の角度θをなすよう傾斜している(図２(Ｂ)参照)。
【００４２】
これまでの工程により、図４(Ｂ)に示す通り、サブコレクタメサ３の形成が終了する。サブコレクタメサ３の縁には段差部Ｓが形成されている。なお、上述の通り、サブコレクタメサ３の周囲では基板２の表面が露出している。つまり、サブコレクタメサ３の形成により、基板２上に形成され得る複数個のＨＢＴは電気的に互いに分離される。
【００４３】
（電極形成工程）
続いて、図４(Ｃ)以降を参照しながら、電極形成工程について説明する。サブコレクタメサ３までが形成された基板２上に絶縁膜１１上に形成する。絶縁膜１１は、ＳｉＮからなることができ、例えばＣＶＤ法により形成される。また、絶縁膜１１の厚さは２５０ｎｍ程度とすることができる。続いて、絶縁膜１１上にレジスト膜を形成し、所定のリソグラフィによりエッチング用のレジストマスク６２を形成する。レジストマスク６２は、エミッタコンタクトメサ７、エミッタ層６、サブコレクタメサ３上に矩形の開口部を有する。次に、反応性イオンエッチング(Reactive Ion Etching：ＲＩＥ)により、レジスト開口部に露出する絶縁膜１１が除去される。
【００４４】
図４(Ｃ)に示す通り、レジストマスク６２を除去することなく真空蒸着法により基板２上に金属多層膜８１を形成する。金属多層膜８１は、Ｔｉ膜、Ｐｔ膜、Ｔｉ膜、およびＡｕ膜といった膜がこの順に堆積されて形成されることができる。ここで、Ａｕ膜の厚さは１００ｎｍであり、他の金属膜は２０ｎｍとできる。次いで、レジストマスク６２を剥離すると、レジストマスク６２上の金属多層膜８１が除去されて、エミッタ電極２１、ベース電極２２、およびコレクタ電極２３が完成する(図５(Ａ))。高純度窒素ガス雰囲気下で４００℃、約１分間熱処理を行うと、これらの電極２１，２２，２３のオーム性接触が実現される。
【００４５】
（引き出し配線形成工程１）
次いで、ベース電極２２のための引き出し配線３２、およびコレクタ電極２３のための引き出し配線３３を形成する手順について説明する。電極２１，２２，２３および絶縁膜１１上に絶縁膜１２をＣＶＤ法により形成する。絶縁膜１２は、ＳｉＮから構成され、その厚さは１００ｎｍ程度とすることができる。絶縁膜１２上にレジスト膜を形成し、所定のリソグラフィによりエッチング用のレジストマスクを形成する。このレジストマスクは、ベース電極２２およびコレクタ電極２３上に開口部を有する。レジストマスクを用いて、ＲＩＥによりエッチングを行うと、図５(Ｂ)に示す通り、ベース電極２２上に引き出し配線３２のためのヴィアホール２２ａが形成され、コレクタ電極２３上に引き出し配線３３のためのヴィアホール２３ａが形成される。
【００４６】
以下、図８(Ａ)〜(Ｃ)および図９(Ａ)〜(Ｃ)を参照しながら、引き出し配線３２，３３を形成する手順を説明する。これらの図は、簡単のため、コレクタ電極２３およびその周囲を示している。先ず、図８(Ａ)に示すように、レジスト膜５１、ＳｉＯ2膜５２、およびレジスト膜５３をこの順に基板２上に堆積する。ここで、レジスト膜５１，５３の厚さは１．３μｍ程度とすることができる。また、ＳｉＯ2膜５２は、スパッタ法により形成されることができ、その厚さは０．３μｍ程度とすることができる。次いで、レジスト膜５３をリソグラフィによりパターンニングしてレジストマスク６３を形成する(図８(Ｂ))。レジストマスク６３は、引き出し配線３３の形状を画定する開口部を有している。このレジストマスク６３を用い、ＲＩＥによりエッチングを行って、開口部に露出するＳｉＯ2膜５２を除去する。この結果、図８(Ｃ)に示す通り、引き出し配線３３を画定するための開口部５２ａがＳｉＯ2膜５２に形成される。ＳｉＯ2膜５２のエッチングには、エッチングガスとしてＣＦ4ガスを使用できる。続けて、Ｏ2ガスを用いてＲＩＥによりエッチングを行うと、開口部５２ａに露出するレジスト膜５１が除去される。ＲＩＥによれば、レジスト膜５１は基板２の主面と平行な方向にもエッチングされるため、図９(Ａ)に示すように、ＳｉＯ2膜５２に庇部５２ｂが形成される。また、このエッチングによりレジストマスク６３は除去される。
【００４７】
この後、ＳｉＯ2膜５２が形成された面上に、Ｔｉ膜、Ｐｔ膜、およびＡｕ膜を真空蒸着法によりこの順に堆積し、金属多層膜８２を形成する。Ｔｉ膜の厚さは３０ｎｍとすることができ、Ｐｔ膜の厚さは２０ｎｍとすることができ、Ａｕ膜の厚さは４５０ｎｍとすることができる。図９(Ｂ)を参照すると、金属多層膜８２は、庇部５２ｂによって、ＳｉＯ2膜５２の開口部の底部に堆積された部分と、ＳｉＯ2膜５２上に堆積された部分とに分離されている。したがって、レジスト膜５２を有機溶剤により除去すれば、ＳｉＯ2膜５２上に堆積された金属多層膜８２が除去され、開口部５２ａの底部に堆積された金属多層膜８２が引き出し配線３３となる(図９(Ｃ))。すなわち、上記の手順によれば、金属多層膜８２をエッチングするといったプロセスを経ずに容易に引き出し配線３３が形成される。なお、Ｔｉ層はコレクタ電極２３との密着性を高めるアドヒージョン層として働き、Ｐｔ膜はＴｉがＡｕ層へ拡散するのを防止するバリア層として働き、Ａｕ膜は実質的な導電層として働く。
【００４８】
引き出し配線３３は、図９(Ｃ)に示す通り、サブコレクタメサ３の縁部を覆うよう設けられている。サブコレクタメサ３の縁部には、３００ｎｍ程度の段差部Ｓが形成されているが、この段差部Ｓの斜面は、基板２の主面に対して９０°以上の角度θで傾いている。したがって、段差部Ｓ上に引き出し配線３３を設けても、引き出し配線３３が鋭角状に折れ曲がることはない。したがって、引き出し配線３３が断線するのが抑制される。
【００４９】
これまでの工程により、引き出し配線３２も同様に形成され、図５(Ｃ)に示す通り、引き出し配線３２，３３が完成する。
【００５０】
（引き出し配線形成工程２）
続いて、図６(Ａ)〜(Ｃ)を参照しながら、エミッタ電極２１のための引き出し配線３１を形成する手順を説明する。引き出し配線３２，３３が形成された面上にＳｉＮ膜１３をＣＶＤ法により堆積する。ＳｉＮ膜１３の厚さは８５０ｎｍ程度とすることができる。続けて、図６(Ａ)に示す通り、ＳｉＮ膜１３上にＳＯＧ(Spin-On-Glass)膜１４を形成する。ＳＯＧ膜１４の厚さは、エミッタ電極２１の上方において１００ｎｍ程度であり、サブコレクタメサ３が形成されていない部分の上方において５００ｎｍ程度とできる。ＳＯＧ膜１４の形成後、ＲＩＥエッチングによりＳＯＧ膜１４が形成された面の凹凸の平坦化を行う。ここで、エッチング量(深さ)は、エミッタ電極２１の上方のＳＯＧ膜１４が除去されるに十分な程度とされる。また、ＲＩＥエッチングの条件は、ＳＯＧ膜１４よりもＳｉＮ膜１３のエッチング速度が速くなるよう決定される。このようにすれば、エッチングが進行してＳｉＮ膜１３が露出すると、ＳｉＮ膜１３が速くエッチングされるため、ＳＯＧ膜１４形成後の凹凸がより平坦化される。
【００５１】
次いで、ＳＯＧ膜１４およびＳｉＮ膜１３上に絶縁膜１５をＣＶＤにより堆積する。この後、絶縁膜１５上にレジスト膜を形成し、レジストマスクを形成する。このレジストマスクはエミッタ電極２１上にヴィアホール２１ａを形成するための開口部を有する。このレジストマスクを用いて、ＲＩＥによりエッチングを行ってヴィアホール２１ａを形成する。次いで、真空蒸着法によりＡｕを堆積し、レジストマスクを除去すると、ヴィアホール２１ａがＡｕプラグ３１ａにより埋め込まれる。エミッタ電極２１の上方においては、ＳＯＧ膜１４が除去されているため、ヴィアホール２１ａの内壁面にＳＯＧ膜１４が露出することはない。したがって、ヴィアホール２１ａは、Ａｕプラグ３１ａにより確実に埋め込まれる。
【００５２】
続いて、引き出し配線３２，３３の形成と同様に、レジスト膜／ＳｉＯ2膜／レジスト膜といった３層マスクを利用して、エミッタ電極２１のための引き出し配線３１を形成する(図６(Ｂ))。引き出し配線３１は、Ａｕプラグ３１ａを介し、エミッタ電極２１と電気的に接続している。
【００５３】
この後、引き出し配線３１を覆うように、ＳｉＮから構成されるパッシベーション膜１６が形成されてＦＥＴ１が完成する(図６(Ｃ))。
【００５４】
第２の実施形態の製造方法によれば、マスク層６１を用いてリン酸系のエッチング液Ｐによりサブコレクタ膜３０をエッチングするため、第１のメサ領域３ａおよび第２のメサ領域３ｂを有するサブコレクタメサ３が形成される。第２のメサ領域３ｂは、湾曲した２つの辺３２２，３２３を有する。この２つの辺３２２，３２３に沿う側面は、基板２の主面とに対して９０°以上の角度θで傾斜している。このため、サブコレクタメサ３の上方に形成される引き出し配線３３は、サブコレクタメサ３の縁部において鈍角状に折れ曲がることとなる。したがって、サブコレクタメサ３の断線が抑制され、引き出し配線の断線によるＨＢＴ１の不具合が防止される。
【００５５】
（第３の実施形態）
続いて、第３の実施形態によるバイポーラトランジスタの製造方法について説明する。第３の実施形態の製造方法は、サブコレクタメサを形成する際に使用されるマスク層が異なる点を除き、第２の実施形態の製造方法と同一である。以下、相違点を中心に第３の実施形態の製造方法を説明する。
【００５６】
先ず、第１の実施形態で説明した通りに、エピタキシャル成長工程、エミッタコンタクトメサ形成工程、および主要部メサ形成工程を実施し、主要部メサ１０の形成が終了した基板２を得る。
【００５７】
次に、エミッタコンタクトメサ７および主要部メサ１０を有する基板２上にレジスト膜を形成する。次いで、第１の実施形態におけるマスク層６１に替わり、マスク層７１を形成する。図１０(Ａ)を参照しながら、マスク層７１について説明する。図１０(Ａ)は、マスク層７１の形状を示す平面図である。図１０(Ｂ)は、マスク層７１を用いたエッチングにより形成されたサブコレクタメサの平面形状を示すスケッチである。
【００５８】
図１０(Ａ)を参照すると、マスク層７１は、エミッタコンタクトメサ７および主要部メサ１０を覆うよう設けられる。マスク層７１は、略矩形の第１の領域７１ａおよび第２の領域７１ｂを有する。第１の領域７１ａの一対の辺は結晶方位〔０１１〕に方向に沿って伸び、他の一対の辺は結晶方位〔０１−１〕方向に沿って伸びる。また、第２の領域７１ｂは台形状の平面形状を有する。この台形の互いに平行な一対の辺のうち長辺が第１の領域７１ａの結晶方位〔０１１〕に沿う辺に接している。また、第２の領域７１ｂは、マスク層７１には４つあり、互いに隣接している。
【００５９】
マスク層７１を用いてサブコレクタ膜３０をエッチング液Ｐでエッチングする。このエッチングは、基板２の主面と垂直な方向ばかりでなく平行な方向、特に、結晶方位の〔０−１０〕および〔００−１〕といった方向に速く進む。よって、サブコレクタメサ３は、図１０(Ｂ)に示す通りの形状となる。すなわち、サブコレクタメサ３は、略矩形の第１のメサ領域３ａと、略三角形状の第３のメサ領域３ｍとを有する。第３のメサ領域３ｍは、基板２の主面２ａに沿って伸びると共に、第１のメサ領域３ａから伸びる突起を形成している。第３のメサ領域３ｍの一辺は、第１のメサ領域３ａの一辺３１１に接している。
【００６０】
図１１は、図１０(Ｂ)のIII−III線に相当する線に沿って第３の実施形態のＨＢＴを切断した断面を示す模式図である。この図から分かる通り、第３のメサ領域３ｍの二つの辺３３１，３３２に沿う側面は、半導体結晶面の(００１)と等価な面であり、基板２の主面に対してほぼ９０°をなしている。このような辺の上方に設けられる引き出し配線３３は、当該側面が逆メサ状に形成される場合に比べ、断線し難い。よって、この場合にも、ＨＢＴにおいて引き出し配線の断線に伴う不具合が低減される。
【００６１】
以上の手順により、サブコレクタメサ３が形成される。以降、第１の実施形態における電極形成工程、引き出し配線形成工程１、および引き出し配線形成工程２を行うことにより、ＨＢＴが完成する。
【００６２】
以上、幾つかの実施形態を参照しながら、本発明に係るバイポーラトランジスタおよびその製造方法について説明したが、本発明はこれらに限られることなく様々に変形可能である。例えば、ＨＢＴ１においては、各層３〜７は、図２に示す通りとしたが、これは例示的に示したに過ぎない。これらの半導体層は、作製しようとするＨＢＴの電気的特性に合わせて適宜変更されてよい。特に、エミッタ層６をＧａＩｎＡｓＰもしくはＩｎＡｌＡｓから構成し、他の層３〜５，７をＩｎＧａＡｓから構成すると好適である。ＧａＩｎＡｓＰおよびＩｎＡｌＡｓはＩｎＧａＡｓよりも大きいエネルギーバンドギャップを有するため、これらのいずれかからエミッタ層６を構成すれば、ＨＢＴが製造される。
【００６３】
また、上記のマスク層６１，７１の寸法は、形成するサブコレクタメサ３の厚さに合わせて適宜決定されて良い。また、予備実験を行って、所望の形状のサブコレクタメサ３が得られるようにマスク層の形状を最適化すると好ましい。さらに、マスク層６１，７１は、レジストに限らず、チッ化珪素または酸化ケイ素といった無機珪素から構成されてよい。
【００６４】
さらに、主要部メサ１０を構成するコレクタ層４、ベース層５、およびエミッタ層６は、ＨＢＴ１においては、図１および図２(Ａ)に示す通り、平面形状がほぼ等しくなるよう形成されているが、これに限られるものではない。例えば、主要部メサ１０は、面積がほぼ等しいコレクタ層４およびベース層５と、これらの層４，５よりも面積が小さいエミッタ層６とを含むことができる。この場合には、ベース電極２２をベース層上５に直接設けることができる。
【００６５】
さらにまた、上述した幾つかのエッチング液または混合液の混合比率は、例示的に示したに過ぎず、半導体層の厚さ、エッチング速度、およびエッチングされずに残る部分の形状などを考慮の上、適宜調整されてよい。
【００６６】
【発明の効果】
以上説明した通り、本発明に係るバイポーラトランジスタおよびその製造方法によれば、サブコレクタメサの縁に沿って形成される側面と基板の主面とのなす角は９０°以上とできる。よって、サブコレクタメサの当該縁を横切るように設けられる配線部もまた、サブコレクタメサの縁部で９０°以上の角度で折れ曲がることとなる。したがって、引き出し配線の断線に伴う不具合を低減できる構造を有するバイポーラトランジスタが提供される。
【図面の簡単な説明】
【図１】図１(Ａ)は、第１実施形態のＨＢＴの平面図である。
【図２】図２(Ａ)は、図１(Ａ)のＩ−Ｉ線に沿った断面を示す図である。図２(Ｂ)は、図１(Ａ)のII−II線に沿った断面を示す図である。
【図３】図３(Ａ)〜(Ｃ)は、第２実施形態による製造方法の各主要工程におけるＨＢＴの断面図である。
【図４】図４(Ａ)〜(Ｃ)は、第２実施形態による製造方法の各主要工程におけるＨＢＴの断面図である。
【図５】図５(Ａ)〜(Ｃ)は、第２実施形態による製造方法の各主要工程におけるＨＢＴの断面図である。
【図６】図６(Ａ)〜(Ｃ)は、第２実施形態による製造方法の各主要工程におけるＨＢＴの断面図である。
【図７】図７(Ａ)は、第２の実施形態において使用されるサブコレクタメタを形成するためのマスク層の平面図である。図７(Ｂ)は、図７(Ａ)に示すマスク層を用いたエッチングにより形成されたサブコレクタメサの上面を示す模式図である。
【図８】図８(Ａ)〜(Ｃ)は、コレクタ電極のための引き出し配線を形成する手順を説明する図である。
【図９】図９(Ａ)〜(Ｃ)は、コレクタ電極のための引き出し配線を形成する手順を説明する図である。
【図１０】図１０(Ａ)は、第３の実施形態において使用されるマスク層の平面図である。図１０(Ｂ)は、図１０(Ａ)に示すマスク層を用いたエッチングにより形成されたサブコレクタメサの上面を示す模式図である。
【図１１】図１１は、図１０(Ｂ)に示すIII−III線に相当する線に沿って第３の実施形態のＨＢＴを切断した断面を示す模式図である。
【符号の説明】
１・・・ＨＢＴ、２・・・基板、３・・・サブコレクタメサ、３ａ・・・第１のメサ領域、３ｂ・・・第２のメサ領域、４・・・コレクタ層、５・・・ベース層、６・・・エミッタ層、７・・・エミッタコンタクトメサ、１０・・・主要部メサ、１１，１２，１３，１５・・・絶縁膜、１４・・・ＳＯＧ膜、１６・・・パッシベーション膜、２１・・・エミッタ電極、２２・・・ベース電極、２３・・・コレクタ電極、２１ａ，２２ａ，２３ａ・・・ヴィアホール、３１ａ・・・Ａｕプラグ、３１，３２，３３・・・引き出し配線、３０・・・サブコレクタ膜、４０・・・コレクタ膜、５０・・・ベース膜、６０・・・エミッタ膜、５１，５２，５３・・・レジスト膜、６１，７１・・・マスク層、６１ａ・・・第１の領域、６１ｂ・・・第２の領域、６２，６３・・・レジストマスク、７０・・・エミッタコンタクト膜、７１ａ・・・第１の領域、７１ｂ・・・第３の領域、８１，８２・・・金属多層膜。
【発明の属する技術分野】
本発明は、III−Ｖ族化合物半導体で形成されたバイポーラトランジスタおよびその製造方法に関する。
【０００２】
【従来の技術】
ヘテロ接合バイポーラトランジスタ(Hetero-junction Bipolar Transistor：ＨＢＴ)は、電流利得が高く、且つ高周波特性に優れるため、高速光通信システムの送受信器用の増幅器として利用されるようになりつつある。ＨＢＴでは、エミッタ領域がベース領域よりも大きいエネルギーバンドギャップ(Ｅｇ)を有するため、ベース領域のキャリア濃度を高くしてもエミッタ注入効率が高く維持される。そのため、ＨＢＴは優れた高周波特性を示すこととなる。
【０００３】
【発明が解決しようとする課題】
しかし、高周波特性を更に向上するためには解決すべき種々の課題があり、その一つにベース・コレクタ間容量がある。ベース・コレクタ間の容量が高いと、高周波特性が悪化してしまう。この容量を低減できる構造として、コレクタ層に接続する低抵抗サブコレクタメサを備えたＨＢＴが知られている。このような構成とすれば、コレクタ電極をサブコレクタメサ上に形成できるため、コレクタの面積を小さくできる。よって、ベース・コレクタ間の容量が低下し、高周波特性が向上される。
【０００４】
上記のようなサブコレクタメサを有するバイポーラトランジスタにおいては、コレクタ抵抗を低減するため、サブコレクタメサの厚さは５００ｎｍ程度とされる。そのため、サブコレクタメサの厚さに相当する比較的高い段差部が形成される。コレクタ電極と外部回路を電気的に接続するための引き出し配線は、上記のような段差部上に設けられる。本発明者らの知見によれば、このような引き出し配線には断線が生じる場合がある。
【０００５】
また、ＩｎＰ基板を用いて製造されるバイポーラトランジスタでは、サブコレクタメサはＩｎＧａＡｓで形成される。このとき、サブコレクタメサは、ＩｎＰ基板上にエピタキシャル成長された半導体膜がリン酸系のエッチング液によりエッチングされて形成される。このエッチング液は、選択性を有するため、ＩｎＧａＡｓからなるサブコレクタメサをＩｎＰ基板上に形成する際に、好適に使用される。しかし、このエッチングを用いると、サブコレクタメサの縁部には逆メサ状の側面が形成される。段差が５００ｎｍ程度であり、縁部が鋭角状に折れ曲がった段差部上に引き出し配線が設けられると、引き出し配線の形成時に段差部で断線が生じる場合がある。
【０００６】
そこで、本発明は、引き出し配線の断線に伴う不具合を低減できる構造を有するバイポーラトランジスタを提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明に係るバイポーラトランジスタは、主面を有する半導体基板と、半導体基板の主面上に設けられるサブコレクタメサと、サブコレクタメサ上に設けられ、該サブコレクタメサに接続されたコレクタ電極と、コレクタ電極に接続された配線と、サブコレクタメサ上に設けられ、コレクタ層、ベース層、およびエミッタ層を含む主要部メサと、を備える。ベース層は第１のIII−Ｖ族化合物半導体から構成される。エミッタ層は第１のIII−Ｖ族化合物半導体よりもエネルギーバンドギャップが大きい第２のIII−Ｖ族化合物半導体から構成される。主要部メサは、半導体結晶方位の〔０１１〕方向またはこれと等価な方向に沿って伸びる側壁面を有している。上記サブコレクタメサは、上記〔０１１〕方向またはこれと等価な方向に沿って伸びており１または複数の突起を有する縁を備える。上記の配線は、サブコレクタメサの縁を通過して側壁面に交差する方向に伸びている。
【０００８】
上記の構成によれば、主要部メサは半導体結晶方位の〔０１１〕方向またはこれと等価な方向に沿って伸びる側壁を有している。コレクタ電極と接続する配線は、この側壁と交差する方向に伸び、サブコレクタメサの縁を通過している。この縁は、基板の主面に沿って伸びる複数の突起を有している。よって、配線は、突起の形状に従って折れ曲がることとなる。突起の形状に従って折れ曲がる場合には、配線の少なくとも一部が鈍角状に折れ曲がるように配線を設けることができる。鈍角状に折れ曲がる部分では、配線は、断線されることなく、確実に形成される。
【０００９】
複数の突起のそれぞれは複数の側面を有しており、複数の側面のうち少なくとも一つの側面は順メサ形状を有すると好適である。このようにすれば、上記の配線は確実に鈍角状に折れ曲がる。したがって、配線の断線を抑制できる。
【００１０】
複数の突起のそれぞれは複数の側面を有しており、複数の側面のうち少なくとも一つの側面の結晶面方位は、（００１）面またはこれと等価な面であると好ましい。このようにしても、配線の断線が抑制される。
【００１１】
また、上記の第１のIII−Ｖ族化合物半導体はＩｎＧａＡｓであり、第２のIII−Ｖ族化合物半導体はＩｎＰであると好ましい。さらにまた、第１のIII−Ｖ族化合物半導体はＩｎＧａＡｓであり、第２のIII−Ｖ族化合物半導体はＧａＩｎＡｓＰもしくはＩｎＡｌＡｓであってよい。これらの組合せによれば、配線の断線に伴う不具合が低減され、且つ高周波特性に優れるバイポーラトランジスタが提供される。
【００１２】
本発明に係るバイポーラトランジスタの製造方法は、半導体基板上に半導体膜を形成する工程と、半導体膜上に、コレクタ層と、第１のIII−Ｖ族化合物半導体から構成されるベース層と、第１のIII−Ｖ族化合物半導体よりもエネルギーバンドギャップが大きい第２のIII−Ｖ族化合物半導体から構成されるエミッタ層とを含む主要部メサを形成する工程と、サブコレクタメサを形成するためのマスク層を半導体膜および主要メサ部上に形成する工程と、マスク層を用いて半導体膜をウエットエッチングして、サブコレクタメサを形成する工程と、を備える。主要部メサは、半導体結晶方位の〔０１１〕方向またはこれと等価な方向に沿って伸びる側壁面を有している。上記のマスク層は、半導体結晶方位の〔０１１〕方向またはこれと等価な方向に沿って伸びる辺を含む複数の辺により画定される第１の平面領域と、前記〔０１１〕方向またはこれと等価な方向に沿って伸びる辺を含む３または４の辺により画定される１または複数の第２の平面領域とを有し、第２の平面領域の上記〔０１１〕方向またはこれと等価な方向に沿って伸びる辺は、第１の平面領域の上記〔０１１〕方向またはこれと等価な方向に沿って伸びる辺に接している。
【００１３】
この製造方法によれば、サブコレクタメサの縁には複数の側面が設けられ、そのうちの少なくとも一つは基板の主面に対し、９０°以上の角度で傾斜することとなる。そのため、このような縁の上方に配線を設けると、配線は鈍角状に折れ曲がることができる。したがって、配線の断線が抑制される。
【００１４】
【発明の実施の形態】
以下、本発明に係るバイポーラトランジスタの好適な実施形態について図面を参照しながら説明する。本実施形態では、ＩｎＰ基板を用いて製造されるＨＢＴについて説明する。なお、図面の説明においては、同一の要素には同一の符号を付し、重複する説明は省略する。また、図面においては、ＩｎＰ基板上に成長される各エピタキシャル層の層厚の比率など、寸法比率は説明のものとは必ずしも一致していない。また、結晶面方位および結晶軸方向は、例示的に示されたものであり、結晶学的に等価な面方位および軸方向を含む。
【００１５】
（第１実施形態）
初めに、第１実施形態によるＨＢＴの構成について説明する。図１は、第１実施形態のＨＢＴの平面図である。図２(Ａ)は、図１のＩ−Ｉ線に沿った断面を示す図である。図２(Ｂ)は、図１のII−II線に沿った断面を示す図である。図１において、Ｉ−Ｉ線は半導体結晶の結晶方位の〔０１−１〕方向に沿った線であり、II−II線は半導体結晶の結晶方位の〔０１１〕方向に沿った線である。
【００１６】
図２(Ａ)を参照すると、ＨＢＴ１は、半絶縁性ＩｎＰから構成される基板２と、基板２の(１００)面上に形成されたサブコレクタメサ３と、サブコレクタメサ３上に形成された主要部メサ１０と、主要部メサ１０上に形成されたエミッタコンタクトメサ７とを有する。主要部メサ１０は、コレクタ層４、ベース層５、およびエミッタ層６を含んでいる。
【００１７】
サブコレクタメサ３、主要部メサ１０に含まれる各層４〜６、およびエミッタコンタクトメサ７の材料、厚さ、添加される不純物、およびキャリア濃度は、表１に例示する通りである。同表に示す通り、ベース層５にはアクセプタ不純物として炭素(Ｃ)が添加されており、これを除く他の層にはドナー不純物としてシリコン(Ｓｉ)が添加されている。また、エミッタ層６はＩｎＰからなり、これを除く他の層は、ＩｎxＧａ1-xＡｓ半導体から成る(以下、ＩｎＧａＡｓと記す)。この半導体のＩｎ組成比ｘはＩｎＰ基板に対して格子整合するように選択され、好ましくはｘ＝０．５３である。ここで、格子整合とは半導体層の格子定数と基板の格子定数との差が概ね−０．１〜＋０．１％の場合を意味する。
【表１】
図１(Ａ)を参照すると、主要部メサ１０は、平面形状が略長方形であり、一対の辺は結晶方位の〔０１１〕方向に沿い、他の一対の辺は〔０１−１〕方向に沿う。また、主要部メサ１０の面積はサブコレクタメサ３よりも小さく、サブコレクタメサ３は主要部メサ１０に覆われない領域を有する。図２(Ａ)を参照すると、主要部メサ１０は、コレクタ層４、ベース層５、およびエミッタ層６がこの順に積層されて形成されている。
【００１９】
サブコレクタメサ３は、図１(Ａ)に示す通り、平面形状が略矩形の第１のメサ領域３ａと、複数の第２のメサ領域３ｂとを有する。第２のメサ領域３ｂは、図２(Ａ)に示す通り、基板２の主面２ａに沿って伸びるとともに、第１のメサ領域３ａから伸びる突起を形成している。第１のメサ領域３ａは、結晶方位の〔０１１〕方向に沿って伸びる辺３１１，３１４と、結晶方位の〔０１−１〕方向に沿って伸びる３１２，３１３とを有する。第２のメサ領域３ｂは、第１のメサ領域３ａの辺３１１に接する１つの辺３２１と、２つの辺３２２，３２３とを有する。辺３２２，３２３の長さは、例えば、１μｍ以上３μｍ以下とすることができる。サブコレクタメサ３の厚さは、表１に示す通り、３００ｎｍ程度である。そのため、サブコレクタメサ３の縁部には、この程度の高さを有する段差部Ｓが形成されている(図２(Ａ)参照)。図１(Ａ)および図２(Ｂ)から分かる通り、２つの辺３２２，３２３に沿う側面と基板２の主面とのなす角θは９０°以上の角度である。したがって、サブコレクタメサ３上に設けられる絶縁膜１１，１２ばかりでなく、絶縁膜１１，１２上に設けられる引き出し配線３３もまた段差部Ｓ上で鈍角状に折れ曲がることとなる。故に、引き出し配線３３の断線を抑制することができる。
【００２０】
また、引き出し配線３３は、ＨＢＴ１においては、第１のメサ領域３ａの幅Ｗよりも広く形成されている。第１のメサ領域３ａの辺３１２，３１３に沿う側面は順メサ状に形成されているため、引き出し配線３３は、辺３１２，３１３で鈍角状に折れ曲がることとなる。よって、辺３１２，３１３と交差する部分における引き出し配線３３の断線が抑制される。また、引き出し配線３３を辺３１２または辺３１３に直交する方向にのみ伸びるように設けると、引き出し配線３３の幅が狭くなってしまう。これに対し、ＨＢＴ１では、第１のメサ領域３ａの辺３１１と交差する方向に引き出し配線３３を設けることができるため、図１(Ａ)に示す通り、幅を広くできる。そのため、引き出し配線３３の抵抗を低減できる。また、このような方向に伸びるように引き出し配線３３を設けることができるので、引き出し配線３３のレイアウトの自由度を向上できる。
【００２１】
また、サブコレクタメサ３の辺３１４に沿って形成される側面は、図２(Ａ)に示す通り、逆メサ状である。また、辺３１１は、第２のメサ領域３ｂが接していない部分では、実際には、逆メサ状の側面を有している(図示せず)。この逆メサ状の側面の上にも引き出し配線３３が設けられており、この形状に沿って引き出し配線３３は鋭角状に折れ曲がることとなる。このような場合には、引き出し配線３３が断線する虞がある。しかしながら、この部分で断線が生じたとしても、上述の通り、第２のメサ領域３ｂ上では断線が抑制できるため、コレクタ電極２３と引き出し配線３３との間の電気的な接続は維持される。故に、引き出し配線の断線に伴うＨＢＴ１の不具合が防止される。
【００２２】
図２(Ａ)を参照すると、ＨＢＴ１は、エミッタコンタクトメサ７上にエミッタ電極２１を有する。エミッタコンタクトメサ７のキャリア濃度は１×１０19ｃｍ-3程度であるため、エミッタコンタクトメサ７とエミッタ電極２１とのオーム性接触が容易に実現される。また、ＨＢＴ１は、エミッタ層６上にベース電極２２を有する。後に説明するオーミック化のための熱処理の際には、エミッタ層６は１０ｎｍ程度と薄いため、ベース電極２２を構成する金属はエミッタ層６ばかりでなくベース層５とも反応する。よって、ベース電極２２は実質的にベース層５と電気的に接続する。
【００２３】
さらに、ＨＢＴ１は、サブコレクタメサ３上にコレクタ電極２３を有する。コレクタ電極２３は、サブコレクタメサ３上で、主要部メサ１０の結晶方位〔０１１〕方向に沿う側壁と対面している。サブコレクタメサ３のキャリア濃度も２×１０19ｃｍ-3程度と高いため、サブコレクタメサ３とコレクタ電極２３とのオーム性接触が容易に実現される。これらの電極２１，２２，２３は、チタン(Ｔｉ)、白金(Ｐｔ)、Ｔｉおよび金(Ａｕ)といった金属から構成され、その厚さは１６０ｎｍ程度とすることができる。
【００２４】
ＨＢＴ１は、各電極２１，２２，２３の間の絶縁と半導体層の保護とのために、絶縁膜１１、１２を備える。絶縁膜１１，１２は窒化ケイ素(Ｓｉ3Ｎ4、以下ＳｉＮ)から成ることができる。絶縁膜１１の厚さは２５０ｎｍ程度とすることができ、絶縁膜１２の厚さは１００ｎｍ程度とすることができる。
【００２５】
上記電極２１，２２，２３の上において、絶縁膜１１，１２に開口部、すなわち、ヴィア(Ｖｉａ)ホール２１ａ，２２ａ，２３ａが設けられている。エミッタ電極２１上には、ヴィアホール２１ａを埋めるようにＡｕプラグ３１ａが設けられている。Ａｕプラグ３１ａ上に引き出し配線３１が設けられている。図１(Ａ)に示す通り、引き出し配線３１は、結晶方位の〔０１−１〕方向に沿って伸びる部分を有する。
【００２６】
また、図２(Ａ)に示す通り、ベース電極２２上には、ヴィアホール２２ａを埋めると共にベース電極２２と電気的に接続する引き出し配線３２が設けられている。引き出し配線３２は、図１(Ａ)に示す結晶方位の〔０１１〕方向に沿って伸びている。
【００２７】
さらに、図２(Ａ)に示す通り、コレクタ電極２３上には、ヴィアホール２３ａを埋めると共にコレクタ電極２３と電気的に接続する引き出し配線３３が設けられている。引き出し配線３３は、図１を参照すると、結晶方位〔０１１〕方向と直交する結晶方位〔０１−１〕方向に伸びている。また、図２(Ａ)を参照すると、引き出し配線３３は、サブコレクタメサ３により生じる段差部Ｓの上方に設けられている。引き出し配線３３は、既に説明した通り、段差部Ｓ上で鈍角状に折れ曲がっている。このため、引き出し配線３３は、段差部Ｓ上で断線することが抑制される。なお、引き出し配線３１，３２，３３は、Ｔｉ、Ｐｔ、およびＡｕといった金属から構成されることができる。
【００２８】
また、ＨＢＴ１は、引き出し配線３１に接続されたパッド(図示せず)と、引き出し配線３２に接続されたパッド４２と、引き出し配線３３に接続されたパッド４３とを有する。これらは外部回路と結線するために使用される。
【００２９】
上述の通り、第１実施形態によるＨＢＴ１においては、サブコレクタメサ３は、ほぼ平面形状を有する第１のメサ領域３ａと、複数の第２のメサ領域３ｂを有する。第２のメサ領域３ｂの２辺３２２，３２３に沿って形成される側面は、基板２の主面に対して鈍角をなすように傾斜している。そのため、サブコレクタメサ３上に形成される引き出し配線３３は、段差部Ｓ上にて鈍角状に折れ曲がることとなる。したがって、引き出し配線３３の断線による不具合が防止される。
【００３０】
（第２の実施形態）
続いて、第２実施形態によるバイポーラトランジスタの製造方法を説明する。第２の実施形態では、第１の実施形態で説明したＨＢＴ１を製造する場合を説明する。図３(Ａ)〜(Ｃ)、図４(Ａ)〜(Ｃ)、図５(Ａ)〜(Ｃ)、および図６(Ａ)〜(Ｃ)は、第２実施形態による製造方法の各主要工程におけるＨＢＴの断面図である。これらの図は、第１実施形態のＨＢＴ１を半導体結晶方位の〔０１−１〕方向に沿って切断した面を示す。
【００３１】
（エピタキシャル成長工程）
エピタキシャル成長工程について説明する。先ず、半絶縁性のＩｎＰからなる基板２を用意する。次いで、図３(Ａ)に示す通り、基板２の(１００)面上に、サブコレクタ膜３０、コレクタ膜４０、ベース膜５０、エミッタ膜６０、およびエミッタコンタクト膜７０をこの順にエピタキシャル成長する。これらの膜のエピタキシャル成長には、有機金属化学気相堆積(Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ)法を使用できる。ＭＯＣＶＤ装置では、原料として、トリエチルガリウム(Triethyl Gallium：ＴＥＧａ)、トリメチルインジウム(Trimethyl Indium：ＴＭＩｎ)、アルシン(ＡsＨ3)、およびホスフィン(ＰＨ3)を用いることができる。また、エピタキシャル成長される半導体層の導電型およびキャリア濃度の制御のため、ｎ型不純物ドーピング原料としてシラン(ＳｉＨ4)を、ｐ型不純物ドーピング原料としてジエチル亜鉛(Diethyl Zinc：ＤＥＺｎ)または四臭化炭素(ＣＢｒ4)を用いることができる。
【００３２】
これらの原料を適宜組み合わせてＭＯＣＶＤ装置のチャンバに供給し、さらに原料の供給量を適宜調整することによって、所定の組成比およびキャリア濃度を有する半導体層が得られる。各半導体層の成長温度は適宜設定されて良いが、結晶性を考慮すれば、いずれの層についても６００℃〜７５０℃が好ましい。
【００３３】
ここで、サブコレクタ膜３０は、上述のサブコレクタメサ３を実現するための半導体膜である。そのため、サブコレクタ膜３０の材料、厚さ、およびキャリア濃度は、図２に示すサブコレクタメサ３と同様である。また、コレクタ膜４０およびコレクタ層４と、ベース膜５０およびベース層５と、エミッタ膜６０およびエミッタ層６と、エミッタコンタクト膜７０およびエミッタコンタクトメサ７についても、サブコレクタ膜３０およびサブコレクタメサ３と同様の関係を有する。
【００３４】
（エミッタコンタクトメサ形成工程）
図３(Ｂ)を参照すると、基板２上にエミッタコンタクトメサ７が形成されている。エミッタコンタクトメサ７は以下のように形成される。すなわち、エミッタコンタクト膜７０上にレジスト膜を形成する。所定のパターンを有するフォトマスクを用いたフォトリソグラフィにより、レジスト膜に所定のパターンを形成しレジストマスクを得る。このレジストマスクは、平面形状が略矩形の島状のレジスト領域を有し、その矩形の一対の長辺が〔０１１〕方向に沿って伸び、短辺が〔０１−１〕方向に沿って伸びている。
【００３５】
次に、上記のレジストマスクが形成された基板２をエッチング液に浸し、エミッタコンタクト膜７０のレジストマスクが形成されていない部分を除去する。このとき、エッチング液としては、リン酸(Ｈ3ＰＯ4)と過酸化水素水(Ｈ2Ｏ2)と純水(Ｈ2Ｏ)とがＨ3ＰＯ4：Ｈ2Ｏ2：Ｈ2Ｏ＝５：１：４０の比率で混合された混合液を用いると好ましい。この混合液は、いわゆるエッチング選択性を有している。すなわち、エミッタ膜６０(ＩｎＰ)に対するエッチング速度は、エミッタコンタクト膜７０(ＩｎＧａＡｓ)に対するエッチング速度よりも十分に小さい。そのため、エミッタコンタクト膜７０がエッチングされてエミッタ膜６０が露出した後には、エッチングの進行が非常に遅くなる。これにより、エッチングが実質上停止される。以上のエッチングにより、図３(Ｂ)に示す通り、エミッタコンタクトメサ７が形成される。
【００３６】
（主要部メサ形成工程）
図３(Ｃ)を参照すると、サブコレクタ膜３０上に主要部メサ１０が形成されている。主要部メサ１０は以下のように形成される。すなわち、エミッタコンタクトメサ７が設けられたエミッタ膜６０上にレジスト膜を形成する。次に、フォトリソグラフィにより、レジスト膜に所定パターンを形成しレジストマスクを得る。このレジストマスクは、エミッタコンタクトメサ７を覆うように形成される。このレジストマスクは、略矩形状であり、その矩形の一対の辺が〔０１１〕方位に沿って伸びている。
【００３７】
次いで、上記のレジストマスクを用いてエッチングを行う。このエッチングは２段階に行なわれる。先ず、塩酸と純水との混合液をエッチング液として、レジストマスクで覆われていない部分のエミッタ膜６０(ｎ型ＩｎＰ)を除去する。このエッチング液は選択性を有しているので、エミッタ膜６０がエッチングされてベース膜５０(ＩｎＧａＡｓ)が露出した後には、エッチングの進行が非常に遅くなり、事実上エッチングが停止される。これにより、先ず、エミッタ層６が得られる。
【００３８】
その後、上記のレジストマスクを残したまま、硫酸(Ｈ2ＳＯ4)と過酸化水素水(Ｈ2Ｏ2)と純水(Ｈ2Ｏ)とが、Ｈ2ＳＯ4：Ｈ2Ｏ2：Ｈ2Ｏ＝１：１：５００の比率で混合された混合液をエッチング液として用いて、ベース膜５０およびコレクタ膜４０の所定の部分を除去する。ここで、エッチング時間は、サブコレクタ膜３０が露出する程度の時間とされる。このエッチング時間は、予備実験を行って予め決定しておくと好ましい。また、サブコレクタ膜３０の上層部を１００ｎｍ程度オーバーエッチングすると好適である。このオーバーエッチングにより、エッチングされるべきサブコレクタ膜３０が確実に除去される。これまでの工程により、主要部メサ１０が形成される(図３(Ｃ))。主要部メサ１０は、エミッタ層６、ベース層５、およびコレクタ層４を含み、その一対の辺は結晶方位の〔０１１〕方向に沿って伸びている。
【００３９】
（サブコレクタメサ形成工程）
次に、エミッタコンタクトメサ７および主要部メサ１０を有する基板２上にレジスト膜を形成する。所定のパターンを有するフォトマスクを用いたフォトリソグラフィにより、レジスト膜に所定のパターンを転写しマスク層６１を形成する(図４(Ａ))。図７(Ａ)を参照しながら、マスク層６１の形状を詳しく説明する。図７(Ａ)は、サブコレクタメサを形成するためのマスク層６１の平面図である。図示の通り、マスク層６１は、エミッタコンタクトメサ７および主要部メサ１０を覆っている。また、マスク層６１は、略矩形の第１の領域６１ａおよび第２の領域６１ｂを有する。第１の領域６１ａの一対の辺の方向は結晶方位〔０１１〕に沿って伸びる。また、第２の領域６１ｂは、第１の領域６１ａの結晶方位〔０１１〕に沿う辺に接するように設けられている。また、マスク層６１においては、第２の領域６１ｂは４つ設けられているが、４つに限られるものではない。
【００４０】
マスク層６１を用い、リン酸(Ｈ3ＰＯ4)と過酸化水素水(Ｈ2Ｏ2)と純水(Ｈ2Ｏ)とがＨ3ＰＯ4：Ｈ2Ｏ2：Ｈ2Ｏ＝５：１：１０の比率で混合された混合液(以降、エッチング液Ｐとする)をエッチング液として、サブコレクタ膜３０をエッチングする。この混合液は、選択性を有するため、サブコレクタ膜３０(ＩｎＧａＡｓ)がエッチングされて基板２(ＩｎＰ)が露出したとき、実質的にエッチングが終了する。基板２は殆どエッチングされないため、サブコレクタメサ３と基板２の主面との高低差が不要に大きくなってしまうことはない。
【００４１】
また、上記のエッチング液Ｐは、ＩｎＧａＡｓに対して、エッチングが特定の結晶方位に沿って速く進行する異方性を有している。具体的には、結晶方位の〔０−１０〕および〔００−１〕といった方向にエッチングが速く進む。したがって、エッチング後、サブコレクタメサ３の形状は、マスク層６１の形状を必ずしも反映せず、図７(Ｂ)に示すような形状となる。すなわち、サブコレクタメサ３は、略矩形の第１のメサ領域３ａと、第２のメサ領域３ｂとを有する。第２のメサ領域３ｂは、第１のメサ領域３ａの辺３１１に接する辺３２１と、湾曲した２つの辺３２２，３２３を有する。ここで、辺３２２，３２３に沿う側面は、基板２の主面に対して９０°以上の角度θをなすよう傾斜している(図２(Ｂ)参照)。
【００４２】
これまでの工程により、図４(Ｂ)に示す通り、サブコレクタメサ３の形成が終了する。サブコレクタメサ３の縁には段差部Ｓが形成されている。なお、上述の通り、サブコレクタメサ３の周囲では基板２の表面が露出している。つまり、サブコレクタメサ３の形成により、基板２上に形成され得る複数個のＨＢＴは電気的に互いに分離される。
【００４３】
（電極形成工程）
続いて、図４(Ｃ)以降を参照しながら、電極形成工程について説明する。サブコレクタメサ３までが形成された基板２上に絶縁膜１１上に形成する。絶縁膜１１は、ＳｉＮからなることができ、例えばＣＶＤ法により形成される。また、絶縁膜１１の厚さは２５０ｎｍ程度とすることができる。続いて、絶縁膜１１上にレジスト膜を形成し、所定のリソグラフィによりエッチング用のレジストマスク６２を形成する。レジストマスク６２は、エミッタコンタクトメサ７、エミッタ層６、サブコレクタメサ３上に矩形の開口部を有する。次に、反応性イオンエッチング(Reactive Ion Etching：ＲＩＥ)により、レジスト開口部に露出する絶縁膜１１が除去される。
【００４４】
図４(Ｃ)に示す通り、レジストマスク６２を除去することなく真空蒸着法により基板２上に金属多層膜８１を形成する。金属多層膜８１は、Ｔｉ膜、Ｐｔ膜、Ｔｉ膜、およびＡｕ膜といった膜がこの順に堆積されて形成されることができる。ここで、Ａｕ膜の厚さは１００ｎｍであり、他の金属膜は２０ｎｍとできる。次いで、レジストマスク６２を剥離すると、レジストマスク６２上の金属多層膜８１が除去されて、エミッタ電極２１、ベース電極２２、およびコレクタ電極２３が完成する(図５(Ａ))。高純度窒素ガス雰囲気下で４００℃、約１分間熱処理を行うと、これらの電極２１，２２，２３のオーム性接触が実現される。
【００４５】
（引き出し配線形成工程１）
次いで、ベース電極２２のための引き出し配線３２、およびコレクタ電極２３のための引き出し配線３３を形成する手順について説明する。電極２１，２２，２３および絶縁膜１１上に絶縁膜１２をＣＶＤ法により形成する。絶縁膜１２は、ＳｉＮから構成され、その厚さは１００ｎｍ程度とすることができる。絶縁膜１２上にレジスト膜を形成し、所定のリソグラフィによりエッチング用のレジストマスクを形成する。このレジストマスクは、ベース電極２２およびコレクタ電極２３上に開口部を有する。レジストマスクを用いて、ＲＩＥによりエッチングを行うと、図５(Ｂ)に示す通り、ベース電極２２上に引き出し配線３２のためのヴィアホール２２ａが形成され、コレクタ電極２３上に引き出し配線３３のためのヴィアホール２３ａが形成される。
【００４６】
以下、図８(Ａ)〜(Ｃ)および図９(Ａ)〜(Ｃ)を参照しながら、引き出し配線３２，３３を形成する手順を説明する。これらの図は、簡単のため、コレクタ電極２３およびその周囲を示している。先ず、図８(Ａ)に示すように、レジスト膜５１、ＳｉＯ2膜５２、およびレジスト膜５３をこの順に基板２上に堆積する。ここで、レジスト膜５１，５３の厚さは１．３μｍ程度とすることができる。また、ＳｉＯ2膜５２は、スパッタ法により形成されることができ、その厚さは０．３μｍ程度とすることができる。次いで、レジスト膜５３をリソグラフィによりパターンニングしてレジストマスク６３を形成する(図８(Ｂ))。レジストマスク６３は、引き出し配線３３の形状を画定する開口部を有している。このレジストマスク６３を用い、ＲＩＥによりエッチングを行って、開口部に露出するＳｉＯ2膜５２を除去する。この結果、図８(Ｃ)に示す通り、引き出し配線３３を画定するための開口部５２ａがＳｉＯ2膜５２に形成される。ＳｉＯ2膜５２のエッチングには、エッチングガスとしてＣＦ4ガスを使用できる。続けて、Ｏ2ガスを用いてＲＩＥによりエッチングを行うと、開口部５２ａに露出するレジスト膜５１が除去される。ＲＩＥによれば、レジスト膜５１は基板２の主面と平行な方向にもエッチングされるため、図９(Ａ)に示すように、ＳｉＯ2膜５２に庇部５２ｂが形成される。また、このエッチングによりレジストマスク６３は除去される。
【００４７】
この後、ＳｉＯ2膜５２が形成された面上に、Ｔｉ膜、Ｐｔ膜、およびＡｕ膜を真空蒸着法によりこの順に堆積し、金属多層膜８２を形成する。Ｔｉ膜の厚さは３０ｎｍとすることができ、Ｐｔ膜の厚さは２０ｎｍとすることができ、Ａｕ膜の厚さは４５０ｎｍとすることができる。図９(Ｂ)を参照すると、金属多層膜８２は、庇部５２ｂによって、ＳｉＯ2膜５２の開口部の底部に堆積された部分と、ＳｉＯ2膜５２上に堆積された部分とに分離されている。したがって、レジスト膜５２を有機溶剤により除去すれば、ＳｉＯ2膜５２上に堆積された金属多層膜８２が除去され、開口部５２ａの底部に堆積された金属多層膜８２が引き出し配線３３となる(図９(Ｃ))。すなわち、上記の手順によれば、金属多層膜８２をエッチングするといったプロセスを経ずに容易に引き出し配線３３が形成される。なお、Ｔｉ層はコレクタ電極２３との密着性を高めるアドヒージョン層として働き、Ｐｔ膜はＴｉがＡｕ層へ拡散するのを防止するバリア層として働き、Ａｕ膜は実質的な導電層として働く。
【００４８】
引き出し配線３３は、図９(Ｃ)に示す通り、サブコレクタメサ３の縁部を覆うよう設けられている。サブコレクタメサ３の縁部には、３００ｎｍ程度の段差部Ｓが形成されているが、この段差部Ｓの斜面は、基板２の主面に対して９０°以上の角度θで傾いている。したがって、段差部Ｓ上に引き出し配線３３を設けても、引き出し配線３３が鋭角状に折れ曲がることはない。したがって、引き出し配線３３が断線するのが抑制される。
【００４９】
これまでの工程により、引き出し配線３２も同様に形成され、図５(Ｃ)に示す通り、引き出し配線３２，３３が完成する。
【００５０】
（引き出し配線形成工程２）
続いて、図６(Ａ)〜(Ｃ)を参照しながら、エミッタ電極２１のための引き出し配線３１を形成する手順を説明する。引き出し配線３２，３３が形成された面上にＳｉＮ膜１３をＣＶＤ法により堆積する。ＳｉＮ膜１３の厚さは８５０ｎｍ程度とすることができる。続けて、図６(Ａ)に示す通り、ＳｉＮ膜１３上にＳＯＧ(Spin-On-Glass)膜１４を形成する。ＳＯＧ膜１４の厚さは、エミッタ電極２１の上方において１００ｎｍ程度であり、サブコレクタメサ３が形成されていない部分の上方において５００ｎｍ程度とできる。ＳＯＧ膜１４の形成後、ＲＩＥエッチングによりＳＯＧ膜１４が形成された面の凹凸の平坦化を行う。ここで、エッチング量(深さ)は、エミッタ電極２１の上方のＳＯＧ膜１４が除去されるに十分な程度とされる。また、ＲＩＥエッチングの条件は、ＳＯＧ膜１４よりもＳｉＮ膜１３のエッチング速度が速くなるよう決定される。このようにすれば、エッチングが進行してＳｉＮ膜１３が露出すると、ＳｉＮ膜１３が速くエッチングされるため、ＳＯＧ膜１４形成後の凹凸がより平坦化される。
【００５１】
次いで、ＳＯＧ膜１４およびＳｉＮ膜１３上に絶縁膜１５をＣＶＤにより堆積する。この後、絶縁膜１５上にレジスト膜を形成し、レジストマスクを形成する。このレジストマスクはエミッタ電極２１上にヴィアホール２１ａを形成するための開口部を有する。このレジストマスクを用いて、ＲＩＥによりエッチングを行ってヴィアホール２１ａを形成する。次いで、真空蒸着法によりＡｕを堆積し、レジストマスクを除去すると、ヴィアホール２１ａがＡｕプラグ３１ａにより埋め込まれる。エミッタ電極２１の上方においては、ＳＯＧ膜１４が除去されているため、ヴィアホール２１ａの内壁面にＳＯＧ膜１４が露出することはない。したがって、ヴィアホール２１ａは、Ａｕプラグ３１ａにより確実に埋め込まれる。
【００５２】
続いて、引き出し配線３２，３３の形成と同様に、レジスト膜／ＳｉＯ2膜／レジスト膜といった３層マスクを利用して、エミッタ電極２１のための引き出し配線３１を形成する(図６(Ｂ))。引き出し配線３１は、Ａｕプラグ３１ａを介し、エミッタ電極２１と電気的に接続している。
【００５３】
この後、引き出し配線３１を覆うように、ＳｉＮから構成されるパッシベーション膜１６が形成されてＦＥＴ１が完成する(図６(Ｃ))。
【００５４】
第２の実施形態の製造方法によれば、マスク層６１を用いてリン酸系のエッチング液Ｐによりサブコレクタ膜３０をエッチングするため、第１のメサ領域３ａおよび第２のメサ領域３ｂを有するサブコレクタメサ３が形成される。第２のメサ領域３ｂは、湾曲した２つの辺３２２，３２３を有する。この２つの辺３２２，３２３に沿う側面は、基板２の主面とに対して９０°以上の角度θで傾斜している。このため、サブコレクタメサ３の上方に形成される引き出し配線３３は、サブコレクタメサ３の縁部において鈍角状に折れ曲がることとなる。したがって、サブコレクタメサ３の断線が抑制され、引き出し配線の断線によるＨＢＴ１の不具合が防止される。
【００５５】
（第３の実施形態）
続いて、第３の実施形態によるバイポーラトランジスタの製造方法について説明する。第３の実施形態の製造方法は、サブコレクタメサを形成する際に使用されるマスク層が異なる点を除き、第２の実施形態の製造方法と同一である。以下、相違点を中心に第３の実施形態の製造方法を説明する。
【００５６】
先ず、第１の実施形態で説明した通りに、エピタキシャル成長工程、エミッタコンタクトメサ形成工程、および主要部メサ形成工程を実施し、主要部メサ１０の形成が終了した基板２を得る。
【００５７】
次に、エミッタコンタクトメサ７および主要部メサ１０を有する基板２上にレジスト膜を形成する。次いで、第１の実施形態におけるマスク層６１に替わり、マスク層７１を形成する。図１０(Ａ)を参照しながら、マスク層７１について説明する。図１０(Ａ)は、マスク層７１の形状を示す平面図である。図１０(Ｂ)は、マスク層７１を用いたエッチングにより形成されたサブコレクタメサの平面形状を示すスケッチである。
【００５８】
図１０(Ａ)を参照すると、マスク層７１は、エミッタコンタクトメサ７および主要部メサ１０を覆うよう設けられる。マスク層７１は、略矩形の第１の領域７１ａおよび第２の領域７１ｂを有する。第１の領域７１ａの一対の辺は結晶方位〔０１１〕に方向に沿って伸び、他の一対の辺は結晶方位〔０１−１〕方向に沿って伸びる。また、第２の領域７１ｂは台形状の平面形状を有する。この台形の互いに平行な一対の辺のうち長辺が第１の領域７１ａの結晶方位〔０１１〕に沿う辺に接している。また、第２の領域７１ｂは、マスク層７１には４つあり、互いに隣接している。
【００５９】
マスク層７１を用いてサブコレクタ膜３０をエッチング液Ｐでエッチングする。このエッチングは、基板２の主面と垂直な方向ばかりでなく平行な方向、特に、結晶方位の〔０−１０〕および〔００−１〕といった方向に速く進む。よって、サブコレクタメサ３は、図１０(Ｂ)に示す通りの形状となる。すなわち、サブコレクタメサ３は、略矩形の第１のメサ領域３ａと、略三角形状の第３のメサ領域３ｍとを有する。第３のメサ領域３ｍは、基板２の主面２ａに沿って伸びると共に、第１のメサ領域３ａから伸びる突起を形成している。第３のメサ領域３ｍの一辺は、第１のメサ領域３ａの一辺３１１に接している。
【００６０】
図１１は、図１０(Ｂ)のIII−III線に相当する線に沿って第３の実施形態のＨＢＴを切断した断面を示す模式図である。この図から分かる通り、第３のメサ領域３ｍの二つの辺３３１，３３２に沿う側面は、半導体結晶面の(００１)と等価な面であり、基板２の主面に対してほぼ９０°をなしている。このような辺の上方に設けられる引き出し配線３３は、当該側面が逆メサ状に形成される場合に比べ、断線し難い。よって、この場合にも、ＨＢＴにおいて引き出し配線の断線に伴う不具合が低減される。
【００６１】
以上の手順により、サブコレクタメサ３が形成される。以降、第１の実施形態における電極形成工程、引き出し配線形成工程１、および引き出し配線形成工程２を行うことにより、ＨＢＴが完成する。
【００６２】
以上、幾つかの実施形態を参照しながら、本発明に係るバイポーラトランジスタおよびその製造方法について説明したが、本発明はこれらに限られることなく様々に変形可能である。例えば、ＨＢＴ１においては、各層３〜７は、図２に示す通りとしたが、これは例示的に示したに過ぎない。これらの半導体層は、作製しようとするＨＢＴの電気的特性に合わせて適宜変更されてよい。特に、エミッタ層６をＧａＩｎＡｓＰもしくはＩｎＡｌＡｓから構成し、他の層３〜５，７をＩｎＧａＡｓから構成すると好適である。ＧａＩｎＡｓＰおよびＩｎＡｌＡｓはＩｎＧａＡｓよりも大きいエネルギーバンドギャップを有するため、これらのいずれかからエミッタ層６を構成すれば、ＨＢＴが製造される。
【００６３】
また、上記のマスク層６１，７１の寸法は、形成するサブコレクタメサ３の厚さに合わせて適宜決定されて良い。また、予備実験を行って、所望の形状のサブコレクタメサ３が得られるようにマスク層の形状を最適化すると好ましい。さらに、マスク層６１，７１は、レジストに限らず、チッ化珪素または酸化ケイ素といった無機珪素から構成されてよい。
【００６４】
さらに、主要部メサ１０を構成するコレクタ層４、ベース層５、およびエミッタ層６は、ＨＢＴ１においては、図１および図２(Ａ)に示す通り、平面形状がほぼ等しくなるよう形成されているが、これに限られるものではない。例えば、主要部メサ１０は、面積がほぼ等しいコレクタ層４およびベース層５と、これらの層４，５よりも面積が小さいエミッタ層６とを含むことができる。この場合には、ベース電極２２をベース層上５に直接設けることができる。
【００６５】
さらにまた、上述した幾つかのエッチング液または混合液の混合比率は、例示的に示したに過ぎず、半導体層の厚さ、エッチング速度、およびエッチングされずに残る部分の形状などを考慮の上、適宜調整されてよい。
【００６６】
【発明の効果】
以上説明した通り、本発明に係るバイポーラトランジスタおよびその製造方法によれば、サブコレクタメサの縁に沿って形成される側面と基板の主面とのなす角は９０°以上とできる。よって、サブコレクタメサの当該縁を横切るように設けられる配線部もまた、サブコレクタメサの縁部で９０°以上の角度で折れ曲がることとなる。したがって、引き出し配線の断線に伴う不具合を低減できる構造を有するバイポーラトランジスタが提供される。
【図面の簡単な説明】
【図１】図１(Ａ)は、第１実施形態のＨＢＴの平面図である。
【図２】図２(Ａ)は、図１(Ａ)のＩ−Ｉ線に沿った断面を示す図である。図２(Ｂ)は、図１(Ａ)のII−II線に沿った断面を示す図である。
【図３】図３(Ａ)〜(Ｃ)は、第２実施形態による製造方法の各主要工程におけるＨＢＴの断面図である。
【図４】図４(Ａ)〜(Ｃ)は、第２実施形態による製造方法の各主要工程におけるＨＢＴの断面図である。
【図５】図５(Ａ)〜(Ｃ)は、第２実施形態による製造方法の各主要工程におけるＨＢＴの断面図である。
【図６】図６(Ａ)〜(Ｃ)は、第２実施形態による製造方法の各主要工程におけるＨＢＴの断面図である。
【図７】図７(Ａ)は、第２の実施形態において使用されるサブコレクタメタを形成するためのマスク層の平面図である。図７(Ｂ)は、図７(Ａ)に示すマスク層を用いたエッチングにより形成されたサブコレクタメサの上面を示す模式図である。
【図８】図８(Ａ)〜(Ｃ)は、コレクタ電極のための引き出し配線を形成する手順を説明する図である。
【図９】図９(Ａ)〜(Ｃ)は、コレクタ電極のための引き出し配線を形成する手順を説明する図である。
【図１０】図１０(Ａ)は、第３の実施形態において使用されるマスク層の平面図である。図１０(Ｂ)は、図１０(Ａ)に示すマスク層を用いたエッチングにより形成されたサブコレクタメサの上面を示す模式図である。
【図１１】図１１は、図１０(Ｂ)に示すIII−III線に相当する線に沿って第３の実施形態のＨＢＴを切断した断面を示す模式図である。
【符号の説明】
１・・・ＨＢＴ、２・・・基板、３・・・サブコレクタメサ、３ａ・・・第１のメサ領域、３ｂ・・・第２のメサ領域、４・・・コレクタ層、５・・・ベース層、６・・・エミッタ層、７・・・エミッタコンタクトメサ、１０・・・主要部メサ、１１，１２，１３，１５・・・絶縁膜、１４・・・ＳＯＧ膜、１６・・・パッシベーション膜、２１・・・エミッタ電極、２２・・・ベース電極、２３・・・コレクタ電極、２１ａ，２２ａ，２３ａ・・・ヴィアホール、３１ａ・・・Ａｕプラグ、３１，３２，３３・・・引き出し配線、３０・・・サブコレクタ膜、４０・・・コレクタ膜、５０・・・ベース膜、６０・・・エミッタ膜、５１，５２，５３・・・レジスト膜、６１，７１・・・マスク層、６１ａ・・・第１の領域、６１ｂ・・・第２の領域、６２，６３・・・レジストマスク、７０・・・エミッタコンタクト膜、７１ａ・・・第１の領域、７１ｂ・・・第３の領域、８１，８２・・・金属多層膜。
Claims (6)
- 主面を有する半導体基板と、
前記半導体基板の主面上に設けられるサブコレクタメサと、
前記サブコレクタメサ上に設けられ、該サブコレクタメサに接続されたコレクタ電極と、
前記コレクタ電極に接続された配線と、
前記サブコレクタメサ上に設けられ、コレクタ層、ベース層、およびエミッタ層を含む主要部メサと、
を備え、
前記ベース層は第１のIII−Ｖ族化合物半導体から構成され、
前記エミッタ層は前記第１のIII−Ｖ族化合物半導体よりもエネルギーバンドギャップが大きい第２のIII−Ｖ族化合物半導体から構成され、
前記主要部メサは、半導体結晶方位の〔０１１〕方向またはこれと等価な方向に沿って伸びる側壁面を有し、
前記サブコレクタメサは、前記〔０１１〕方向またはこれと等価な方向に沿って伸びており１または複数の突起を有する縁を備え、
前記配線は、前記サブコレクタメサの縁を通過して前記側壁面に交差する方向に伸びている、バイポーラトランジスタ。 - 前記複数の突起のそれぞれは複数の側面を有しており、前記複数の側面のうち少なくとも一つの側面は順メサ形状を有する、請求項１記載のバイポーラトランジスタ。
- 前記複数の突起のそれぞれは複数の側面を有しており、前記複数の側面のうち少なくとも一つの側面の結晶面方位は、（００１）面またはこれと等価な面である、請求項１記載のバイポーラトランジスタ。
- 前記第１のIII−Ｖ族化合物半導体はＩｎＧａＡｓであり、前記第２のIII−Ｖ族化合物半導体はＩｎＰである、請求項１から３のいずれか一項に記載のバイポーラトランジスタ。
- 前記第１のIII−Ｖ族化合物半導体はＩｎＧａＡｓであり、前記第２のIII−Ｖ族化合物半導体はＧａＩｎＡｓＰもしくはＩｎＡｌＡｓである、請求項１から３のいずれか一項に記載のバイポーラトランジスタ。
- 半導体基板上に半導体膜を形成する工程と、
前記半導体膜上に、コレクタ層と、第１のIII−Ｖ族化合物半導体から構成されるベース層と、前記第１のIII−Ｖ族化合物半導体よりもエネルギーバンドギャップが大きい第２のIII−Ｖ族化合物半導体から構成されるエミッタ層とを含む主要部メサを形成する工程と、
サブコレクタメサを形成するためのマスク層を前記半導体膜および前記主要メサ部上に形成する工程と、
前記マスク層を用いて前記半導体膜をウエットエッチングして、サブコレクタメサを形成する工程と、
を備え、
前記主要部メサは、半導体結晶方位の〔０１１〕方向またはこれと等価な方向に沿って伸びる側壁面を有し、
前記マスク層は、半導体結晶方位の〔０１１〕方向またはこれと等価な方向に沿って伸びる辺を含む複数の辺により画定される第１の平面領域と、前記〔０１１〕方向またはこれと等価な方向に沿って伸びる辺を含む３または４の辺により画定される１または複数の第２の平面領域とを有し、
前記第２の平面領域の前記〔０１１〕方向またはこれと等価な方向に沿って伸びる辺は、前記第１の平面領域の前記〔０１１〕方向またはこれと等価な方向に沿って伸びる辺に接している、バイポーラトランジスタの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002089587A JP3846347B2 (ja) | 2002-03-27 | 2002-03-27 | バイポーラトランジスタおよびその製造方法 |
| US10/394,663 US6828603B2 (en) | 2002-03-27 | 2003-03-24 | Hetero-bipolar transistor with a sub-collector layer having a first portion and plural second portions |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002089587A JP3846347B2 (ja) | 2002-03-27 | 2002-03-27 | バイポーラトランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003282585A JP2003282585A (ja) | 2003-10-03 |
| JP3846347B2 true JP3846347B2 (ja) | 2006-11-15 |
Family
ID=29235133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002089587A Expired - Fee Related JP3846347B2 (ja) | 2002-03-27 | 2002-03-27 | バイポーラトランジスタおよびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6828603B2 (ja) |
| JP (1) | JP3846347B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7364997B2 (en) * | 2005-07-07 | 2008-04-29 | Micron Technology, Inc. | Methods of forming integrated circuitry and methods of forming local interconnects |
| JP5907480B2 (ja) | 2013-07-31 | 2016-04-26 | 株式会社村田製作所 | バイポーラトランジスタ及び半導体装置並びにバイポーラトランジスタの製造方法 |
| US10622465B2 (en) * | 2017-12-20 | 2020-04-14 | Qualcomm Incorporated | Heterojunction bipolar transistor (HBT) |
| JP2020013926A (ja) * | 2018-07-19 | 2020-01-23 | 株式会社村田製作所 | 半導体装置 |
| US11990537B2 (en) | 2021-06-29 | 2024-05-21 | Win Semiconductors Corp. | Heterojunction bipolar transistor and power amplifier |
| CN113921598B (zh) * | 2021-08-25 | 2023-06-20 | 厦门市三安集成电路有限公司 | 一种hbt器件的金属连线方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4288852B2 (ja) * | 2000-12-27 | 2009-07-01 | 住友電気工業株式会社 | バイポーラトランジスタの製造方法 |
-
2002
- 2002-03-27 JP JP2002089587A patent/JP3846347B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-24 US US10/394,663 patent/US6828603B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6828603B2 (en) | 2004-12-07 |
| US20030218184A1 (en) | 2003-11-27 |
| JP2003282585A (ja) | 2003-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3319472B2 (ja) | 半導体装置とその製造方法 | |
| JP4288852B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH04234130A (ja) | 自己整合ヘテロ接合バイポーラ・トランジスタの製造方法 | |
| JP3846347B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| WO2007058265A1 (ja) | バイポーラトランジスタ及びその製造方法 | |
| US7541624B2 (en) | Flat profile structures for bipolar transistors | |
| US6653714B2 (en) | Lateral bipolar transistor | |
| US9679996B2 (en) | Semiconductor device having buried region beneath electrode and method to form the same | |
| JP3565274B2 (ja) | バイポーラトランジスタ | |
| JP3843884B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP4026347B2 (ja) | 化合物半導体バイポーラトランジスタの製造方法 | |
| US6531722B2 (en) | Bipolar transistor | |
| JP3941538B2 (ja) | バイポーラトランジスタ | |
| JP4930269B2 (ja) | 化合物半導体バイポーラトランジスタ | |
| JP4224980B2 (ja) | バイポーラトランジスタ | |
| US11362201B1 (en) | Heterojunction bipolar transistors with undercut extrinsic base regions | |
| KR0137571B1 (ko) | 에미터 다운 쌍극자 트랜지스터의 제조방법 | |
| JP4725443B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH01233767A (ja) | ヘテロ接合バイポーラ・トランジスタおよびその製造方法 | |
| JPH0737900A (ja) | 半導体装置およびその製造方法 | |
| CN109166800A (zh) | 一种晶体管及其制作方法 | |
| JPH0571171B2 (ja) | ||
| JPH10303213A (ja) | 半導体装置及びその製造方法 | |
| JPS62206880A (ja) | ヘテロバイポ−ラトランジスタの製造方法 | |
| JP2015043376A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060630 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060801 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060814 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130901 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |