KR0137571B1 - 에미터 다운 쌍극자 트랜지스터의 제조방법 - Google Patents

에미터 다운 쌍극자 트랜지스터의 제조방법

Info

Publication number
KR0137571B1
KR0137571B1 KR1019940033902A KR19940033902A KR0137571B1 KR 0137571 B1 KR0137571 B1 KR 0137571B1 KR 1019940033902 A KR1019940033902 A KR 1019940033902A KR 19940033902 A KR19940033902 A KR 19940033902A KR 0137571 B1 KR0137571 B1 KR 0137571B1
Authority
KR
South Korea
Prior art keywords
thin film
layer
film
emitter
polycrystalline
Prior art date
Application number
KR1019940033902A
Other languages
English (en)
Other versions
KR960026418A (ko
Inventor
이성현
조덕호
한태현
이수민
염병렬
강진영
Original Assignee
양승택
한국전자통신연구원
조백제
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원, 조백제, 한국전기통신공사 filed Critical 양승택
Priority to KR1019940033902A priority Critical patent/KR0137571B1/ko
Publication of KR960026418A publication Critical patent/KR960026418A/ko
Application granted granted Critical
Publication of KR0137571B1 publication Critical patent/KR0137571B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

본 발명은 에미터가 콜렉터보다 아래에 있는 쌍극자 트랜지스터에서 선택적 결정성장방법으로 베이스층을 형성하여 자기정렬 구조를 만들고, 에미터층으로서 규소다결정막을 증착하고 순차적으로 금속성 박막층을 증착하여 기계화 연마로 평탄화 시킨후, 기판에 직접 접합(direct bonding)시켜 에미터-베이스 접합면적을 최소화하고 얕은 접합계면을 형성시켜 전류이득 극대화를 이루며 베이스 전달시간이 감소하고 에미터 접합층의 측면저항을 최소화시킴으로써 고속 및 고주파 특성 등의 트랜지스터 성능 향상을 얻을 수 있다.

Description

에미터 다운 쌍극자 트랜지스터의 제조방법(Fabrication Method of Emitter-Down Bipolar Transistors)
제1도는 종래 기술에 의해 제조된 에미터 다운 쌍극자 트랜지스터의 단면도이다.
제2도는 본 발명에 따라 제조된 에미터 다운 쌍극자 트랜지스터의 단면도이다.
제3도는 본 발명에 따른 에미터 다운 쌍극자 트랜지스터의 순차적 제조공정별 단면도이다.
＊도면의 주요부분에 대한 부호의 설명＊
1,16 : 기판2 : 콜렉터 접합층
3 : 콜렉터층4 : 절연막
5 : 질화막6,11,14 : 다결정 박막
7,9 : 산화막8 : 측면 다결정막
10 : 베이스층12 : 에미터-베이스 접합계면
13 : 금속성 박막층
본 발명은 쌍극자 트랜지스터(bipolar transistor)의 제조방법에 관한 것으로, 구체적으로는 에미터층으로서 특히 다결정 실리콘을 장착하여 평탄시킨 후 기판에 직접접합(direct bonding)시켜 에미타 다운(emitter-down)을 가지는 쌍극자 트랜지스터의 제조방법에 관한 것이다.
일반적으로 에미터 다운 쌍극자 트랜지스터는 통합주입 논리회로(I2L-Integrated injection logic circuit 또는 MTL-Merged transistor logic ciruit)의 제작에 필수적으로 사용되어진다.
특히, 에미터가 공통으로 연결되어 접지되는 고속 집적회로의 설계 및 제조에 에미터 다운 구조의 쌍극자 트랜지스터를 사용하여 기판 접지 또는 기판 바로위의 접지층에 직접 에미터를 연결하면 회로면적 및 금속배선의 수들을 줄일 수 있는 장점이 있다.
그러나 에미터가 아래에 있는 구조적인 문제때문에 에미터-베이스 접합면적이 베이스-콜렉터 접합면적보다 크며, 내부영역에 비해 면적을 줄이는데 한계가 있는 외부 에미터-베이스 접합영역으로의 소수 반송자의 주입이 증가하여 전류이득이 현저하게 적어진다.
또한, 베이스-콜렉터 보다는 큰 면적때문에 에미터-베이스 접합용량 성분이 매우커서 낮은 전류영역에서 동작하는 통합주입 논리회로에 적용하면 고속특성이 저하된다.
이와 같은 특성의 저하를 막기위해 최근에 자기정렬 구조를 사용하여 에미터-베이스 접합면적을 줄이고 외부 에미터-베이스 영역에 이온주입으로 격리층을 형성하는 연구가 활발하게 진행되고 있는데 이때 자기정렬 구조로 에미터-베이스 접합면적을 줄이는 데는 한계가 있으며 기존의 에미터 업(emitter-up) 쌍극자 트랜지스터에서의 형성을 다결정 실리콘으로 사용하여 얕은 접합계면을 형성하고 전류이득을 증진시키는 형성을 이룰 수 없고, 이온주입으로 격리층을 형성하기 위해서는 이온주입기를 별도로 사용해야 하는 등의 비용이 많이 든다.
또한, 현재까지 에미터 다운 쌍극자 트랜지스터에서 자기정렬 구조의 베이스-콜렉터의 면적비를 줄이기 위하여 다결정 실리콘을 베이스의 측면에 형성하여 베이스 전극으로 사용하므로서 외부 베이스-콜렉터 접합영역을 감소시키는 소위 SICOS(sidewell base contact structure)방법이 이용되어왔다.
첨부한 도면의 제1도를 참조하여 기존의 상기 SICOS방법을 설명하면, 상기 제1도는 종래에 널리 사용되어온 상기 SICOS방법에 의하여 형성된 구조로써, 소정의 기판(1´)에 고농도 매몰층(2´)과 에피층을 성장하고 산화막, 질화막, 고농도의 다결정 실리콘, 질화막 및 산화막을 순차적으로 증착하고 패터닝(patterning)하여 산화막과 질화막의 측박막을 형성하고 열산화시켜 절연산화막(5´)을 형성한다.
상기 공정후에 상기의 산화막과 질화막을 제거하고 무농도의 다결정규소층을 증착하여 열처리하면 메사(mesa)위의 다결정규소층으로부터 도펀트가 상기 무농도의 다결정규소층에 확산되어 농도 선택적 식각에 의하여 측면의 무농도 다결정규소층(6´)만이 형성되게 된다.
상기의 공정후에 측면의 다결정규소층에 도펀트를 확산하여 확산층(8´)을 형성하고 식각한 후 열산화막(7´)을 형성하여 표면을 보호시키고 이온주입에 의하여 베이스(9´)영역을 형성하여 에피층을 에미터(4´)와 콜렉터(3´)영역을 분리시킨 후에 표면절연막(10´)을 증착시키고 에미터 전극(11´)과 베이스 전극(12´) 및 콜렉터 전극(13´)을 형성함으로써 상기 제1도와 같은 에미터 다운 쌍극자 트랜지스터를 제조하였다.
그러나 이온주입으로 베이스(9´)영역을 형성하기 때문에 박막의 베이스를 형성하기 어려우며, 이온주입기나 에피증착기로써 도핑을 시키는 데는 한계가 있으므로 고농도 서브에미터(2´) 저항을 한계점 이하로 줄일 수 없다.
상기와 같은 이유로 인하여 전류이득이 감소하며 고속 및 고주파 집적회로에서 베이스 전달시간이 증가되어 고속 및 고주파 특성이 악화되는 크게 대두되는 문제점과 또한 서브에미터와 에미터 금속접촉사이에 저항이 존재하므로 에미터 충전시간이 증가하게 되는 문제점이 있다.
따라서, 본 발명은 에미터 다운 쌍극자 트랜지스터에 있어서, 자기정렬 구조의 베이스-콜렉터 접합영역 형성하고, 에미터층으로서 다결정규소막을 증착하여 평탄화시킨 후에 기판에 직접 접합(direct bonding)시켜 에미터-베이스 접합면적을 최소화하고 에미터 공통 집적회로에 적용이 편리한 에미터 다운 쌍극자 트랜지스터의 제조방법을 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위하여 소정의 기판위에 콜렉터 접합층과 콜렉터층을 순차적으로 성장시키고 국부적으로 절연막을 형성하여 소자의 활성영역과 비활성영역을 격리한 후에 상기 영역위에 질화막과 다결정박막을 순차적으로 증착한 후에 다결정박막의 비활성영역을 식각하고, 상기 식각된 다결정박막위에 산화막을 도포하고 상기 산화막과 상기 다결정박막을 소자의 에미터영역의 형성을 위하여 식각하는 제1공정과; 상기 제1공정에 의하여 형성된 표면위에 다결정박막을 도포하고 에미터영역의 측면에 측면 다결정막을 건식식각 공정으로 형성시키고, 상기 형성된 측면 다결정막의 표면을 열처리로 산화시켜 절연산화막을 형성시키는 제2공정과; 산화막과 선택비가 큰 용액으로 질화막을 식각하고, 콜렉터층위에 선택적 결정성장법으로 베이스층을 성장시키는 제3공정과; 고농도의 다결정규소 박막을 도포한 후에 열처리로 에미터-베이스 접합계면을 형성하고 평탄화시킨 후에 금속성 박막층과 박막을 순차적으로 도포시키고, 상기의 도포된 박막과 소정의 기판사이에 집적 접합계면이 형성되도록 직접 접합을 수행시키는 제4공정과; 상기 제1공정에서부터 사용된 상기 기판을 기계적 연마를 수행하여 제거시키고 콜렉터 접합층을 부분적으로 연마한 후에 트랜지스터의 표면을 보호하기 위하여 절연막을 증착시키고, 상기 증착된 절연막에 금속 박막층과 다결정 박막층 콜렉터 접합층에 접촉하기 위하여 접촉 개구면들을 식각한 후에 배선공정에 의하여 저항성 접촉을 형성시키는 제5공정으로 구성되어 에미터를 다결정규소로 사용함으로써 얕은 접합계면을 형성하여 전류이득을 증진시키고, 베이스 전달시간이 단축되며, 에미터 접합층의 측면 저항이 금속성 박막층에 의하여 거의 소멸함으로써 고속 및 고주파 특성 등의 트랜지스터 성능을 향상시킬 수 있음을 특징으로 한다.
이하, 본 발명의 제1, 제2, 제3 및 제4실시예를 첨부한 제3도를 참조하여 상세히 설명한다.
제1도는 종래 기술에 의한 에미터 다운 쌍극자 트랜지스터의 단면도로서 그것에 대한 자세한 설명은 상술한 바와 같다.
제2도는 본 발명에 의하여 완성된 기판과 직접 접합된 다결정규소층의 에미터를 가진 에미터 다운 쌍극자 트랜지스터의 단면도를 도시한 것이다.
상기 제2도에서와 같이 에미터 다운 쌍극자 트랜지스터에서 측면벽의 다결정규소를 열산화시키고 그 밑의 질화막을 습식식각한 후에 선택적 결정성장법으로 베이스층을 형성한 자기정렬 구조로서 베이스-콜렉터 접합영역 형성한 후에 에미터층으로서 다결정규소막 및 금속성 박막층을 증착하여 기계화연마에 의하여 평탄화시킨후에 기판에 직접 접합시켜 에미터-베이스 접합면적을 최소화시키는 제조방법에 의하여 제조된 에미터 다운 쌍극자 트랜지스터의 단면도로서, 에미터를 다결정규소로 사용함으로써 얕은 접합계면을 형성하여 전류이득을 증진시키고 베이스 전달시간이 줄어들며 에미터 접합층의 측면저항이 금속성 박막층에 의해 거의 소멸되므로 고속 및 고주파 특성 등의 트랜지스터 성능향상을 얻을 수 있다.
제3도는 본 발명에 따른 에미터 다운 쌍극자 트랜지스터의 순차적인 제조 공정별 단면도로서, 상기 제3도를 참조하여 본 발명에 의한 제1실시예를 설명하면, 상기 제3도의 A)에서는 소정의 기판(1)위에 콜렉터 접합층(2)와 콜렉터층(3)을 순차적으로 성장시키고 국부적으로 절연막(4)을 형성하여 소자의 활성영역과 비활성영역을 격리한 후에 그 상부에 질화막(5)과 다결정 박막(6)을 순차적으로 증착하고서 다결정 박막을 식각한다.
상기 제3도의 B)에서는 상기 식각된 다결정 박막위에 산화막(7)을 도포하고 상기 산화막(7)과 상기 다결정 박막(6)을 소자의 에미터 영역의 형성을 위하여 식각한다.
상기 제3도의 C)에서는 상기 B)공정에 의하여 형성된 표면위에 다결정 박막을 도포하고 에미터 영역의 측면에 측면 다결정막(8)을 형성한다.
상기 제3도의 D)에서는 상기 형성된 측면 다결정막(8)의 표면을 열처리로 산화시켜 절연 산화막(9)을 형성한다.
상기 제3도의 E)에서는 산화막과 선택비가 큰 용액으로 질화막(5)을 습식식각한다.
상기 제3도의 F)에서는 상기 질화막(5)을 습식식각시킨 후에 콜렉터층(3)의 상부에 선택적 결정성장법으로 베이스층(10)을 형성한다.
상기 제3도의 G)에서는 고농도의 다결정 박막(11)을 도포하고 열처리로 에미터-베이스 접합계면(12)을 형성하고 기계화적 연마를 수행하여 평탄화시킨 후에 금속성 박막층(13)과 다결정 박막(14)을 순차적으로 도포한다.
상기 제3도의 H)에서는 도포된 상기 다결정 박막(14)과 소정의 기판(16)사이에 직접 접합계면(15)이 생기도록 직접 접합을 수행한다.
상기 제3도의 I)에서는 상기 A)에서부터 사용된 상기 기판(1)을 기계화적 연마에 의하여 제거시키고 콜렉터 접합층(2)을 부분적으로 연마한 후에 트랜지스터의 표면을 보호하기 위하여 절연막(17)을 증착시킨다.
이때 상기 기판(1)과 절연막(4)의 기계화적 연마 선택비가 매우 크기 때문에 균일하게 연마된 표면을 얻을 수 있다.
상기 제3도의 J)에서는 상기 증착된 절연막(17)에 금속성 박막층(13)과 다결정 박막층(5) 및 콜렉터 접합층(2)과의 접촉을 위한 접촉 개구면들을 식각하여 배선공정을 하여 저항성접촉을 시켜 본 발명에 따른 에미터 다운 쌍극자 트랜지스터를 완성시킨다.
본 발명에 의한 에미터 다운 쌍극자 트랜지스터 제조방법의 제2실시예를 참고 도면 제3도를 참고하여 설명하면, 상기 제3도의 A)에서의 공정을 수행한 후에, 상기 제3도의 B)의 공정에서 상기 산화막(7)과 상기 다결정 박막(6) 뿐만 아니라 상기 질화막(5)까지도 식각하고, 상기 제3도의 C)의 공정에서 다결정 박막과 절연을 위한 산화막을 도포하고 에미터영역의 측면에 측면 다결정막과 산화막을 식각공정을 의하여 형성시킨 후에 콜렉터(3)의 영역으로 이온주입을 행하여 베이스를 형성시키고, 순차적으로 상기 제3도의 G)에서의 고농도의 다결정규소막(11)을 도포한 후에 열처리로 에미터-베이스 접합계면(12)을 형성시키고 평탄화한 후에 금속성 박막층(13)과 박막(14)을 순차적으로 도포시키고 상기 제3도의 H)에서 상기 도포된 박막(14)과 소정의 기판(16)사이에 직접접합을 수행한 후, 상기 제3도의 I)에서 상기 A)에서부터 사용된 기판(1)을 기계화적 연마를 수행하여 제거시키고 콜렉터 접합층(2)을 부분적으로 연마한 후에 트랜지스터의 표면을 보호하기 위한 절연막(17)을 증착시키고, 상기 제3도의 J)에서 상기 증착된 절연막(17)에 금속성 박막층(13)과 다결정 박막층(6) 및 콜렉터 접합층(2)에 접촉하기 위하여 접촉 개구면들을 식각한 후에 배선공정으로 구성되어 완성된다.
본 발명에 의한 에미터 다운 쌍극자 트랜지스터의 제조방법의 제3의 실시예를 상기 참고도면 제3도를 참조하여 설명하면, 상기 제3도의 A)에서 소정의 기판(1)위에 콜렉터 접합층(2)과 콜렉터층(3) 뿐만 아니라 베이스층을 순차적으로 성장시키고, 국부적으로 절연막(4)을 형성하여 소자의 활성영역과 비활성영역으로 격리시킨후에 다결정 박막(6)을 증착시키고 비활성영역위에 위치한 다결정 박막(6)의 일부분을 식각하고 상기 제3도의 B)에서 상기 식각된 다결정 박막(6)위에 산화막(7)을 도포하고 상기 산화막(7)과 다결정 박막(6)을 형성된 상기 베이스층의 활성영역의 끝선에 맞추어서 식각하고, 상기 제3도의 C)에서 상기 형성된 표면위에 다결정 박막을 도포하고 상기 에미터 영역의 측면에 측면 다결정막(8)을 식각공정으로 형성시키고, 상기 제3도의 D)에서 상기 형성된 측면 다결정막(8)의 표면을 열처리하여 산화막을 형성시키고, 순차적으로 상기 제3도의 G)에서의 공정을 수행하여 고농도의 다결정규소 박막(11)을 도포한 후에 열처리에 의하여 에미터-베이스 접합계면(12)을 형성하고 평탄화 시킨후에 금속성 박막층(13)과 박막(14)을 순차적으로 도포시키고, 상기 제3도의 H)에서 상기의 도포된 박막(14)과 소정의 기판(16)사이에 직접접합계면(15)이 형성되도록 직접접합을 수행하고, 상기 제3도의 I)에서 상기 소정의 기판(1)을 기계화적 연마에 의하여 제거시키고 콜렉터 접합층(2)을 부분적으로 연마한 후에 트랜지스터의 표면을 보호하기 위하여 절연막(17)을 증착시키고, 상기 제3도의 J)에서 상기 증착된 절연막(17)에 금속성 박막층(13)과 다결정 박막층(6) 및 콜렉터 접합층(2)에 접촉하기 위한 접촉 개구면들을 식각한 후, 배선공정으로 구성되어 완성된다.
또한, 본 발명에 의한 에미터 다운 쌍극자 트랜지스터 제조방법의 제4실시예를 상기 참고도면 제3도를 참조하여 설명하면, 상기 제3도의 A)에서 소정의 기판(1)위에 에피층의 성장공정 및 절연막의 형성공정을 수행하지 않고, 질화막(5)과 다결정 박막(6)을 순차적으로 증착시킨 후에 정의되어질 소자의 비활성영역에 위치한 다결정 박막(6)의 일부분을 식각하고, 상기 제3도의 B)에서 상기 식각된 다결정 박막(6)위에 산화막(7)을 도포하고 소자의 에미터영역의 형성을 위하여 상기 산화막(7)가 상기 다결정 박막(6)을 식각하고, 상기 제3도의 C)에서 상기 형성된 표면위에 다결정 박막을 도포하고 에미터영역의 측면에 측면 다결정막(8)을 식각공정으로 형성하고, 상기 제3도의 D)에서 상기 형성된 측면 다결정막(8)의 표면에 절연 산화막(9)을 형성시킨 후, 상기 제3도의 E)에서 질화막(5)을 습식식각한 후에 상기 제3도의 F)에서 상기의 질화막(5)이 습식식각된 후에 컬렉터층(3)위에 선택적 결정 성장방법으로 베이스층(10)을 성장시키고, 상기 제3도의 G)에서 고농도의 다결정규소 박막을 도포한 후에 열처리에 의하여 에미터-베이스 접합계면(12)을 형성하고 평탄화시킨 후에 금속성 박막층(13)과 박막(14)을 순차적으로 도포시킨 후, 상기 제3도의 H)에서 상기 도포된 박막(14)과 소정의 기판(16)사이에 직접접합계면(15)이 형성되도록 직접접합을 수행한 후, 상기 제3도의 I)에서 상기 기판(1)을 기계화적 연마에 의하여 상기 질화막(5)을 연마 장치층으로 이용하여 제거시키고 그 위에 콜렉터층 및 콜렉터 접합층을 형성시키고 국부적으로 절연막을 형성하거나 질환막의 상단까지 식각하여 소자의 활성영역과 비활성영역을 격리시킨 후에 트랜지스터의 표면을 보호하기 위하여 절연막을 증착시키고, 상기 제3도의 J)에서 상기 증착된 절연막(17)에 금속성 박막층(13)과 다결정 박막층(6) 및 콜렉터 접합층(2)에 접촉하기 위한 접촉 개구면을 식각한 후에 배선공정으로 구성되어 완성된다.
이상 설명한 바와 같이 본 발명은 에미터 다운 쌍극자 트랜지스터에서 선택적 결정성장 방법으로 베이스층을 형성하여 자기정렬 구조를 만들고, 에미터층으로서 다결정규소막을 증착하고 순차적으로 금속성 박막층을 증착하여 기계화연마에 의하여 평탄화시키고 기판에 직접 접합(direct bonding)시켜 에미터-베이스 접합면적을 최소화하고 얕은 접합계면을 형성시켜 전류이득의 극대화를 이루며 베이스 전달시간이 줄고 에미터 접합층의 측면저항을 최소화시킴으로써 고속 및 고주파 특성 등의 트랜지스터 성능향상을 얻을 수 있다.
본 발명은 상기 실시예에 의하여 한정되지 않으며 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진자에 의하여 실시가능함은 명백하다.

Claims (13)

  1. 에미터 다운 쌍극자 트랜지스터의 제조방법에 있어서,
    소정의 기판(1)위에 콜렉터 접합층(2) 및 콜렉터층(3)을 순차적으로 성장시키고, 국부적으로 절연막(4)을 형성하여 소자의 활성영역과 비활성영역을 격리한 후에 그 위에 질화막(5)과 다결정 박막(6)을 순차적으로 증착한 후, 다결정 박막(6)의 비활성영역을 식각하고, 상기 식각된 다결정 박막(6)위에 산화막(7)을 도포하고 상기 산화막(7)과 상기 다결정 박막(6)을 소자의 에미터영역의 형성을 위하여 식각하는 제1공정과;
    상기 제1공정에 의하여 형성된 표면위에 다결정 박막(6)을 도포하고 상기 에미터영역의 측면에 측면 다결정막(8)을 식각공정으로 형성시키고, 상기 형성된 측면 다결정막(8)의 표면을 열처리로 산화시켜 절연 산화막(9)을 형성시키고 제2공정과;
    질화막(5)을 식각하고 선택적 결정성장법으로 베이스층(10)을 성장시키는 제3공정과;
    고농도의 다결정규소 박막(11)을 도포하고 열처리하여 에미터-베이스 접합계면(12)을 형성하고 평탄화시킨 후에 금속성 박막층(13)과 박막(14)을 순차적으로 도포시키고, 상기 도포된 박막(14)과 소정의 기판(16)사이에 직접 접합계면(15)이 형성되도록 직접접합을 수행시키는 제4공정; 및
    상기 제1공정에서부터 사용된 기판(1)을 제거시키고 콜렉터 접합층(2)을 부분적으로 연마한 후에 트랜지스터의 표면을 보호하기 위하여 절연막(17)을 증착시키고, 상기 증착된 절연막(17)에 금속성 박막층(13)과 다결정 박막층(6) 및 콜렉터 접합층(2)에 접촉하기 위한 접촉 개구면들을 식각한 후에 배선공정에 의하여 저항성 접촉을 형성시키는 제5공정으로 구성됨을 특징으로 하는 에미터 다운 쌍극자 트랜지스터의 제조방법.
  2. 제1항에 있어서,
    상기 에미터와 상기 베이스 사이의 계면이 동종접합 또는 이종접합이 되도록 하는 베이스층을 가짐을 특징으로 하는 에미터 다운 쌍극자 트랜지스터의 제조방법.
  3. 제1항에 있어서,
    상기 콜렉터 접합층(2)을 단결정 반도체 박막 또는 다결정 반도체 박막을 성장하여 형성하고, 상기 콜렉터 접합층(2)을 형성하기 위하여 금속성 박막층을 사용하며, 상기 콜렉터(3)와 콜렉터 접합층(2)을 전부 금속성 박막층으로 사용하는 것을 포함하여 완성됨을 특징으로 하는 에미터 다운 쌍극자 트랜지스터의 제조방법.
  4. 제1항에 있어서,
    상기 제1절연막(4)과 상기 제2절연막(17)을 산화막, 질화막, 폴리에미드(polyemide) 또는 붕소와 인을 포함한 절연막 BPSG(boron phosphorus silica glass)의 일군중에 어느 하나로 사용하는 것을 특징으로 하는 에미터 다운 쌍극자 트랜지스터의 제조방법.
  5. 제1항에 있어서,
    서브콜렉터층인 상기 금속성 박막층(13)을 순수 금속 또는 내화금속으로 형성시키는 것을 특징으로 하는 에미터 다운 쌍극자 트랜지스터의 제조방법.
  6. 제1항에 있어서,
    상기 박막(14)을 다결정규소, 다결정 GaAs 또는 다결정 InP 등의 일군 중의 어느 하나로 형성된 다결정 박막과, 비정질규소, 비정질 GaAs, 비정질 InP 또는 폴리에미드 등의 일군중의 어느 하나로 형성된 비정질 박막 및 붕소와 인을 포함한 절연막 BPSG을 사용하는 것을 특징으로 하는 에미터 다운 쌍극자 트랜지스터의 제조방법.
  7. 제1항에 있어서,
    상기 기판(16)을 규소, GaAs, InP, 사파이어 또는 다이아몬드 등의 일군 중의 어느 하나로 사용하는 것을 특징으로 하는 에미터 다운 쌍극자 트랜지스터의 제조방법.
  8. 제5항에 있어서,
    상기 금속성 박막층(13)을 전자빔 증착법(electron beam evapora-tion), 스파터닝증착법(sputtering), 전기도금 증착법(electro plating), 분자선 이온 증착법(molecular beam epitaxy), 화학증기 증착법(chemical vapor deposition) 또는 화학선 증착법(chemical beam deposition) 등의 일군 중의 어느 하나로 증착시키는 것을 특징으로 하는 에미터 다운 쌍극자 트랜지스터의 제조방법.
  9. 제1항에 있어서,
    상기 에피층(2), (3)을 MBE(molecular beam epitaxy), CVD(chemical vapor deposition), CBE(chemical beam epitaxy), VPE(vapor phase epitaxy) 또는 LPE(liquid phase epitaxy) 등의 일군 중의 어느 하나로 증착시키는 것을 특징으로 하는 에미터 다운 쌍극자 트랜지스터의 제조방법.
  10. 제1항에 있어서,
    상기 절연막(4)을 CVD(chemical vapor deposition), CBE(chemical beam epitaxy), VPE(vapor phase epitaxy) 또는 LPE(liquid phase epitaxy) 등의 일군의 박막성 증착법중의 어느 하나로 증착시키는 것을 특징으로 하는 에미터 다운 쌍극자 트랜지스터의 제조방법.
  11. 에미터 다운 쌍극자 트랜지스터의 제조방법에 있어서,
    소정의 기판위에 콜렉터 접합층 및 콜렉터층을 순차적으로 성장시키고, 국부적으로 절연막을 형성하기 위하여 소자의 활성영역과 비활성영역을 격리한 후에 상기 기판의 상부의 전면에 질화막과 다결정 박막을 순차적으로 증착한 후, 비활성영역위에 위치한 다결정박막의 일부분을 식각하고, 상기 식각된 다결정 박막위에 산화막을 도포하고 상기 소자의 에미터영역의 형성을 위하여 상기 산화막과 상기 다결정박막 및 상기 질화막까지 식각하는 공정과;
    형성된 표면위에 다결정 박막의 도포 및 절연을 위하여 산화막을 도포하고 에미터영역의 측면에 측면 다결정막과 산화막을 식각하여 형성시키는 공정과;
    콜렉터 영역으로 이온주입에 의하여 베이스를 형성시키는 공정과;
    고농도의 다결정규소 박막을 도포하고 열처리하여 에미터-베이스 접합계면을 형성하고 평탄화시킨후에 금속성 박막층과 박막을 순차적으로 도포시키고, 상기 도포된 박막과 소정의 기판사이에 직접 접합계면이 형성되도록 직접접합을 수행시키는 공정과;
    상기 기판을 제거시키고 콜렉터 접합층을 부분적으로 연마한 후에 트랜지스터의 표면을 보호하기 위하여 절연막을 증착시키고, 상기 증착된 절연막에 금속성 박막층과 다결정 박막층 및 콜렉터 접합층에 접촉하기 위하여 접촉 개구면들을 식각한 후에 배선공정으로 구성되어 완성됨을 특징으로 하는 에미터 다운 쌍극자 트랜지스터의 제조방법.
  12. 에미터 다운 쌍극자 트랜지스터의 제조방법에 있어서,
    소정의 기판위에 콜렉터 접합층 및 콜렉터층 및 베이스층을 순차적으로 성장시키고서, 국부적으로 절연막을 형성하기 위하여 소자의 활성영역과 비활성영역을 격리한 후에 다결정 박막을 증착시키고 비활성영역위에 위치한 다결정 박막의 일부분을 식각하고 산화막을 도포하고 소자의 에미터영역 형성을 위하여 상기 산화막과 상기 다결정 박막을 상기 형성된 베이스층의 활성영역의 끝선에 맞추어서 식각하는 공정과;
    상기 형성된 표면위의 다결정 박막을 도포시키고 에미터영역의 측면에 측면 다결정막을 형성시키고 상기 형성된 측면 다결정막의 표면을 열처리하여 절연 산화막을 형성하는 공정과;
    고농도의 다결정규소 박막을 도포하고 열처리하여 에미터-베이스 접합계면을 형성하고 평탄화시킨후에 금속성 박막층과 박막을 순차적으로 도포시키고, 상기 도포된 박막과 소정의 기판사이에 직접 접합계면이 형성되도록 직접접합을 수행시키는 공정과;
    상기 소정의 기판을 제거시키고 콜렉터 접합층을 부분적으로 연마한 후에 트랜지스터의 표면을 보호하기 위하여 절연막을 증착시키고 상기 증착된 절연막에 금속성 박막층과 다결정 박막층 및 콜렉터 접합층에 접촉하는 접촉 개구면들을 식각한 후에 배선공정으로 구성되어 완성됨을 특징으로 하는 에미터 다운 쌍극자 트랜지스터의 제조방법.
  13. 에미터 다운 쌍극자 트랜지스터의 제조방법에 있어서,
    소정의 기판위에 에피층의 성장공정 및 절연막의 형성공정을 수행하지 않고서, 질화막과 다결정 박막을 순차적으로 증착시킨 후에, 정의되어질 소자의 비활성영역에 위치한 다결정 박막의 일부분을 식각하고 상기 다결정 박막위에 산화막을 도포하고 소자의 에미터영역의 형성을 위하여 상기 산화막과 상기 다결정 박막을 식각하는 공정과;
    형성된 표면위의 상기 다결정 박막과 상기 산화막의 식각된 부위를 도포하는 측면에 측면 다결정막을 형성시킨 후에 측면 다결정막의 표면에 절연 산화막을 형성시키는 공정과;
    질화막을 식각하고 선택적 결정성장법에 의하여 베이스층을 성장시키는 공정과;
    고농도의 다결정규소 박막을 도포하고 열처리하여 에미터-베이스 접합계면을 형성하고 평탄화시킨후에 금속성 박막층과 박막을 순차적으로 도포시키고 상기 도포된 박막과 소정의 기판사이에 직접 접합계면이 형성되도록 직접접합을 수행시키는 공정; 및
    상기 기판을 기계화적 연마에 의하여 질화막을 연마정지층으로 이용하여 제거시키고 그 위에 콜렉터층 및 콜렉터 접합층을 형성시키고, 국부적으로 절연막을 형성하거나 질화막의 상단까지 식각하여 소자의 활성영역과 비활성영역을 격리시킨후에 트랜지스터의 보호를 위한 절연막을 증착시키고 상기 증착된 절연막에 금속성 박막층과 다결정 박막층 및 콜렉터 접합층에 접촉하는 접촉 개구면들을 식각한 후에 배선공정하는 공정으로 구성되어 완성됨을 특징으로 하는 에미터 다운 쌍극자 트랜지스터의 제조방법.
KR1019940033902A 1994-12-13 1994-12-13 에미터 다운 쌍극자 트랜지스터의 제조방법 KR0137571B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940033902A KR0137571B1 (ko) 1994-12-13 1994-12-13 에미터 다운 쌍극자 트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940033902A KR0137571B1 (ko) 1994-12-13 1994-12-13 에미터 다운 쌍극자 트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR960026418A KR960026418A (ko) 1996-07-22
KR0137571B1 true KR0137571B1 (ko) 1998-06-01

Family

ID=19401182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940033902A KR0137571B1 (ko) 1994-12-13 1994-12-13 에미터 다운 쌍극자 트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR0137571B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117724207B (zh) * 2024-02-18 2024-04-30 上海铭锟半导体有限公司 一种非晶硅光波导的制作方法及非晶硅光波导

Also Published As

Publication number Publication date
KR960026418A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
EP0139165B1 (en) Method of making a trench isolated integrated circuit device
US5496745A (en) Method for making bipolar transistor having an enhanced trench isolation
EP0039411B1 (en) Process for fabricating an integrated pnp and npn transistor structure
US4619033A (en) Fabricating of a CMOS FET with reduced latchup susceptibility
JP2599550B2 (ja) 横型バイポーラ・トランジスタの製造方法
US5315151A (en) Transistor structure utilizing a deposited epitaxial base region
US5897359A (en) Method of manufacturing a silicon/silicon germanium heterojunction bipolar transistor
KR970010738B1 (ko) 반도체 소자 제조방법
JP3545503B2 (ja) 半導体集積回路装置の製造方法
US4252581A (en) Selective epitaxy method for making filamentary pedestal transistor
JP3974402B2 (ja) ＳｉＧｅヘテロ接合バイポーラ・トランジスタ及びその製造方法
KR920010595B1 (ko) 수직 바이폴라 트랜지스터 및 그 형성 방법
CN100452426C (zh) 半导体器件及其制造方法
JP2705344B2 (ja) 半導体装置及びその製造方法
US5976941A (en) Ultrahigh vacuum deposition of silicon (Si-Ge) on HMIC substrates
US20030107051A1 (en) Super self -aligned heterojunction biplar transistor and its manufacturing method
KR0137571B1 (ko) 에미터 다운 쌍극자 트랜지스터의 제조방법
EP0036499A1 (en) A polysilicon-base self-aligned bipolar transistor process
KR0137552B1 (ko) 쌍극자 트랜지스터의 제조방법
JP2728433B2 (ja) 半導体装置の製造方法
KR100241353B1 (ko) 쌍극자 트랜지스터 제조방법
KR940007658B1 (ko) 결정박막 성장법을 이용한 자기정렬 동종접합 및 이종접합 쌍극자 트랜지스터 장치의 제조방법
KR0128037B1 (ko) 동종접합 및 이종접합 쌍극자 트랜지스터의 제조방법
KR940010915B1 (ko) 동종접합 및 이종접합 쌍극자 트랜지스터 장치의 제조방법
KR100270332B1 (ko) 실리콘게르마늄 쌍극자 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130205

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140123

Year of fee payment: 17

EXPY Expiration of term