JP3974402B2 - ＳｉＧｅヘテロ接合バイポーラ・トランジスタ及びその製造方法 - Google Patents
ＳｉＧｅヘテロ接合バイポーラ・トランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP3974402B2 JP3974402B2 JP2002004201A JP2002004201A JP3974402B2 JP 3974402 B2 JP3974402 B2 JP 3974402B2 JP 2002004201 A JP2002004201 A JP 2002004201A JP 2002004201 A JP2002004201 A JP 2002004201A JP 3974402 B2 JP3974402 B2 JP 3974402B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- sige
- layer
- isolation region
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910000577 Silicon-germanium Inorganic materials 0.000 title claims description 115
- 238000004519 manufacturing process Methods 0.000 title description 2
- 238000002955 isolation Methods 0.000 claims description 81
- 238000000034 method Methods 0.000 claims description 48
- 239000000758 substrate Substances 0.000 claims description 46
- 239000004065 semiconductor Substances 0.000 claims description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 19
- 239000003989 dielectric material Substances 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 238000005137 deposition process Methods 0.000 claims description 8
- 238000001459 lithography Methods 0.000 claims description 8
- 150000004767 nitrides Chemical group 0.000 claims description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 8
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 claims description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 4
- 229910000673 Indium arsenide Inorganic materials 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims description 4
- 238000011049 filling Methods 0.000 claims description 3
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 description 63
- 238000000926 separation method Methods 0.000 description 12
- 239000012212 insulator Substances 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000006073 displacement reaction Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000000224 chemical solution deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
Description
【０００１】
【発明の属する技術分野】
本発明はヘテロ接合バイポーラ・トランジスタに関し、より詳細には、ＳｉＧｅ層の縁部でのファセット成長を制御するエッチング・プロセスを採用することにより、ベース抵抗が改善された、ＳｉＧｅヘテロ接合バイポーラ・トランジスタを形成する方法に関する。特に本発明は、構造内に存在する分離領域内に、凹み領域を設けることにより、ファセット成長を制御するものである。
【０００２】
【従来の技術】
高周波有線及び無線市場の両方における目を見張る成長により、ＳｉＧｅなどの化合物半導体が、バルク相補金属酸化物半導体（ＣＭＯＳ）技術を凌ぐ固有の利点を有する新たな機会がもたらされた。エピタキシャル層擬似形態（pseudomorphic）ＳｉＧｅ付着プロセスの急速な発展により、エピタキシャル・ベースのＳｉＧｅヘテロ接合バイポーラ・トランジスタが、主流の高度ＣＭＯＳ開発と融合されて、広く市場に受け入れられており、アナログ及びＲＦ回路に対してＳｉＧｅ技術の利点を提供する一方で、デジタル論理回路に対しては、高度ＣＭＯＳ技術基盤の完全な利用を維持する。
【０００３】
従来の典型的なＳｉＧｅヘテロ接合バイポーラ・トランジスタが図１に示される。詳細には、図１に示されるＳｉＧｅヘテロ接合バイポーラ・トランジスタは、第１の導電タイプの半導体基板１０を有し、そこにはサブコレクタ１４及びコレクタ１６が形成される。分離領域１２も基板内に設けられ、バイポーラ・トランジスタの外側の境界を画定する。図１のバイポーラ・トランジスタは更に、基板１０の表面上及び分離領域１２上に形成されるＳｉＧｅ層２０を含む。ＳｉＧｅ層は、分離領域上に形成される多結晶Ｓｉ領域２４と、コレクタ及びサブコレクタ領域上に形成されるＳｉＧｅベース領域２２とを含む。従来のバイポーラ・トランジスタはまた、ベース領域上に形成されるパターン化絶縁層２６と、パターン化絶縁層２６及びＳｉＧｅベース領域２２の表面上に形成されるエミッタ２８とを含む。
【０００４】
図１に示されるタイプの従来のＳｉＧｅヘテロ接合バイポーラ・トランジスタの主な問題は、ＳｉＧｅ層の付着の間に、多結晶Ｓｉ領域とＳｉＧｅベース領域との間のＳｉＧｅ層の縁部において、ファセット領域（図１に３０で示される）が成長することである。図示のようにファセットは、基板１０の上面と構造の分離領域との間に形成される角部に侵入する領域を形成する。この角部近傍のファセットの成長は、寄生電流リークの増大だけでなく、構造内での過度な転位の存在に起因する短絡につながる。更に、バイポーラ・トランジスタ内でのファセットの存在は、構造のベース抵抗を増大させる。
【０００５】
従来のヘテロ接合バイポーラ・トランジスタに関する前記の問題を鑑み、構造が転位及びベース抵抗を低減し、更に寄生リークを低減するように、ファセット成長が制御されるヘテロ接合バイポーラ・トランジスタを形成できる、新たな改善された方法を開発する必要性が依然存在する。
【０００６】
【発明が解決しようとする課題】
本発明の目的は、ＳｉＧｅベース抵抗が低減されるＳｉＧｅヘテロ接合バイポーラ・トランジスタを形成する方法を提供することである。
【０００７】
本発明の別の目的は、基板の上面と分離領域との間に存在する角部にファセットが形成されないように、ファセット成長が制御される、ＳｉＧｅヘテロ接合バイポーラ・トランジスタを形成する方法を提供することである。
【０００８】
本発明の別の目的は、寄生電流リークの低減が達成されるＳｉＧｅヘテロ接合バイポーラ・トランジスタを形成する方法を提供することである。
【０００９】
【課題を解決するための手段】
これらの及び他の目的及び利点が、プルダウン分離領域を形成することにより、本発明において達成される。プルダウン分離領域は、基板上にＳｉＧｅ層を形成する前に、分離領域の一部を凹ませることにより形成される。ＳｉＧｅ付着の間、ファセットは基板の上面とプルダウン分離領域との間に存在する角部に侵入しない。
【００１０】
詳細には、本発明は次のステップ、すなわち、
ａ）上面を有し、分離領域が内部に形成された半導体基板を提供するステップと、
ｂ）前記半導体基板の前記上面の下方の前記分離領域の一部を凹化し、凹んだ分離表面を設けるステップと、
ｃ）前記半導体基板の前記上面及び前記凹んだ分離表面上にＳｉＧｅ層を形成するステップと
を含み、前記凹みがＳｉＧｅ層の縁部におけるファセット成長を制御し、変位を低減する。
【００１１】
前記のステップａ）乃至ｃ）を実施した後、従来の処理ステップの採用により、バイポーラ・トランジスタのエミッタ領域が形成される。
【００１２】
本発明の１実施例では、ＳｉＧｅ層の形成前に、窒化物などの誘電層が、凹みを設けられていない分離領域の一部上に形成される。分離領域の凹みを設けられていない表面（以下、非凹化面）上に、誘電体を形成することに加え、本発明ではプルダウン分離領域をマスクする際に、誘電体をエッチ・マスクとして使用することを考慮する。この実施例が採用される場合、凹みの形成前に、パターン化誘電体が分離領域の一部上に形成され、次に誘電体と比べて分離充填材料を高度に選択的に除去するエッチング・プロセスが採用される。
【００１３】
本発明の別の態様は、プルダウン分離領域を形成されたＳｉＧｅヘテロ接合バイポーラ・トランジスタに関連する。詳細には、本発明のＳｉＧｅバイポーラ・トランジスタは、
各々が凹化面及び非凹化面を有する分離領域間に形成されるコレクタと、サブコレクタとを有する半導体基板と、
前記基板上、及び各前記分離領域の前記凹化面及び非凹化面上に形成され、多結晶Ｓｉ領域とＳｉＧｅベース領域とを含むＳｉＧｅ層と、
前記ＳｉＧｅベース領域上に形成され、開口を有するパターン化絶縁層と、
前記パターン化絶縁層上に形成され、前記ＳｉＧｅベース領域と前記開口を通じて接触するエミッタとを含む。
【００１４】
本発明の１実施例では、ＳｉＧｅヘテロ接合バイポーラ・トランジスタが、分離領域の非凹化面上に存在するパターン化誘電材料を含む。
【００１５】
【発明の実施の形態】
本発明は、ＳｉＧｅバイポーラ・トランジスタのＳｉＧｅバイポーラ歩留りを改善する方法を提供するもので、添付の図面を参照して以下で詳述する。添付の図面では、同一の対応する要素は同一の参照番号で示される。また単純化のため、図では１つのバイポーラ素子領域だけが示される。他のバイポーラ素子領域及びデジタル論理回路は、図示のバイポーラ素子領域に隣接して形成される。
【００１６】
最初に図２を参照すると、本発明のＳｉＧｅヘテロ接合バイポーラ・トランジスタの断面図が示される。詳細には、ＳｉＧｅヘテロ接合バイポーラ・トランジスタは、第１の導電タイプ（ＮまたはＰ）の半導体基板５０を有し、そこにはサブコレクタ領域５４及びコレクタ領域５６が形成される。基板は更に、上面５５を有することで特徴付けられる。分離領域５２が同様に基板内に設けられ、バイポーラ素子領域の外側の境界を画定し、図２に示されるバイポーラ素子領域を隣接素子領域から分離する作用をする。
【００１７】
本発明の分離領域（ここではときに"プルダウン"分離領域と呼ばれる）は、凹化面及び非凹化面を含むという点で、従来の典型的な典型的な分離領域とは異なる。図２において、参照番号７５は分離領域の凹化面を表し、参照番号８０は分離領域の非凹化面を表す。凹化面は、基板の上面における角部の下方に位置する。
【００１８】
図２のＳｉＧｅバイポーラ・トランジスタは更に、基板５０上及び分離領域５２上、すなわち凹化面７５及び非凹化面８０上に形成されるＳｉＧｅ層５８を含む。本発明によればＳｉＧｅ層は、分離領域５２上に主に形成される多結晶Ｓｉ領域６０と、コレクタ及びサブコレクタ領域上に主に形成されるＳｉＧｅベース領域６２とを含む。ＳｉＧｅベース領域６２は外因性ベース領域と、真性ベース領域とを含む。これらの領域は図では別々に示されていないが、両者とも領域６２内に含まれる。構造の外因性及び真性ベース領域は、ときにバイポーラ・トランジスタ素子のペデスタル部分と呼ばれる。
【００１９】
図２のバイポーラ・トランジスタはまた、開口が内部に形成されるパターン化絶縁層６４と、パターン化絶縁層６４上に形成され、ＳｉＧｅベース領域６２とパターン化絶縁層内の開口を通じて接触するエミッタ、すなわち真性ポリシリコン領域６６とを含む。
【００２０】
図２に示されるバイポーラ・トランジスタは、ＳｉＧｅ層の縁部でのファセット３０の成長を実質的に低減させるプルダウン分離領域の存在により、改善されたＳｉＧｅバイポーラ歩留りを有する。本発明のプルダウン分離領域は、従来のＳｉＧｅヘテロ接合バイポーラ・トランジスタにおいて通常発生する変位（最終的にバイポーラ短絡につながる）を低減する。
【００２１】
図３は、本発明において形成される代替ＳｉＧｅへテロ接合バイポーラ・トランジスタを示す。この代替ＳｉＧｅバイポーラ・トランジスタは、非凹化分離表面８０上に形成される誘電層８５を除き、図２に示される要素と同一の要素を含む。
【００２２】
図２乃至図３に示されるＳｉＧｅヘテロ接合バイポーラ・トランジスタの形成において、採用される方法及び様々な材料について以下で詳述する。図４を参照すると、本発明で採用される初期構造のバイポーラ素子領域が示される。図４に示される初期構造では、基板５０内にサブコレクタ領域５４、コレクタ領域５６、及び分離領域５２が形成される。
【００２３】
図４に示される構造は、当業者には周知の従来の処理ステップを用いて形成される。更に、従来の材料がその形成のために使用される。例えば、基板５０は任意の半導体材料から成り、それらにはＳｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＩｎＡｓ、ＩｎＰ、及び他のIII／Ｖ族化合物半導体などが含まれる。同一のまたは異なる半導体材料から成る多層基板、例えばＳｉ／ＳｉまたはＳｉ／ＳｉＧｅなどもここでは考慮される。これらの半導体材料のうち、基板５０がＳｉから構成されることが好ましい。前述のように、基板は続いて形成される素子のタイプに応じてＮ型基板またはＰ型基板である。
【００２４】
図４の構造は、最初に化学気相蒸着（ＣＶＤ）、プラズマ励起ＣＶＤ、またはスパッタリングなどの従来の付着プロセスを用いて、基板５０の表面上に酸化物層（図示せず）を形成することにより形成される。或いは、酸化物層が熱的に成長されてもよい。次に、従来のイオン打ち込みステップを用いて、サブコレクタ領域５４が基板内に形成される。打ち込みステップの後、約２４０ｎｍ程度の厚い酸化物（図示せず）が表面上に成長され、打ち込みの損傷を除去する。次に、厚い酸化物が、前述の酸化物層と共に、エッチング・プロセスにより除去されるが、このエッチングは、シリコンに比べて酸化物を除去する高度な選択性を有する。
【００２５】
次に、従来のシリコン局所酸化（ＬＯＣＯＳ：local oxidation of silicon）プロセスにより、またはリソグラフィ、エッチング、及びトレンチ分離充填により分離領域５２が形成される。図では、分離トレンチ領域の形成が示され、これは次のように形成される。すなわち最初に、基板の一部を露出するパターン化マスキング層（図示せず）が、基板５０の表面上に形成される。次に、反応性イオン・エッチング（ＲＩＥ）またはプラズマ・エッチングなどの従来のドライ・エッチング・プロセスを用いて、分離トレンチが基板の露出部分にエッチングされる。こうして形成されるトレンチは、従来のライナ材料、すなわち酸化物により任意的に裏打ちされてもよく、その後ＣＶＤまたは別の同様の付着プロセスが採用されて、トレンチをＳｉＯ2により、または別の同様のトレンチ誘電材料により充填する。トレンチ誘電材料は付着後に任意的に高密度化され、また化学機械研磨（ＣＭＰ）などの従来の平坦化プロセスが、任意的に採用されてもよい。
【００２６】
構造内に分離領域を形成した後、当業者には周知の従来のイオン打ち込み及び活性化アニーリング・プロセスを用いて、コレクタ領域５６がバイポーラ素子領域内に形成される。活性化アニーリング・プロセスは一般に、約９５０℃の温度で約３０秒間程度実施される。
【００２７】
本プロセスのこの時点で、図示のバイポーラ素子領域は、それ上にＳｉ3Ｎ4などの保護材料を形成することにより保護され、隣接素子領域を形成する従来の処理ステップが実施される。隣接素子領域の形成及び続くその保護の完了後、本プロセスは継続される。一部の実施例では、バイポーラ・トランジスタを完全に形成した後、隣接素子領域が形成される。
【００２８】
次に図５に示されるように、分離領域が従来のリソグラフィ及びエッチングを用いて凹化され、凹化部分及び非凹化部分を含む分離領域を提供する。分離領域の凹化部分は、基板の上面５５の下方に形成される凹化面７５を含む。更に、分離領域の非凹化部分は、基板の上面と実質的に同一平面の非凹化面８５を含む。エッチング・ステップは、反応性イオン・エッチング（ＲＩＥ）、プラズマ・エッチング、及びイオン・ビーム・エッチングなどの任意の等方性エッチングを用いて行われる。図１に示される場合のように、ファセット３０が、角部領域に形成されることはない。
【００２９】
本発明の次のステップが、図６に示される。この図では、ＳｉＧｅ層５８が基板５０上、及び分離領域５２（すなわち凹化面及び非凹化面）上に形成される。本発明によれば、ＳｉＧｅ層５８が分離領域５２上に主に形成される多結晶Ｓｉ領域６０と、コレクタ及びサブコレクタ領域上に主に形成されるＳｉＧｅベース領域６２とを含む。
【００３０】
ＳｉＧｅ層は、超高真空化学気相蒸着（ＵＨＶＣＶＤ）、分子ビーム・エピタキシ（ＭＢＥ）、急速過熱化学気相蒸着（ＲＴＣＶＤ）、及びプラズマ増強化学気相蒸着（ＰＥＣＶＤ）などの従来の任意の付着プロセスを用いて、エピタキシャルに形成される。ＳｉＧｅ層の形成において使用される条件は、従来通りで当業者には周知であり、採用される所望の技術に応じて変化する。ＳｉＧｅ層の付着の間に、ファセットがＳｉＧｅベース領域の縁部と、Ｓｉ多結晶領域との間で成長し始める。本発明では変位が実質的に存在しないように、ファセット成長がプルダウン分離領域により制御される。
【００３１】
次に図７に示されるように、ＣＶＤ、プラズマ励起ＣＶＤ、化学溶液付着、または他の同様の付着プロセスなどの従来の付着プロセスを用いて、ＳｉＧｅ層５８上に絶縁層６１（後にパターン化絶縁体６４となる）が形成される。絶縁体は図７に示されるように単層か、または複数の絶縁層を含んでもよい。絶縁層はＳｉＯ2、Ｓｉ酸窒化物、及び他の同様の絶縁物を含むグループから選択される、同一のまたは異なる絶縁体材料から成る。
【００３２】
次に、ＳｉＧｅベース領域の一部を露出するように、絶縁層６１内に、エミッタ・ウィンドウ開口６３（図７参照）が形成される。エミッタ・ウィンドウ開口は、従来のリソグラフィ及びエッチングにより形成される。使用されるエッチング・ステップは、ＳｉＧｅ層に比べて、絶縁材料を選択的に除去する。
【００３３】
エミッタ・ウィンドウ開口の形成の後、図８に示されるように、従来のその場（in-situ）ドーピング付着プロセスまたは付着に続くイオン打ち込みにより、真性ポリシリコン層（後にエミッタ６６となる）が、パターン化絶縁層上、及びエミッタ・ウィンドウ開口内に形成される。ポリシリコン及び絶縁体が次に選択的にエッチングされて、ＳｉＧｅベース領域６２上にパターン化絶縁体６１及びエミッタ６６が形成され、図２に示される構造が提供される。詳細には、図２に示される最終的な構造を形成するために、従来のリソグラフィ及びエッチングが採用される。真性ポリシリコン層６６及び絶縁層６１の一部を除去するために、単一エッチング・プロセスが採用されるか、これらの層を除去するために、別々のエッチング・ステップが採用される。
【００３４】
図３に示される代替構造の場合、ＳｉＧｅ層の形成前に、誘電体８５が分離領域の非凹化面上に形成される以外は、前述と同様のプロセス・ステップが採用される。誘電層は酸化物、窒化物、酸窒化物、またはこれらの組み合わせから成り、特に窒化物誘電体が好適である。誘電体は従来の付着プロセスにより形成されるが、必要に応じてリソグラフィ及びエッチングがそのパターン化のために使用される。分離領域の非凹化面上に形成されることに加え、本発明では、誘電体を凹化プルダウン分離領域を形成するためのエッチ・マスクとして使用する。この実施例が採用される場合、パターン化誘電体が分離領域の一部上に形成され（図９参照）、続いて誘電体に比べて、分離充填材料を高度に選択的に除去するエッチング・プロセスが採用される（図１０参照）。
【００３５】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００３６】
（１）方法であって、
ａ）上面を有し、分離領域が内部に形成された半導体基板を提供するステップと、
ｂ）前記半導体基板の前記上面の下方の前記分離領域の一部を凹化し、凹んだ分離表面を設けるステップと、
ｃ）前記半導体基板の前記上面及び前記凹んだ分離表面上にＳｉＧｅ層を形成するステップと
を含み、前記凹みが前記ＳｉＧｅ層の縁部におけるファセット成長を制御して、ＳｉＧｅヘテロ接合バイポーラ・トランジスタ内に存在する変位を低減する、ＳｉＧｅヘテロ接合バイポーラ・トランジスタの製造方法。
（２）ｄ）前記ＳｉＧｅ層上に絶縁体を形成するステップと、
ｅ）前記絶縁体内に開口を設け、前記ＳｉＧｅベース領域の一部を露出するステップと、
ｆ）前記絶縁体上及び前記開口内にエミッタ材料を形成し、前記ＳｉＧｅベース領域と接触させるステップと、
ｇ）前記エミッタ材料及び前記絶縁体をパターン化し、前記ＳｉＧｅベース領域上に、パターン化エミッタ及びパターン化絶縁体を形成するステップと
を含む、前記（１）記載の方法。
（３）前記分離領域がトレンチ分離領域である、前記（１）または（２）に記載の方法。
（４）前記トレンチ分離領域がリソグラフィ、エッチング、及びトレンチ充填により形成される、前記（３）記載の方法。
（５）前記トレンチ充填がＳｉＯ2の付着を含む、前記（４）記載の方法。
（６）ステップｂ）の前に、パターン化誘電層が前記分離領域の一部上に形成される、前記（１）または（２）に記載の方法。
（７）前記誘電層が窒化物から成る、前記（６）記載の方法。
（８）前記凹化ステップが、リソグラフィ及びエッチングを含む、前記（１）または（２）に記載の方法。
（９）前記凹化ステップの後、パターン化誘電体が、凹化されない前記分離領域の一部上に形成される、前記（１）または（２）に記載の方法。
（１０）前記ＳｉＧｅ層が、超高真空化学気相蒸着（ＵＨＶＣＶＤ）、分子ビーム・エピタキシ（ＭＢＥ）、急速過熱化学気相蒸着（ＲＴＣＶＤ）、及びプラズマ増強化学気相蒸着（ＰＥＣＶＤ）を含むグループから選択される付着プロセスにより形成される、前記（１）または（２）に記載の方法。
（１１）各々が凹化面及び非凹化面を有する分離領域間に形成されるコレクタと、サブコレクタとを形成される半導体基板と、
前記基板上、及び各前記分離領域の前記凹化面及び非凹化面上に形成され、多結晶Ｓｉ領域とＳｉＧｅベース領域とを含むＳｉＧｅ層と、
前記ＳｉＧｅベース領域上に形成され、開口を有するパターン化絶縁層と、
前記パターン化絶縁層上に形成され、前記ＳｉＧｅベース領域と前記開口を通じて接触するエミッタと
を含むＳｉＧｅバイポーラ・トランジスタ。
（１２）前記非凹化面が、それ上に形成される誘電材料を含む、前記（１１）記載のＳｉＧｅバイポーラ・トランジスタ。
（１３）前記誘電材料が窒化物である、前記（１２）記載のＳｉＧｅバイポーラ・トランジスタ。
（１４）前記半導体基板が、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＩｎＡｓ、ＩｎＰ、Ｓｉ／Ｓｉ、及びＳｉ／ＳｉＧｅを含むグループから選択される半導体材料から成る、前記（１１）記載のＳｉＧｅバイポーラ・トランジスタ。
（１５）記半導体材料がＳｉである、前記（１４）記載のＳｉＧｅバイポーラ・トランジスタ。
（１６）前記分離領域がトレンチ分離領域である、前記（１１）記載のＳｉＧｅバイポーラ・トランジスタ。
（１７）前記分離領域がＳｉＯ2により充填される、前記（１１）記載のＳｉＧｅバイポーラ・トランジスタ。
（１８）前記パターン化絶縁体が酸化物、窒化物、酸窒化物、またはこれらの組み合わせから成る、前記（１１）記載のＳｉＧｅバイポーラ・トランジスタ。
（１９）前記エミッタがドープド・ポリシリコンから成る、前記（１１）記載のＳｉＧｅバイポーラ・トランジスタ。
【図面の簡単な説明】
【図１】図１は、従来の分離領域が採用される従来のＳｉＧｅヘテロ接合バイポーラ・トランジスタを示す図である。
【図２】凹化面及び非凹化面を有するプルダウン分離領域が採用される、本発明のＳｉＧｅヘテロ接合バイポーラ・トランジスタを示す図である。
【図３】分離領域の非凹化面上に誘電体が形成される、本発明の代替実施例を示す図である。
【図４】本発明のＳｉＧｅヘテロ接合バイポーラ・トランジスタを形成する方法における、初期構造のバイポーラ素子領域を提供するステップを示す図である。
【図５】本発明のＳｉＧｅヘテロ接合バイポーラ・トランジスタを形成する方法において、分離領域５２を凹化し、凹化部分７５及び非凹化部分８０を含む分離領域を提供するステップを示す図である。
【図６】本発明のＳｉＧｅヘテロ接合バイポーラ・トランジスタを形成する方法において、基板５０上及び分離領域５２上にＳｉＧｅ層５８を形成するステップを示す図である。
【図７】本発明のＳｉＧｅヘテロ接合バイポーラ・トランジスタを形成する方法において、ＳｉＧｅ層５８上に絶縁層６１を形成し、続いてＳｉＧｅベース領域の一部を露出するように、絶縁層６１内に、エミッタ・ウィンドウ開口６３を形成するステップを示す図である。
【図８】本発明のＳｉＧｅヘテロ接合バイポーラ・トランジスタを形成する方法において、パターン化絶縁層上及びエミッタ・ウィンドウ開口内に、真性ポリシリコン層６６を形成するステップを示す図である。
【図９】エッチング・マスクとして使用されるパターン化誘電体が、分離領域の一部上に形成される、本発明の実施例を示す図である。
【図１０】図９に続いて、エッチング・プロセスにより、分離充填材料が選択的にエッチングされる、本発明の実施例を示す図である。
【符号の説明】
１０、５０ 基板
１２、５２ 分離領域
１４、５４ サブコレクタ
１６、５６ コレクタ
２０、５８ ＳｉＧｅ層
２２、６２ ＳｉＧｅベース領域
２４、６０ 多結晶Ｓｉ領域
２６、６１、６４ 絶縁層
２８、６６ エミッタ
３０ ファセット領域
５５ 基板の上面
６３ エミッタ・ウィンドウ開口
７５ 分離領域の凹化面
８０ 分離領域の非凹化面
８５ 誘電層
【発明の属する技術分野】
本発明はヘテロ接合バイポーラ・トランジスタに関し、より詳細には、ＳｉＧｅ層の縁部でのファセット成長を制御するエッチング・プロセスを採用することにより、ベース抵抗が改善された、ＳｉＧｅヘテロ接合バイポーラ・トランジスタを形成する方法に関する。特に本発明は、構造内に存在する分離領域内に、凹み領域を設けることにより、ファセット成長を制御するものである。
【０００２】
【従来の技術】
高周波有線及び無線市場の両方における目を見張る成長により、ＳｉＧｅなどの化合物半導体が、バルク相補金属酸化物半導体（ＣＭＯＳ）技術を凌ぐ固有の利点を有する新たな機会がもたらされた。エピタキシャル層擬似形態（pseudomorphic）ＳｉＧｅ付着プロセスの急速な発展により、エピタキシャル・ベースのＳｉＧｅヘテロ接合バイポーラ・トランジスタが、主流の高度ＣＭＯＳ開発と融合されて、広く市場に受け入れられており、アナログ及びＲＦ回路に対してＳｉＧｅ技術の利点を提供する一方で、デジタル論理回路に対しては、高度ＣＭＯＳ技術基盤の完全な利用を維持する。
【０００３】
従来の典型的なＳｉＧｅヘテロ接合バイポーラ・トランジスタが図１に示される。詳細には、図１に示されるＳｉＧｅヘテロ接合バイポーラ・トランジスタは、第１の導電タイプの半導体基板１０を有し、そこにはサブコレクタ１４及びコレクタ１６が形成される。分離領域１２も基板内に設けられ、バイポーラ・トランジスタの外側の境界を画定する。図１のバイポーラ・トランジスタは更に、基板１０の表面上及び分離領域１２上に形成されるＳｉＧｅ層２０を含む。ＳｉＧｅ層は、分離領域上に形成される多結晶Ｓｉ領域２４と、コレクタ及びサブコレクタ領域上に形成されるＳｉＧｅベース領域２２とを含む。従来のバイポーラ・トランジスタはまた、ベース領域上に形成されるパターン化絶縁層２６と、パターン化絶縁層２６及びＳｉＧｅベース領域２２の表面上に形成されるエミッタ２８とを含む。
【０００４】
図１に示されるタイプの従来のＳｉＧｅヘテロ接合バイポーラ・トランジスタの主な問題は、ＳｉＧｅ層の付着の間に、多結晶Ｓｉ領域とＳｉＧｅベース領域との間のＳｉＧｅ層の縁部において、ファセット領域（図１に３０で示される）が成長することである。図示のようにファセットは、基板１０の上面と構造の分離領域との間に形成される角部に侵入する領域を形成する。この角部近傍のファセットの成長は、寄生電流リークの増大だけでなく、構造内での過度な転位の存在に起因する短絡につながる。更に、バイポーラ・トランジスタ内でのファセットの存在は、構造のベース抵抗を増大させる。
【０００５】
従来のヘテロ接合バイポーラ・トランジスタに関する前記の問題を鑑み、構造が転位及びベース抵抗を低減し、更に寄生リークを低減するように、ファセット成長が制御されるヘテロ接合バイポーラ・トランジスタを形成できる、新たな改善された方法を開発する必要性が依然存在する。
【０００６】
【発明が解決しようとする課題】
本発明の目的は、ＳｉＧｅベース抵抗が低減されるＳｉＧｅヘテロ接合バイポーラ・トランジスタを形成する方法を提供することである。
【０００７】
本発明の別の目的は、基板の上面と分離領域との間に存在する角部にファセットが形成されないように、ファセット成長が制御される、ＳｉＧｅヘテロ接合バイポーラ・トランジスタを形成する方法を提供することである。
【０００８】
本発明の別の目的は、寄生電流リークの低減が達成されるＳｉＧｅヘテロ接合バイポーラ・トランジスタを形成する方法を提供することである。
【０００９】
【課題を解決するための手段】
これらの及び他の目的及び利点が、プルダウン分離領域を形成することにより、本発明において達成される。プルダウン分離領域は、基板上にＳｉＧｅ層を形成する前に、分離領域の一部を凹ませることにより形成される。ＳｉＧｅ付着の間、ファセットは基板の上面とプルダウン分離領域との間に存在する角部に侵入しない。
【００１０】
詳細には、本発明は次のステップ、すなわち、
ａ）上面を有し、分離領域が内部に形成された半導体基板を提供するステップと、
ｂ）前記半導体基板の前記上面の下方の前記分離領域の一部を凹化し、凹んだ分離表面を設けるステップと、
ｃ）前記半導体基板の前記上面及び前記凹んだ分離表面上にＳｉＧｅ層を形成するステップと
を含み、前記凹みがＳｉＧｅ層の縁部におけるファセット成長を制御し、変位を低減する。
【００１１】
前記のステップａ）乃至ｃ）を実施した後、従来の処理ステップの採用により、バイポーラ・トランジスタのエミッタ領域が形成される。
【００１２】
本発明の１実施例では、ＳｉＧｅ層の形成前に、窒化物などの誘電層が、凹みを設けられていない分離領域の一部上に形成される。分離領域の凹みを設けられていない表面（以下、非凹化面）上に、誘電体を形成することに加え、本発明ではプルダウン分離領域をマスクする際に、誘電体をエッチ・マスクとして使用することを考慮する。この実施例が採用される場合、凹みの形成前に、パターン化誘電体が分離領域の一部上に形成され、次に誘電体と比べて分離充填材料を高度に選択的に除去するエッチング・プロセスが採用される。
【００１３】
本発明の別の態様は、プルダウン分離領域を形成されたＳｉＧｅヘテロ接合バイポーラ・トランジスタに関連する。詳細には、本発明のＳｉＧｅバイポーラ・トランジスタは、
各々が凹化面及び非凹化面を有する分離領域間に形成されるコレクタと、サブコレクタとを有する半導体基板と、
前記基板上、及び各前記分離領域の前記凹化面及び非凹化面上に形成され、多結晶Ｓｉ領域とＳｉＧｅベース領域とを含むＳｉＧｅ層と、
前記ＳｉＧｅベース領域上に形成され、開口を有するパターン化絶縁層と、
前記パターン化絶縁層上に形成され、前記ＳｉＧｅベース領域と前記開口を通じて接触するエミッタとを含む。
【００１４】
本発明の１実施例では、ＳｉＧｅヘテロ接合バイポーラ・トランジスタが、分離領域の非凹化面上に存在するパターン化誘電材料を含む。
【００１５】
【発明の実施の形態】
本発明は、ＳｉＧｅバイポーラ・トランジスタのＳｉＧｅバイポーラ歩留りを改善する方法を提供するもので、添付の図面を参照して以下で詳述する。添付の図面では、同一の対応する要素は同一の参照番号で示される。また単純化のため、図では１つのバイポーラ素子領域だけが示される。他のバイポーラ素子領域及びデジタル論理回路は、図示のバイポーラ素子領域に隣接して形成される。
【００１６】
最初に図２を参照すると、本発明のＳｉＧｅヘテロ接合バイポーラ・トランジスタの断面図が示される。詳細には、ＳｉＧｅヘテロ接合バイポーラ・トランジスタは、第１の導電タイプ（ＮまたはＰ）の半導体基板５０を有し、そこにはサブコレクタ領域５４及びコレクタ領域５６が形成される。基板は更に、上面５５を有することで特徴付けられる。分離領域５２が同様に基板内に設けられ、バイポーラ素子領域の外側の境界を画定し、図２に示されるバイポーラ素子領域を隣接素子領域から分離する作用をする。
【００１７】
本発明の分離領域（ここではときに"プルダウン"分離領域と呼ばれる）は、凹化面及び非凹化面を含むという点で、従来の典型的な典型的な分離領域とは異なる。図２において、参照番号７５は分離領域の凹化面を表し、参照番号８０は分離領域の非凹化面を表す。凹化面は、基板の上面における角部の下方に位置する。
【００１８】
図２のＳｉＧｅバイポーラ・トランジスタは更に、基板５０上及び分離領域５２上、すなわち凹化面７５及び非凹化面８０上に形成されるＳｉＧｅ層５８を含む。本発明によればＳｉＧｅ層は、分離領域５２上に主に形成される多結晶Ｓｉ領域６０と、コレクタ及びサブコレクタ領域上に主に形成されるＳｉＧｅベース領域６２とを含む。ＳｉＧｅベース領域６２は外因性ベース領域と、真性ベース領域とを含む。これらの領域は図では別々に示されていないが、両者とも領域６２内に含まれる。構造の外因性及び真性ベース領域は、ときにバイポーラ・トランジスタ素子のペデスタル部分と呼ばれる。
【００１９】
図２のバイポーラ・トランジスタはまた、開口が内部に形成されるパターン化絶縁層６４と、パターン化絶縁層６４上に形成され、ＳｉＧｅベース領域６２とパターン化絶縁層内の開口を通じて接触するエミッタ、すなわち真性ポリシリコン領域６６とを含む。
【００２０】
図２に示されるバイポーラ・トランジスタは、ＳｉＧｅ層の縁部でのファセット３０の成長を実質的に低減させるプルダウン分離領域の存在により、改善されたＳｉＧｅバイポーラ歩留りを有する。本発明のプルダウン分離領域は、従来のＳｉＧｅヘテロ接合バイポーラ・トランジスタにおいて通常発生する変位（最終的にバイポーラ短絡につながる）を低減する。
【００２１】
図３は、本発明において形成される代替ＳｉＧｅへテロ接合バイポーラ・トランジスタを示す。この代替ＳｉＧｅバイポーラ・トランジスタは、非凹化分離表面８０上に形成される誘電層８５を除き、図２に示される要素と同一の要素を含む。
【００２２】
図２乃至図３に示されるＳｉＧｅヘテロ接合バイポーラ・トランジスタの形成において、採用される方法及び様々な材料について以下で詳述する。図４を参照すると、本発明で採用される初期構造のバイポーラ素子領域が示される。図４に示される初期構造では、基板５０内にサブコレクタ領域５４、コレクタ領域５６、及び分離領域５２が形成される。
【００２３】
図４に示される構造は、当業者には周知の従来の処理ステップを用いて形成される。更に、従来の材料がその形成のために使用される。例えば、基板５０は任意の半導体材料から成り、それらにはＳｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＩｎＡｓ、ＩｎＰ、及び他のIII／Ｖ族化合物半導体などが含まれる。同一のまたは異なる半導体材料から成る多層基板、例えばＳｉ／ＳｉまたはＳｉ／ＳｉＧｅなどもここでは考慮される。これらの半導体材料のうち、基板５０がＳｉから構成されることが好ましい。前述のように、基板は続いて形成される素子のタイプに応じてＮ型基板またはＰ型基板である。
【００２４】
図４の構造は、最初に化学気相蒸着（ＣＶＤ）、プラズマ励起ＣＶＤ、またはスパッタリングなどの従来の付着プロセスを用いて、基板５０の表面上に酸化物層（図示せず）を形成することにより形成される。或いは、酸化物層が熱的に成長されてもよい。次に、従来のイオン打ち込みステップを用いて、サブコレクタ領域５４が基板内に形成される。打ち込みステップの後、約２４０ｎｍ程度の厚い酸化物（図示せず）が表面上に成長され、打ち込みの損傷を除去する。次に、厚い酸化物が、前述の酸化物層と共に、エッチング・プロセスにより除去されるが、このエッチングは、シリコンに比べて酸化物を除去する高度な選択性を有する。
【００２５】
次に、従来のシリコン局所酸化（ＬＯＣＯＳ：local oxidation of silicon）プロセスにより、またはリソグラフィ、エッチング、及びトレンチ分離充填により分離領域５２が形成される。図では、分離トレンチ領域の形成が示され、これは次のように形成される。すなわち最初に、基板の一部を露出するパターン化マスキング層（図示せず）が、基板５０の表面上に形成される。次に、反応性イオン・エッチング（ＲＩＥ）またはプラズマ・エッチングなどの従来のドライ・エッチング・プロセスを用いて、分離トレンチが基板の露出部分にエッチングされる。こうして形成されるトレンチは、従来のライナ材料、すなわち酸化物により任意的に裏打ちされてもよく、その後ＣＶＤまたは別の同様の付着プロセスが採用されて、トレンチをＳｉＯ2により、または別の同様のトレンチ誘電材料により充填する。トレンチ誘電材料は付着後に任意的に高密度化され、また化学機械研磨（ＣＭＰ）などの従来の平坦化プロセスが、任意的に採用されてもよい。
【００２６】
構造内に分離領域を形成した後、当業者には周知の従来のイオン打ち込み及び活性化アニーリング・プロセスを用いて、コレクタ領域５６がバイポーラ素子領域内に形成される。活性化アニーリング・プロセスは一般に、約９５０℃の温度で約３０秒間程度実施される。
【００２７】
本プロセスのこの時点で、図示のバイポーラ素子領域は、それ上にＳｉ3Ｎ4などの保護材料を形成することにより保護され、隣接素子領域を形成する従来の処理ステップが実施される。隣接素子領域の形成及び続くその保護の完了後、本プロセスは継続される。一部の実施例では、バイポーラ・トランジスタを完全に形成した後、隣接素子領域が形成される。
【００２８】
次に図５に示されるように、分離領域が従来のリソグラフィ及びエッチングを用いて凹化され、凹化部分及び非凹化部分を含む分離領域を提供する。分離領域の凹化部分は、基板の上面５５の下方に形成される凹化面７５を含む。更に、分離領域の非凹化部分は、基板の上面と実質的に同一平面の非凹化面８５を含む。エッチング・ステップは、反応性イオン・エッチング（ＲＩＥ）、プラズマ・エッチング、及びイオン・ビーム・エッチングなどの任意の等方性エッチングを用いて行われる。図１に示される場合のように、ファセット３０が、角部領域に形成されることはない。
【００２９】
本発明の次のステップが、図６に示される。この図では、ＳｉＧｅ層５８が基板５０上、及び分離領域５２（すなわち凹化面及び非凹化面）上に形成される。本発明によれば、ＳｉＧｅ層５８が分離領域５２上に主に形成される多結晶Ｓｉ領域６０と、コレクタ及びサブコレクタ領域上に主に形成されるＳｉＧｅベース領域６２とを含む。
【００３０】
ＳｉＧｅ層は、超高真空化学気相蒸着（ＵＨＶＣＶＤ）、分子ビーム・エピタキシ（ＭＢＥ）、急速過熱化学気相蒸着（ＲＴＣＶＤ）、及びプラズマ増強化学気相蒸着（ＰＥＣＶＤ）などの従来の任意の付着プロセスを用いて、エピタキシャルに形成される。ＳｉＧｅ層の形成において使用される条件は、従来通りで当業者には周知であり、採用される所望の技術に応じて変化する。ＳｉＧｅ層の付着の間に、ファセットがＳｉＧｅベース領域の縁部と、Ｓｉ多結晶領域との間で成長し始める。本発明では変位が実質的に存在しないように、ファセット成長がプルダウン分離領域により制御される。
【００３１】
次に図７に示されるように、ＣＶＤ、プラズマ励起ＣＶＤ、化学溶液付着、または他の同様の付着プロセスなどの従来の付着プロセスを用いて、ＳｉＧｅ層５８上に絶縁層６１（後にパターン化絶縁体６４となる）が形成される。絶縁体は図７に示されるように単層か、または複数の絶縁層を含んでもよい。絶縁層はＳｉＯ2、Ｓｉ酸窒化物、及び他の同様の絶縁物を含むグループから選択される、同一のまたは異なる絶縁体材料から成る。
【００３２】
次に、ＳｉＧｅベース領域の一部を露出するように、絶縁層６１内に、エミッタ・ウィンドウ開口６３（図７参照）が形成される。エミッタ・ウィンドウ開口は、従来のリソグラフィ及びエッチングにより形成される。使用されるエッチング・ステップは、ＳｉＧｅ層に比べて、絶縁材料を選択的に除去する。
【００３３】
エミッタ・ウィンドウ開口の形成の後、図８に示されるように、従来のその場（in-situ）ドーピング付着プロセスまたは付着に続くイオン打ち込みにより、真性ポリシリコン層（後にエミッタ６６となる）が、パターン化絶縁層上、及びエミッタ・ウィンドウ開口内に形成される。ポリシリコン及び絶縁体が次に選択的にエッチングされて、ＳｉＧｅベース領域６２上にパターン化絶縁体６１及びエミッタ６６が形成され、図２に示される構造が提供される。詳細には、図２に示される最終的な構造を形成するために、従来のリソグラフィ及びエッチングが採用される。真性ポリシリコン層６６及び絶縁層６１の一部を除去するために、単一エッチング・プロセスが採用されるか、これらの層を除去するために、別々のエッチング・ステップが採用される。
【００３４】
図３に示される代替構造の場合、ＳｉＧｅ層の形成前に、誘電体８５が分離領域の非凹化面上に形成される以外は、前述と同様のプロセス・ステップが採用される。誘電層は酸化物、窒化物、酸窒化物、またはこれらの組み合わせから成り、特に窒化物誘電体が好適である。誘電体は従来の付着プロセスにより形成されるが、必要に応じてリソグラフィ及びエッチングがそのパターン化のために使用される。分離領域の非凹化面上に形成されることに加え、本発明では、誘電体を凹化プルダウン分離領域を形成するためのエッチ・マスクとして使用する。この実施例が採用される場合、パターン化誘電体が分離領域の一部上に形成され（図９参照）、続いて誘電体に比べて、分離充填材料を高度に選択的に除去するエッチング・プロセスが採用される（図１０参照）。
【００３５】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００３６】
（１）方法であって、
ａ）上面を有し、分離領域が内部に形成された半導体基板を提供するステップと、
ｂ）前記半導体基板の前記上面の下方の前記分離領域の一部を凹化し、凹んだ分離表面を設けるステップと、
ｃ）前記半導体基板の前記上面及び前記凹んだ分離表面上にＳｉＧｅ層を形成するステップと
を含み、前記凹みが前記ＳｉＧｅ層の縁部におけるファセット成長を制御して、ＳｉＧｅヘテロ接合バイポーラ・トランジスタ内に存在する変位を低減する、ＳｉＧｅヘテロ接合バイポーラ・トランジスタの製造方法。
（２）ｄ）前記ＳｉＧｅ層上に絶縁体を形成するステップと、
ｅ）前記絶縁体内に開口を設け、前記ＳｉＧｅベース領域の一部を露出するステップと、
ｆ）前記絶縁体上及び前記開口内にエミッタ材料を形成し、前記ＳｉＧｅベース領域と接触させるステップと、
ｇ）前記エミッタ材料及び前記絶縁体をパターン化し、前記ＳｉＧｅベース領域上に、パターン化エミッタ及びパターン化絶縁体を形成するステップと
を含む、前記（１）記載の方法。
（３）前記分離領域がトレンチ分離領域である、前記（１）または（２）に記載の方法。
（４）前記トレンチ分離領域がリソグラフィ、エッチング、及びトレンチ充填により形成される、前記（３）記載の方法。
（５）前記トレンチ充填がＳｉＯ2の付着を含む、前記（４）記載の方法。
（６）ステップｂ）の前に、パターン化誘電層が前記分離領域の一部上に形成される、前記（１）または（２）に記載の方法。
（７）前記誘電層が窒化物から成る、前記（６）記載の方法。
（８）前記凹化ステップが、リソグラフィ及びエッチングを含む、前記（１）または（２）に記載の方法。
（９）前記凹化ステップの後、パターン化誘電体が、凹化されない前記分離領域の一部上に形成される、前記（１）または（２）に記載の方法。
（１０）前記ＳｉＧｅ層が、超高真空化学気相蒸着（ＵＨＶＣＶＤ）、分子ビーム・エピタキシ（ＭＢＥ）、急速過熱化学気相蒸着（ＲＴＣＶＤ）、及びプラズマ増強化学気相蒸着（ＰＥＣＶＤ）を含むグループから選択される付着プロセスにより形成される、前記（１）または（２）に記載の方法。
（１１）各々が凹化面及び非凹化面を有する分離領域間に形成されるコレクタと、サブコレクタとを形成される半導体基板と、
前記基板上、及び各前記分離領域の前記凹化面及び非凹化面上に形成され、多結晶Ｓｉ領域とＳｉＧｅベース領域とを含むＳｉＧｅ層と、
前記ＳｉＧｅベース領域上に形成され、開口を有するパターン化絶縁層と、
前記パターン化絶縁層上に形成され、前記ＳｉＧｅベース領域と前記開口を通じて接触するエミッタと
を含むＳｉＧｅバイポーラ・トランジスタ。
（１２）前記非凹化面が、それ上に形成される誘電材料を含む、前記（１１）記載のＳｉＧｅバイポーラ・トランジスタ。
（１３）前記誘電材料が窒化物である、前記（１２）記載のＳｉＧｅバイポーラ・トランジスタ。
（１４）前記半導体基板が、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＩｎＡｓ、ＩｎＰ、Ｓｉ／Ｓｉ、及びＳｉ／ＳｉＧｅを含むグループから選択される半導体材料から成る、前記（１１）記載のＳｉＧｅバイポーラ・トランジスタ。
（１５）記半導体材料がＳｉである、前記（１４）記載のＳｉＧｅバイポーラ・トランジスタ。
（１６）前記分離領域がトレンチ分離領域である、前記（１１）記載のＳｉＧｅバイポーラ・トランジスタ。
（１７）前記分離領域がＳｉＯ2により充填される、前記（１１）記載のＳｉＧｅバイポーラ・トランジスタ。
（１８）前記パターン化絶縁体が酸化物、窒化物、酸窒化物、またはこれらの組み合わせから成る、前記（１１）記載のＳｉＧｅバイポーラ・トランジスタ。
（１９）前記エミッタがドープド・ポリシリコンから成る、前記（１１）記載のＳｉＧｅバイポーラ・トランジスタ。
【図面の簡単な説明】
【図１】図１は、従来の分離領域が採用される従来のＳｉＧｅヘテロ接合バイポーラ・トランジスタを示す図である。
【図２】凹化面及び非凹化面を有するプルダウン分離領域が採用される、本発明のＳｉＧｅヘテロ接合バイポーラ・トランジスタを示す図である。
【図３】分離領域の非凹化面上に誘電体が形成される、本発明の代替実施例を示す図である。
【図４】本発明のＳｉＧｅヘテロ接合バイポーラ・トランジスタを形成する方法における、初期構造のバイポーラ素子領域を提供するステップを示す図である。
【図５】本発明のＳｉＧｅヘテロ接合バイポーラ・トランジスタを形成する方法において、分離領域５２を凹化し、凹化部分７５及び非凹化部分８０を含む分離領域を提供するステップを示す図である。
【図６】本発明のＳｉＧｅヘテロ接合バイポーラ・トランジスタを形成する方法において、基板５０上及び分離領域５２上にＳｉＧｅ層５８を形成するステップを示す図である。
【図７】本発明のＳｉＧｅヘテロ接合バイポーラ・トランジスタを形成する方法において、ＳｉＧｅ層５８上に絶縁層６１を形成し、続いてＳｉＧｅベース領域の一部を露出するように、絶縁層６１内に、エミッタ・ウィンドウ開口６３を形成するステップを示す図である。
【図８】本発明のＳｉＧｅヘテロ接合バイポーラ・トランジスタを形成する方法において、パターン化絶縁層上及びエミッタ・ウィンドウ開口内に、真性ポリシリコン層６６を形成するステップを示す図である。
【図９】エッチング・マスクとして使用されるパターン化誘電体が、分離領域の一部上に形成される、本発明の実施例を示す図である。
【図１０】図９に続いて、エッチング・プロセスにより、分離充填材料が選択的にエッチングされる、本発明の実施例を示す図である。
【符号の説明】
１０、５０ 基板
１２、５２ 分離領域
１４、５４ サブコレクタ
１６、５６ コレクタ
２０、５８ ＳｉＧｅ層
２２、６２ ＳｉＧｅベース領域
２４、６０ 多結晶Ｓｉ領域
２６、６１、６４ 絶縁層
２８、６６ エミッタ
３０ ファセット領域
５５ 基板の上面
６３ エミッタ・ウィンドウ開口
７５ 分離領域の凹化面
８０ 分離領域の非凹化面
８５ 誘電層
Claims (14)
- 誘電材料で充填されバイポーラ素子領域を画定する分離領域と、前記バイポーラ素子領域に前記分離領域に接するように設けられたコレクタ領域とを有する半導体基板を用意するステップと、
前記分離領域のうち前記コレクタ領域に接する箇所に、前記コレクタ領域の側壁を露出するように凹み領域を形成するステップと、
前記分離領域上の平坦部と、前記コレクタ領域の側壁のみを露出するように前記平坦部から前記コレクタ領域の側壁の下部に向かって延びる傾斜部とを有する多結晶シリコン層を形成するステップと、
前記コレクタ領域の上面と、前記コレクタ領域の側壁と、前記多結晶シリコン層の前記傾斜部とに接するようにＳｉＧｅベース層を付着させるステップと、
前記多結晶シリコン層の平坦部上と前記ＳｉＧｅベース層上に絶縁層を形成するステップと、
前記ＳｉＧｅベース層の一部分を露出するように前記絶縁層にエミッタ・ウインドウ開口を形成するステップと、
前記絶縁層上と前記露出されたＳｉＧｅベース層の一部分上とにエミッタ形成用のポリシリコン層を形成するステップと、
前記ポリシリコン層及び前記絶縁層をパターン化して該絶縁層により規定されたエミッタ領域を形成するステップとを含む方法。 - 前記分離領域がトレンチ分離領域である、請求項１に記載の方法。
- 前記トレンチ分離領域がリソグラフィ、エッチング、及び前記誘電材料の充填により形成される、請求項２に記載の方法。
- 前記誘電材料がＳｉＯ ２ である、請求項１又は請求項３に記載の方法。
- 前記凹み領域を形成するステップの前に、前記分離領域のうち前記凹み領域を形成する部分を露出するように、前記分離領域上に誘電体層を形成するステップを行う、請求項１に記載の方法。
- 前記誘電体層が窒化物である、請求項５に記載の方法。
- 前記ＳｉＧｅ層が、超高真空化学気相蒸着（ＵＨＶＣＶＤ）、分子ビーム・エピタキシ（ＭＢＥ）、急速加熱化学気相蒸着（ＲＴＣＶＤ）、及びプラズマ増強化学気相蒸着（ＰＥＣＶＤ）を含むグループから選択される付着プロセスにより形成される、請求項１に記載の方法。
- 前記半導体基板の材料がＳｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＩｎＡｓ及びＩｎＰから成る群から選択された材料である、請求項１に記載の方法。
- 誘電材料で充填されバイポーラ素子領域を画定する分離領域と、前記バイポーラ素子領域に前記分離領域に接するように設けられたコレクタ領域とを有する半導体基板と、
前記分離領域のうち前記コレクタ領域に接する箇所に、前記コレクタ領域の側壁を露出するように設けられた凹み領域と、
前記分離領域上の平坦部と、前記コレクタ領域の側壁のみを露出するように前記平坦部から前記コレクタ領域の側壁の下部に向かって延びる傾斜部とを有する多結晶シリコン層と、
前記コレクタ領域の上面と、前記コレクタ領域の側壁と、前記多結晶シリコン層の前記 傾斜部とに設けられたＳｉＧｅベース層と、
前記ＳｉＧｅベース層上に設けられ、該ＳｉＧｅベース層の一部分を露出するエミッタ・ウインドウ開口を有する絶縁層と、
前記絶縁層上と前記露出されたＳｉＧｅベース層の一部分上とに設けられたエミッタ形成用のポリシリコン層とを備える、ＳｉＧｅヘテロ接合バイポーラ・トランジスタ。 - 前記分離領域がトレンチ分離領域である、請求項９に記載のＳｉＧｅヘテロ接合バイポーラ・トランジスタ。
- 前記誘電材料がＳｉＯ ２ である、請求項９に記載のＳｉＧｅヘテロ接合バイポーラ・トランジスタ。
- 前記分離領域と前記多結晶シリコン層との間に誘電体層が設けられている、請求項９に記載のＳｉＧｅヘテロ接合バイポーラ・トランジスタ。
- 前記誘電体層が窒化物である、請求項１２に記載のＳｉＧｅヘテロ接合バイポーラ・トランジスタ。
- 前記半導体基板の材料がＳｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＩｎＡｓ及びＩｎＰから成る群から選択された材料である、請求項９に記載のＳｉＧｅヘテロ接合バイポーラ・トランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/769,640 US6674102B2 (en) | 2001-01-25 | 2001-01-25 | Sti pull-down to control SiGe facet growth |
| US09/769640 | 2001-01-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002231727A JP2002231727A (ja) | 2002-08-16 |
| JP3974402B2 true JP3974402B2 (ja) | 2007-09-12 |
Family
ID=25086077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002004201A Expired - Fee Related JP3974402B2 (ja) | 2001-01-25 | 2002-01-11 | ＳｉＧｅヘテロ接合バイポーラ・トランジスタ及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6674102B2 (ja) |
| JP (1) | JP3974402B2 (ja) |
| KR (1) | KR100499212B1 (ja) |
| TW (1) | TW544843B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6426265B1 (en) * | 2001-01-30 | 2002-07-30 | International Business Machines Corporation | Incorporation of carbon in silicon/silicon germanium epitaxial layer to enhance yield for Si-Ge bipolar technology |
| US6830976B2 (en) * | 2001-03-02 | 2004-12-14 | Amberwave Systems Corproation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
| US6982474B2 (en) | 2002-06-25 | 2006-01-03 | Amberwave Systems Corporation | Reacted conductive gate electrodes |
| US6979626B2 (en) * | 2002-08-13 | 2005-12-27 | Newport Fab, Llc | Method for fabricating a self-aligned bipolar transistor having increased manufacturability and related structure |
| GB0326321D0 (en) * | 2003-11-12 | 2003-12-17 | Univ Warwick | Formation of lattice-tuning semiconductor substrates |
| US7118995B2 (en) | 2004-05-19 | 2006-10-10 | International Business Machines Corporation | Yield improvement in silicon-germanium epitaxial growth |
| US7812414B2 (en) * | 2007-01-23 | 2010-10-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hybrid process for forming metal gates |
| US20100052077A1 (en) * | 2008-08-27 | 2010-03-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | High-k metal gate structure including buffer layer |
| CN101937846B (zh) * | 2010-09-10 | 2015-10-21 | 上海华虹宏力半导体制造有限公司 | SiGe HBT晶体管及其制造方法 |
| CN102593037B (zh) | 2011-01-12 | 2014-03-26 | 中国科学院微电子研究所 | 半导体结构及其制作方法 |
| US8637955B1 (en) | 2012-08-31 | 2014-01-28 | Suvolta, Inc. | Semiconductor structure with reduced junction leakage and method of fabrication thereof |
| US9219128B2 (en) | 2013-03-13 | 2015-12-22 | Globalfoundries Inc. | Methods of fabricating bipolar junction transistors with reduced epitaxial base facets effect for low parasitic collector-base capacitance |
| US10784257B2 (en) | 2018-08-31 | 2020-09-22 | Nxp B.V. | Integrating silicon-BJT to a silicon-germanium-HBT manufacturing process |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4165516A (en) * | 1975-04-28 | 1979-08-21 | U.S. Philips Corporation | Semiconductor device and method of manufacturing same |
| US4861393A (en) | 1983-10-28 | 1989-08-29 | American Telephone And Telegraph Company, At&T Bell Laboratories | Semiconductor heterostructures having Gex Si1-x layers on Si utilizing molecular beam epitaxy |
| JPS6131387A (ja) | 1984-07-23 | 1986-02-13 | Nec Corp | 気相エピタキシヤル成長法 |
| JPH0719888B2 (ja) | 1985-04-05 | 1995-03-06 | セイコーエプソン株式会社 | 電界効果型トランジスタ及びその製造方法 |
| US4887145A (en) * | 1985-12-04 | 1989-12-12 | Hitachi, Ltd. | Semiconductor device in which electrodes are formed in a self-aligned manner |
| JPH02225399A (ja) | 1988-11-11 | 1990-09-07 | Fujitsu Ltd | エピタキシャル成長方法および成長装置 |
| US5633179A (en) * | 1989-12-01 | 1997-05-27 | Kamins; Theodore I. | Method of forming silicon/silicon-germanium heterojunction bipolar transistor |
| JP2971246B2 (ja) * | 1992-04-15 | 1999-11-02 | 株式会社東芝 | ヘテロバイポーラトランジスタの製造方法 |
| JP2740087B2 (ja) | 1992-08-15 | 1998-04-15 | 株式会社東芝 | 半導体集積回路装置の製造方法 |
| JP3156436B2 (ja) * | 1993-04-05 | 2001-04-16 | 日本電気株式会社 | ヘテロ接合バイポーラトランジスタ |
| DE4417916A1 (de) * | 1994-05-24 | 1995-11-30 | Telefunken Microelectron | Verfahren zur Herstellung eines Bipolartransistors |
| JP3545503B2 (ja) * | 1995-08-11 | 2004-07-21 | 株式会社日立製作所 | 半導体集積回路装置の製造方法 |
| JP2778553B2 (ja) | 1995-09-29 | 1998-07-23 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP3646387B2 (ja) * | 1996-01-19 | 2005-05-11 | ソニー株式会社 | バイポーラトランジスタ |
| DE19609933A1 (de) * | 1996-03-14 | 1997-09-18 | Daimler Benz Ag | Verfahren zur Herstellung eines Heterobipolartransistors |
| EP0818829A1 (en) * | 1996-07-12 | 1998-01-14 | Hitachi, Ltd. | Bipolar transistor and method of fabricating it |
| DE19652423A1 (de) * | 1996-12-09 | 1998-06-10 | Inst Halbleiterphysik Gmbh | Silizium-Germanium-Heterobipolartransistor und Verfahren zur Herstellung der epitaktischen Einzelschichten eines derartigen Transistors |
| JP3658745B2 (ja) * | 1998-08-19 | 2005-06-08 | 株式会社ルネサステクノロジ | バイポーラトランジスタ |
| US6680522B1 (en) * | 1999-01-11 | 2004-01-20 | Nec Electronics Corporation | Semiconductor device with reduced electrical variation |
| JP3332079B2 (ja) * | 1999-03-16 | 2002-10-07 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP2000294564A (ja) * | 1999-04-06 | 2000-10-20 | Hitachi Ltd | バイポーラトランジスタ，その製造方法，該バイポーラトランジスタを用いた電子回路装置および光通信システム |
| FR2794285B1 (fr) * | 1999-05-31 | 2001-08-10 | St Microelectronics Sa | Procede de fabrication de dispositifs bipolaires a jonction base-emetteur autoalignee |
| KR20010009810A (ko) * | 1999-07-14 | 2001-02-05 | 윤종용 | 실리콘-게르마늄 에피택셜층을 이용한 트렌치 소자분리방법 |
| US6489211B1 (en) * | 2000-03-01 | 2002-12-03 | Motorola, Inc. | Method of manufacturing a semiconductor component |
| US6303419B1 (en) * | 2000-03-24 | 2001-10-16 | Industrial Technology Research Institute | Method for fabricating a BiCMOS device featuring twin wells and an N type epitaxial layer |
| US6506657B1 (en) * | 2000-04-19 | 2003-01-14 | National Semiconductor Corporation | Process for forming damascene-type isolation structure for BJT device formed in trench |
| US6417058B1 (en) * | 2000-06-14 | 2002-07-09 | Sony Corporation | SiGe/poly for low resistance extrinsic base npn transistor |
| US6509242B2 (en) * | 2001-01-12 | 2003-01-21 | Agere Systems Inc. | Heterojunction bipolar transistor |
| US6724066B2 (en) * | 2001-04-30 | 2004-04-20 | Texas Instruments Incorporated | High breakdown voltage transistor and method |
-
2001
- 2001-01-25 US US09/769,640 patent/US6674102B2/en not_active Expired - Lifetime
-
2002
- 2002-01-11 KR KR10-2002-0001598A patent/KR100499212B1/ko not_active IP Right Cessation
- 2002-01-11 JP JP2002004201A patent/JP3974402B2/ja not_active Expired - Fee Related
- 2002-01-18 TW TW091100828A patent/TW544843B/zh not_active IP Right Cessation
-
2003
- 2003-09-19 US US10/665,713 patent/US6936509B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020096693A1 (en) | 2002-07-25 |
| US6674102B2 (en) | 2004-01-06 |
| US20040063273A1 (en) | 2004-04-01 |
| KR20020062811A (ko) | 2002-07-31 |
| TW544843B (en) | 2003-08-01 |
| US6936509B2 (en) | 2005-08-30 |
| JP2002231727A (ja) | 2002-08-16 |
| KR100499212B1 (ko) | 2005-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5160540B2 (ja) | デュアル・シャロー・トレンチ分離及び低いベース抵抗を有するバイポーラ・トランジスタ | |
| US9508824B2 (en) | Method for fabricating a bipolar transistor having self-aligned emitter contact | |
| JP4398394B2 (ja) | バイポーラ・トランジスタの製造方法 | |
| US6809024B1 (en) | Method to fabricate high-performance NPN transistors in a BiCMOS process | |
| CN101256983B (zh) | 半导体结构及其方法 | |
| JP2001093987A (ja) | Ｓｉ基板上のＧａＡｓ／Ｇｅの新規なＣＭＯＳ回路 | |
| JP5090168B2 (ja) | ヘテロバイポーラ・トランジスタ（ＨＢＴ）およびその製作方法（ＢｉＣＭＯＳ技術におけるコレクタ形成方法） | |
| JP3974402B2 (ja) | ＳｉＧｅヘテロ接合バイポーラ・トランジスタ及びその製造方法 | |
| JP2720793B2 (ja) | 半導体装置の製造方法 | |
| US10777668B2 (en) | Bipolar junction transistors with a self-aligned emitter and base | |
| US6777302B1 (en) | Nitride pedestal for raised extrinsic base HBT process | |
| JP4138806B2 (ja) | バイポーラトランジスタの形成方法 | |
| US10672895B2 (en) | Method for manufacturing a bipolar junction transistor | |
| US7358132B2 (en) | Self-aligned bipolar semiconductor device and fabrication method thereof | |
| US8133791B2 (en) | Method of manufacturing a bipolar transistor and bipolar transistor obtained therewith | |
| JP2001035858A (ja) | 半導体装置及びその製造方法 | |
| US6744080B2 (en) | Method of manufacturing a bipolar transistor of double-polysilicon, heterojunction-base type and corresponding transistor | |
| US7214593B2 (en) | Passivation for improved bipolar yield | |
| US7132700B1 (en) | SiGe layer having small poly grains |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060822 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060825 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070514 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070605 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070614 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130622 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |