JP2740087B2 - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JP2740087B2 JP2740087B2 JP4238930A JP23893092A JP2740087B2 JP 2740087 B2 JP2740087 B2 JP 2740087B2 JP 4238930 A JP4238930 A JP 4238930A JP 23893092 A JP23893092 A JP 23893092A JP 2740087 B2 JP2740087 B2 JP 2740087B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- sige
- polycrystalline
- insulating film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 71
- 238000004519 manufacturing process Methods 0.000 title description 25
- 238000000034 method Methods 0.000 title description 17
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 101
- 239000000758 substrate Substances 0.000 claims description 40
- 239000012535 impurity Substances 0.000 claims description 34
- 239000013078 crystal Substances 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 238000000605 extraction Methods 0.000 claims description 12
- 230000005669 field effect Effects 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 21
- 238000009792 diffusion process Methods 0.000 description 21
- 229910052814 silicon oxide Inorganic materials 0.000 description 21
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 20
- 229910052796 boron Inorganic materials 0.000 description 20
- 238000002955 isolation Methods 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 12
- 230000007423 decrease Effects 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 8
- 230000004913 activation Effects 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- 229910000078 germane Inorganic materials 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/009—Bi-MOS
Description
【０００１】
【産業上の利用分野】本発明は、高速のＭＯＳ型半導体
集積回路装置およびその製造方法に関するものである。
集積回路装置およびその製造方法に関するものである。
【０００２】
【従来の技術】近年、半導体集積回路の高速化、低消費
電力化は、著しく進んでおり、とくにその用途の広がり
からＭＯＳ型半導体集積回路、特に、ＢｉＣＭＯＳ半導
体集積回路の重要性が益々高まりつつある。それに伴っ
て、ＣＭＯＳデバイスは、微細化、低電源電圧化がすす
み、バイポ−ラトランジスタはセルフアライン技術など
を用いた微細化や寄生抵抗、寄生容量の低減と同時に、
トランジスタも従来のホモ接合を用いたＢＪＴ(Bipolar
Junction Transistor) からヘテロ接合を用いたＨＢＴ
(Hetero Bipolar Transisitor)へと移っていく方向にあ
る。従来ＣＭＯＳ（Complementary MOS)集積回路におけ
るＭＯＳ型電界効果トランジスタ（以下ＭＯＳトランジ
スタという）のゲート電極やバイポーラトランジスタの
外部ベース電極は、多結晶シリコンが用いられていた。
しかしながらＳｉＧｅをベース電極に利用したＨＢＴを
バイポーラトランジスタとして用いる場合、ヘテロエピ
タキシャル成長層の歪み緩和を防止するために低温プロ
セスを採用することが必要であり、高温プロセスを必要
とする多結晶シリコンをＭＯＳトランジスタのゲート電
極やバイポーラトランジスタの外部ベース電極に利用す
ることはプロセスの自由度に制限をうけ、またプロセス
を複雑化させるという欠点を持っている。
電力化は、著しく進んでおり、とくにその用途の広がり
からＭＯＳ型半導体集積回路、特に、ＢｉＣＭＯＳ半導
体集積回路の重要性が益々高まりつつある。それに伴っ
て、ＣＭＯＳデバイスは、微細化、低電源電圧化がすす
み、バイポ−ラトランジスタはセルフアライン技術など
を用いた微細化や寄生抵抗、寄生容量の低減と同時に、
トランジスタも従来のホモ接合を用いたＢＪＴ(Bipolar
Junction Transistor) からヘテロ接合を用いたＨＢＴ
(Hetero Bipolar Transisitor)へと移っていく方向にあ
る。従来ＣＭＯＳ（Complementary MOS)集積回路におけ
るＭＯＳ型電界効果トランジスタ（以下ＭＯＳトランジ
スタという）のゲート電極やバイポーラトランジスタの
外部ベース電極は、多結晶シリコンが用いられていた。
しかしながらＳｉＧｅをベース電極に利用したＨＢＴを
バイポーラトランジスタとして用いる場合、ヘテロエピ
タキシャル成長層の歪み緩和を防止するために低温プロ
セスを採用することが必要であり、高温プロセスを必要
とする多結晶シリコンをＭＯＳトランジスタのゲート電
極やバイポーラトランジスタの外部ベース電極に利用す
ることはプロセスの自由度に制限をうけ、またプロセス
を複雑化させるという欠点を持っている。
【０００３】例えば、多結晶シリコンをゲート電極に利
用した場合の製造プロセス例を図２０乃至２２に示す。
半導体基板には、Ｐ型シリコン（１００）半導体基板１
を用いる。半導体基板１の上には、Ｐ型エピタキシャル
成長層５が形成されている。この半導体基板１のＮＭＯ
Ｓトランジスタ、ＰＭＯＳトランジスタやバイポ−ラト
ランジスタを形成する各領域には、深いトレンチ型素子
分離絶縁膜２および浅いトレンチ型素子分離絶縁膜３か
らなる素子分離領域を形成する。素子分離用絶縁膜２、
３は、例えば、シリコン酸化膜からなり、深いトレンチ
型素子分離絶縁膜２の中には、多結晶シリコンを埋込む
こともある。ＮＭＯＳ形成領域及びバイポ−ラ形成領域
のＰ型エピタキシャル成長層５は、いずれも、Ｎウエル
になっており、その下には、Ｎ＋埋込み領域４を形成
し、バイポ−ラ形成領域の埋込み領域４には、半導体基
板１の表面に露出するコレクタ用Ｎ＋拡散領域６に接続
させる。ＰＭＯＳ形成領域には、Ｐ＋ソ−ス／ドレイン
領域７を形成し、これらの領域７間の領域上に多結晶シ
リコンのゲ−ト電極８を形成する。ゲ−ト電極８にはシ
リコン酸化膜のような側壁絶縁膜９が形成されており、
半導体基板１との間には、熱酸化などによるゲ−ト絶縁
膜１２が形成されている。
用した場合の製造プロセス例を図２０乃至２２に示す。
半導体基板には、Ｐ型シリコン（１００）半導体基板１
を用いる。半導体基板１の上には、Ｐ型エピタキシャル
成長層５が形成されている。この半導体基板１のＮＭＯ
Ｓトランジスタ、ＰＭＯＳトランジスタやバイポ−ラト
ランジスタを形成する各領域には、深いトレンチ型素子
分離絶縁膜２および浅いトレンチ型素子分離絶縁膜３か
らなる素子分離領域を形成する。素子分離用絶縁膜２、
３は、例えば、シリコン酸化膜からなり、深いトレンチ
型素子分離絶縁膜２の中には、多結晶シリコンを埋込む
こともある。ＮＭＯＳ形成領域及びバイポ−ラ形成領域
のＰ型エピタキシャル成長層５は、いずれも、Ｎウエル
になっており、その下には、Ｎ＋埋込み領域４を形成
し、バイポ−ラ形成領域の埋込み領域４には、半導体基
板１の表面に露出するコレクタ用Ｎ＋拡散領域６に接続
させる。ＰＭＯＳ形成領域には、Ｐ＋ソ−ス／ドレイン
領域７を形成し、これらの領域７間の領域上に多結晶シ
リコンのゲ−ト電極８を形成する。ゲ−ト電極８にはシ
リコン酸化膜のような側壁絶縁膜９が形成されており、
半導体基板１との間には、熱酸化などによるゲ−ト絶縁
膜１２が形成されている。
【０００４】ＮＭＯＳ形成領域にもＮ＋ソ−ス／ドレイ
ン領域１０を形成し、この領域１０間の領域上にゲ−ト
酸化膜１２を介して側壁絶縁膜９を備えた多結晶シリコ
ンのゲ−ト電極８を形成する。ゲ−ト電極８には不純物
がド−プされており、この不純物を活性化するために、
９００〜１０００℃程度で加熱処理をする。Ｐ＋ソ−ス
／ドレイン領域７には、これらに接続してＰ−不純物拡
散領域１１が形成されており、またＮ＋ソ−ス／ドレイ
ン領域１０には、これらに接続してＮ−不純物拡散領域
１３が形成されていて、いずれもＬＤＤ構造を備えてい
る（図２０）。つぎにＭＯＳ領域の表面をシリコン酸化
膜などの絶縁膜１４で被覆してから、バイポーラ素子形
成領域にバイポ−ラトランジスタを形成する。このバイ
ポ−ラ素子形成領域上の所定の領域に、エピタキシャル
成長させた膜厚が５０〜２００ｎｍ程度のＳｉＧｅ単結
晶のＰ型の内部ベ−ス領域１８を形成する。この内部ベ
−ス領域１８のＳｉＧｅエピタキシャル成長層は、Ｇｅ
の組成比が任意であり、実際は、Ｓｉ1-x Ｇｅx で表わ
される。このＳｉＧｅ層が成長する基板であるＰ型シリ
コンエピタキシャル成長層５との格子の整合性を考慮す
るなら、ｘの値は、０．１〜０．２程度が適当である。
ン領域１０を形成し、この領域１０間の領域上にゲ−ト
酸化膜１２を介して側壁絶縁膜９を備えた多結晶シリコ
ンのゲ−ト電極８を形成する。ゲ−ト電極８には不純物
がド−プされており、この不純物を活性化するために、
９００〜１０００℃程度で加熱処理をする。Ｐ＋ソ−ス
／ドレイン領域７には、これらに接続してＰ−不純物拡
散領域１１が形成されており、またＮ＋ソ−ス／ドレイ
ン領域１０には、これらに接続してＮ−不純物拡散領域
１３が形成されていて、いずれもＬＤＤ構造を備えてい
る（図２０）。つぎにＭＯＳ領域の表面をシリコン酸化
膜などの絶縁膜１４で被覆してから、バイポーラ素子形
成領域にバイポ−ラトランジスタを形成する。このバイ
ポ−ラ素子形成領域上の所定の領域に、エピタキシャル
成長させた膜厚が５０〜２００ｎｍ程度のＳｉＧｅ単結
晶のＰ型の内部ベ−ス領域１８を形成する。この内部ベ
−ス領域１８のＳｉＧｅエピタキシャル成長層は、Ｇｅ
の組成比が任意であり、実際は、Ｓｉ1-x Ｇｅx で表わ
される。このＳｉＧｅ層が成長する基板であるＰ型シリ
コンエピタキシャル成長層５との格子の整合性を考慮す
るなら、ｘの値は、０．１〜０．２程度が適当である。
【０００５】このＰ型内部ベ−ス領域１８の上に、この
上のエミッタ形成領域の上にシリコン酸化膜など絶縁膜
１６を形成してから、外部ベ−ス引出し電極１７用の多
結晶シリコン膜を形成する。この多結晶シリコン膜１７
のエミッタ形成領域には、開口部を設けておく。その後
多結晶シリコン膜１７などを含むバイポ−ラ素子形成領
域上を絶縁膜１５で被覆する（図２１）。そして、絶縁
膜１６をエッチングしてエミッタ領域の開口部を設け、
この部分及び絶縁膜１５上にＮ型不純物をドープした多
結晶シリコン２１を形成する。ついで、ＲＴＡによりこ
のＮ型不純物を拡散してＰ型内部ベ−ス領域１８にエミ
ッタ領域を形成すると同時に、多結晶シリコン２１をエ
ミッタ電極とする。その後、このエミッタ電極２１表面
を覆うようにシリコン酸化膜などの絶縁膜２０を形成
し、バイポ−ラトランジスタのエミッタ、ベース、コレ
クタの各領域に必要なコンタクト開口部を設け、コレク
タ用Ｎ＋拡散領域６には、Ａｌなどの配線用コレクタ電
極Ｃ、外部ベ−ス引出し電極１７には、配線用ベ−ス電
極Ｂ及びエミッタ電極２１には、配線用エミッタ電極Ｅ
をそれぞれ取付ける。また、ＭＯＳ領域のソ−ス／ドレ
イン領域７、１０にはＡｌなどの金属配線電極１９を取
付ける（図２２）。
上のエミッタ形成領域の上にシリコン酸化膜など絶縁膜
１６を形成してから、外部ベ−ス引出し電極１７用の多
結晶シリコン膜を形成する。この多結晶シリコン膜１７
のエミッタ形成領域には、開口部を設けておく。その後
多結晶シリコン膜１７などを含むバイポ−ラ素子形成領
域上を絶縁膜１５で被覆する（図２１）。そして、絶縁
膜１６をエッチングしてエミッタ領域の開口部を設け、
この部分及び絶縁膜１５上にＮ型不純物をドープした多
結晶シリコン２１を形成する。ついで、ＲＴＡによりこ
のＮ型不純物を拡散してＰ型内部ベ−ス領域１８にエミ
ッタ領域を形成すると同時に、多結晶シリコン２１をエ
ミッタ電極とする。その後、このエミッタ電極２１表面
を覆うようにシリコン酸化膜などの絶縁膜２０を形成
し、バイポ−ラトランジスタのエミッタ、ベース、コレ
クタの各領域に必要なコンタクト開口部を設け、コレク
タ用Ｎ＋拡散領域６には、Ａｌなどの配線用コレクタ電
極Ｃ、外部ベ−ス引出し電極１７には、配線用ベ−ス電
極Ｂ及びエミッタ電極２１には、配線用エミッタ電極Ｅ
をそれぞれ取付ける。また、ＭＯＳ領域のソ−ス／ドレ
イン領域７、１０にはＡｌなどの金属配線電極１９を取
付ける（図２２）。
【０００６】
【発明が解決しようとする課題】以上の様に、従来のＭ
ＯＳ半導体集積回路装置は、ゲ−ト電極に多結晶シリコ
ンもしくは多結晶シリコンと他の導電膜との複合膜を用
いることが多かったが、図３に示すように多結晶シリコ
ンの比抵抗は比較的大きいためＭＯＳトランジスタの高
速化には不利であった。更にバイポーラトランジスタの
外部ベース電極などに用いることも素子の高速化の障害
となるので、この利用には困難を伴っていた。また、従
来のＭＯＳ構造を含む、例えば、ＢｉＣＭＯＳ半導体集
積回路の製造プロセスにおいては、多結晶シリコン中の
不純物を活性化するために９００℃から１０００℃程度
の高温プロセスを必要とする。したがって、少なくとも
ＭＯＳトランジスタをバイポーラトランジスタ製造前に
形成しておくことが必要である。工程を簡略化する観点
から見た場合、このようにＭＯＳトランジスタとバイポ
ーラトランジスタを別々に形成することは、製造プロセ
スを長くして効率が悪くなる。本発明は、以上のような
事情により成されたものであり、素子の動作速度が高速
であり、かつ、製造プロセスが効率的なＭＯＳ半導体集
積回路装置の製造方法を提供することを目的としてい
る。
ＯＳ半導体集積回路装置は、ゲ−ト電極に多結晶シリコ
ンもしくは多結晶シリコンと他の導電膜との複合膜を用
いることが多かったが、図３に示すように多結晶シリコ
ンの比抵抗は比較的大きいためＭＯＳトランジスタの高
速化には不利であった。更にバイポーラトランジスタの
外部ベース電極などに用いることも素子の高速化の障害
となるので、この利用には困難を伴っていた。また、従
来のＭＯＳ構造を含む、例えば、ＢｉＣＭＯＳ半導体集
積回路の製造プロセスにおいては、多結晶シリコン中の
不純物を活性化するために９００℃から１０００℃程度
の高温プロセスを必要とする。したがって、少なくとも
ＭＯＳトランジスタをバイポーラトランジスタ製造前に
形成しておくことが必要である。工程を簡略化する観点
から見た場合、このようにＭＯＳトランジスタとバイポ
ーラトランジスタを別々に形成することは、製造プロセ
スを長くして効率が悪くなる。本発明は、以上のような
事情により成されたものであり、素子の動作速度が高速
であり、かつ、製造プロセスが効率的なＭＯＳ半導体集
積回路装置の製造方法を提供することを目的としてい
る。
【０００７】
【課題を解決するための手段】本発明は、ＭＯＳトラン
ジスタのゲ−ト電極に多結晶ＳｉＧｅを用いることを特
徴としている。
ジスタのゲ−ト電極に多結晶ＳｉＧｅを用いることを特
徴としている。
【０００８】また、ＢｉＣＭＯＳ集積回路においてバイ
ポーラトランジスタのベースに用いるＳｉＧｅエピタキ
シャル成長層を半導体基板上の半導体層が露出した領域
に形成すると同時にゲート絶縁膜上には多結晶ＳｉＧｅ
をＭＯＳトランジスタのゲート電極として形成すること
を特徴としている。
ポーラトランジスタのベースに用いるＳｉＧｅエピタキ
シャル成長層を半導体基板上の半導体層が露出した領域
に形成すると同時にゲート絶縁膜上には多結晶ＳｉＧｅ
をＭＯＳトランジスタのゲート電極として形成すること
を特徴としている。
【０００９】すなわち、本発明の半導体集積回路装置の
製造方法は、半導体基板のＭＯＳ型電界効果トランジス
タ形成領域上にゲ−ト絶縁膜を形成する工程と、半導体
基板全面にＳｉＧｅ層を成長させ、このＳｉＧｅ層の前
記ゲ−ト絶縁膜上の部分を多結晶ＳｉＧｅにし、前記半
導体基板のバイポ−ラトランジスタ形成領域上の前記半
導体基板が露出している部分の前記ＳｉＧｅ層を単結晶
ＳｉＧｅにする工程と、前記ＳｉＧｅ層及び前記ゲ−ト
絶縁膜を選択的にエッチングして前記ＭＯＳ型電界効果
トランジスタ形成領域上にゲ−ト絶縁膜とその上の多結
晶ＳｉＧｅゲ−ト電極を形成し前記バイポ−ラトランジ
スタ形成領域上の前記半導体基板が露出している部分に
単結晶ＳｉＧｅベ−ス領域を形成する工程と、前記ＭＯ
Ｓ型電界効果トランジスタ形成領域にソ−ス／ドレイン
領域を形成する工程と、前記単結晶ＳｉＧｅベ−ス領域
上に、これに接して多結晶ＳｉＧｅ層の外部ベ−ス引出
し電極を形成する工程と、前記単結晶ＳｉＧｅベ−ス領
域の表面領域に不純物を拡散してエミッタ領域を形成す
る工程とを備えていることを特徴としている。
製造方法は、半導体基板のＭＯＳ型電界効果トランジス
タ形成領域上にゲ−ト絶縁膜を形成する工程と、半導体
基板全面にＳｉＧｅ層を成長させ、このＳｉＧｅ層の前
記ゲ−ト絶縁膜上の部分を多結晶ＳｉＧｅにし、前記半
導体基板のバイポ−ラトランジスタ形成領域上の前記半
導体基板が露出している部分の前記ＳｉＧｅ層を単結晶
ＳｉＧｅにする工程と、前記ＳｉＧｅ層及び前記ゲ−ト
絶縁膜を選択的にエッチングして前記ＭＯＳ型電界効果
トランジスタ形成領域上にゲ−ト絶縁膜とその上の多結
晶ＳｉＧｅゲ−ト電極を形成し前記バイポ−ラトランジ
スタ形成領域上の前記半導体基板が露出している部分に
単結晶ＳｉＧｅベ−ス領域を形成する工程と、前記ＭＯ
Ｓ型電界効果トランジスタ形成領域にソ−ス／ドレイン
領域を形成する工程と、前記単結晶ＳｉＧｅベ−ス領域
上に、これに接して多結晶ＳｉＧｅ層の外部ベ−ス引出
し電極を形成する工程と、前記単結晶ＳｉＧｅベ−ス領
域の表面領域に不純物を拡散してエミッタ領域を形成す
る工程とを備えていることを特徴としている。
【００１０】
【作用】多結晶ＳｉＧｅは、多結晶シリコンと比べて、
比抵抗が低く、低温で成長させても不純物の活性化率が
高い。これをＭＯＳトランジスタのゲート電極やバイポ
−ラトランジスタの引出し電極に用いることにより、寄
生抵抗が低減でき、トランジスタの高速化が可能にな
る。また、従来の多結晶シリコンプロセスのような高温
アニールを必要としないためＭＯＳトランジスタとバイ
ポ−ラトランジスタを１つのプロセスで形成することが
できる。
比抵抗が低く、低温で成長させても不純物の活性化率が
高い。これをＭＯＳトランジスタのゲート電極やバイポ
−ラトランジスタの引出し電極に用いることにより、寄
生抵抗が低減でき、トランジスタの高速化が可能にな
る。また、従来の多結晶シリコンプロセスのような高温
アニールを必要としないためＭＯＳトランジスタとバイ
ポ−ラトランジスタを１つのプロセスで形成することが
できる。
【００１１】
【実施例】以下、本発明の実施例を図面を参照して説明
する。まず、図１〜図１２を参照して第１の実施例を説
明する。図１は、ＢｉＣＭＯＳ構造の半導体集積回路装
置の断面図、図２は、その部分断面図である。図３はＳ
ｉＧｅに含まれるＧｅの含有量とその比抵抗との関係を
示す特性図、図４は、多結晶ＳｉＧｅの比抵抗のＢイオ
ン注入量依存性を示す特性図、図５は、ＳｉＧｅエピタ
キシャル成長層の臨界膜厚のＧｅの含有率依存性を示す
特性図、図６は多結晶ＳｉＧｅの不純物活性化率とホ−
ル移動度のＧｅ含有率依存性を示す特性図、図７〜図１
１は、図１の半導体集積回路装置の製造工程断面図、図
１２は、不純物をド−プした多結晶ＳｉＧｅの比抵抗の
熱処理温度依存性を示す特性図である。半導体基板に
は、Ｐ型シリコン（１００）半導体基板１を用いる。半
導体基板１上には、Ｐ型シリコンエピタキシャル成長層
５が形成されている。半導体基板に形成されるＰＭＯＳ
素子領域、ＮＭＯＳ素子領域及びバイポ−ラ素子領域な
どの領域間には深いトレンチ型素子分離絶縁膜２及び浅
いトレンチ型素子分離絶縁膜３からなる素子分離領域が
形成されている。素子分離用絶縁膜２、３は、例えば、
シリコン酸化膜からなり、深いトレンチ型素子分離絶縁
膜２の中には、多結晶シリコンを埋込むこともある。
する。まず、図１〜図１２を参照して第１の実施例を説
明する。図１は、ＢｉＣＭＯＳ構造の半導体集積回路装
置の断面図、図２は、その部分断面図である。図３はＳ
ｉＧｅに含まれるＧｅの含有量とその比抵抗との関係を
示す特性図、図４は、多結晶ＳｉＧｅの比抵抗のＢイオ
ン注入量依存性を示す特性図、図５は、ＳｉＧｅエピタ
キシャル成長層の臨界膜厚のＧｅの含有率依存性を示す
特性図、図６は多結晶ＳｉＧｅの不純物活性化率とホ−
ル移動度のＧｅ含有率依存性を示す特性図、図７〜図１
１は、図１の半導体集積回路装置の製造工程断面図、図
１２は、不純物をド−プした多結晶ＳｉＧｅの比抵抗の
熱処理温度依存性を示す特性図である。半導体基板に
は、Ｐ型シリコン（１００）半導体基板１を用いる。半
導体基板１上には、Ｐ型シリコンエピタキシャル成長層
５が形成されている。半導体基板に形成されるＰＭＯＳ
素子領域、ＮＭＯＳ素子領域及びバイポ−ラ素子領域な
どの領域間には深いトレンチ型素子分離絶縁膜２及び浅
いトレンチ型素子分離絶縁膜３からなる素子分離領域が
形成されている。素子分離用絶縁膜２、３は、例えば、
シリコン酸化膜からなり、深いトレンチ型素子分離絶縁
膜２の中には、多結晶シリコンを埋込むこともある。
【００１２】ＰＭＯＳ素子領域及びバイポ−ラ素子領域
のＰ型エピタキシャル成長層５は、いずれも、Ｎウエル
になっており、その下には、Ｎ＋埋込み領域４を形成
し、バイポ−ラ素子領域の埋込み領域４は、半導体基板
１の表面に露出するコレクタ用Ｎ＋拡散領域６に接続し
ている。ＰＭＯＳ形成領域には、Ｐ＋ソ−ス／ドレイン
領域７を形成し、これらの領域７間の領域上に多結晶Ｓ
ｉＧｅのゲ−ト電極２３を形成する。ゲ−ト電極２３に
は、シリコン酸化膜の側壁絶縁膜が形成されており、半
導体基板１との間には熱酸化法などによるゲ−ト絶縁膜
１２が形成されている。ＮＭＯＳ形成領域にもＮ＋ソ−
ス／ドレイン領域１０を形成し、この領域１０間の領域
上にゲ−ト酸化膜１２を介して側壁絶縁膜を備えた多結
晶ＳｉＧｅのゲ−ト電極２３を形成する。ゲ−ト電極２
３には不純物がド−プされており、この不純物を活性化
するために、８００℃程度で加熱処理をする。Ｐ＋ソ−
ス／ドレイン領域７には、これらに接続してＰ−不純物
拡散領域１１が形成され、Ｎ＋ソ−ス／ドレイン領域１
０には、これらに接続してＮ−不純物拡散領域１３が形
成されていて、いずれもＬＤＤ構造を備えている。
のＰ型エピタキシャル成長層５は、いずれも、Ｎウエル
になっており、その下には、Ｎ＋埋込み領域４を形成
し、バイポ−ラ素子領域の埋込み領域４は、半導体基板
１の表面に露出するコレクタ用Ｎ＋拡散領域６に接続し
ている。ＰＭＯＳ形成領域には、Ｐ＋ソ−ス／ドレイン
領域７を形成し、これらの領域７間の領域上に多結晶Ｓ
ｉＧｅのゲ−ト電極２３を形成する。ゲ−ト電極２３に
は、シリコン酸化膜の側壁絶縁膜が形成されており、半
導体基板１との間には熱酸化法などによるゲ−ト絶縁膜
１２が形成されている。ＮＭＯＳ形成領域にもＮ＋ソ−
ス／ドレイン領域１０を形成し、この領域１０間の領域
上にゲ−ト酸化膜１２を介して側壁絶縁膜を備えた多結
晶ＳｉＧｅのゲ−ト電極２３を形成する。ゲ−ト電極２
３には不純物がド−プされており、この不純物を活性化
するために、８００℃程度で加熱処理をする。Ｐ＋ソ−
ス／ドレイン領域７には、これらに接続してＰ−不純物
拡散領域１１が形成され、Ｎ＋ソ−ス／ドレイン領域１
０には、これらに接続してＮ−不純物拡散領域１３が形
成されていて、いずれもＬＤＤ構造を備えている。
【００１３】ＰＭＯＳ素子領域及びＮＭＯＳ素子領域
は、半導体基板表面をシリコン酸化膜などの絶縁膜１４
で被覆されている。一方、バイポーラ素子領域上の所定
の領域に、エピタキシャル成長させた膜厚が５０〜２０
０ｎｍ程度のＳｉＧｅ単結晶膜１８がＰ型内部ベ−ス領
域として形成されている。これは、ＭＯＳ領域に形成さ
れたゲ−ト電極２３と同じ厚さになっている。バイポ−
ラ素子領域の部分の詳細を図２の断面図に示す。この内
部ベ−ス領域１８のＳｉＧｅエピタキシャル成長層は、
Ｇｅの組成比が任意であり、実際は、Ｓｉ1-x Ｇｅx で
表わされる。このＳｉＧｅ層が成長する基板であるＰ型
シリコンエピタキシャル成長層５との格子の整合性を考
慮するなら、ｘの値は０．１〜０．２程度が適当であ
る。この値が０．１より小さいと、図３に記載されてい
るように比抵抗が大きくなり、０．２より大きいとＳｉ
Ｇｅとシリコンの結晶格子がミスマッチしてミスフィッ
ト転位が発生し易くなる。図３は、縦軸に比抵抗（ｍΩ
ｃｍ）をとり、横軸にＳｉ1-xＧｅx で表わされるＳｉ
Ｇｅエピタキシャル成長層のＧｅ含有率（ｘ）をとる。
ＳｉＧｅエピタキシャル成長層厚は、３００ｎｍで、そ
の不純物濃度（ボロン）は、約１×１０20ｃｍ-3であ
る。このＰ型内部ベ−ス領域１８上には、多結晶ＳｉＧ
ｅからなる外部ベ−ス引出し電極２４が形成されてい
る。
は、半導体基板表面をシリコン酸化膜などの絶縁膜１４
で被覆されている。一方、バイポーラ素子領域上の所定
の領域に、エピタキシャル成長させた膜厚が５０〜２０
０ｎｍ程度のＳｉＧｅ単結晶膜１８がＰ型内部ベ−ス領
域として形成されている。これは、ＭＯＳ領域に形成さ
れたゲ−ト電極２３と同じ厚さになっている。バイポ−
ラ素子領域の部分の詳細を図２の断面図に示す。この内
部ベ−ス領域１８のＳｉＧｅエピタキシャル成長層は、
Ｇｅの組成比が任意であり、実際は、Ｓｉ1-x Ｇｅx で
表わされる。このＳｉＧｅ層が成長する基板であるＰ型
シリコンエピタキシャル成長層５との格子の整合性を考
慮するなら、ｘの値は０．１〜０．２程度が適当であ
る。この値が０．１より小さいと、図３に記載されてい
るように比抵抗が大きくなり、０．２より大きいとＳｉ
Ｇｅとシリコンの結晶格子がミスマッチしてミスフィッ
ト転位が発生し易くなる。図３は、縦軸に比抵抗（ｍΩ
ｃｍ）をとり、横軸にＳｉ1-xＧｅx で表わされるＳｉ
Ｇｅエピタキシャル成長層のＧｅ含有率（ｘ）をとる。
ＳｉＧｅエピタキシャル成長層厚は、３００ｎｍで、そ
の不純物濃度（ボロン）は、約１×１０20ｃｍ-3であ
る。このＰ型内部ベ−ス領域１８上には、多結晶ＳｉＧ
ｅからなる外部ベ−ス引出し電極２４が形成されてい
る。
【００１４】ＳｉＧｅ膜の内部ベ−ス領域１８は、外部
回路とのコンタクトを取り易くするためにバイポ−ラ素
子領域の露出したＰ型シリコンエピタキシャル成長層５
上だけでなく、浅いトレンチ型素子分離領域３にも延在
している。そして、この延在部分１８１は、シリコン酸
化膜のような絶縁膜の上に成長しているので、単結晶化
はせず、多結晶になっている。この多結晶ＳｉＧｅ部分
１８１を含む内部ベ−ス領域１８の上に、これより厚い
多結晶ＳｉＧｅ膜２４を設けて、これを外部ベ−ス引出
し電極とする。内部ベ−ス領域１８上の単結晶部分の上
に成長した多結晶ＳｉＧｅ膜２４は、条件によって、単
結晶化することもできるが、この実施例では、多結晶に
しておく。多結晶ＳｉＧｅ膜２４のエミッタ形成領域に
は、コンタクト孔を設けてあり、内部ベ−ス領域１８が
部分的に露出している。更に、このコンタクト孔を含め
て多結晶ＳｉＧｅ膜２４は、シリコン酸化膜のような絶
縁膜１５で被覆されており。コンタクト孔内には、Ｎ型
不純物を含む多結晶シリコン２１が埋込まれており、露
出した内部ベ−ス領域の部分と接触している。そして、
この内部ベ−ス領域の多結晶シリコン２１と接する部分
は、Ｎ型エミッタ領域２５になっている。多結晶シリコ
ン２１はエミッタ電極とする。エミッタ電極２１表面
は、シリコン酸化膜などの絶縁膜２０で被覆されてい
る。
回路とのコンタクトを取り易くするためにバイポ−ラ素
子領域の露出したＰ型シリコンエピタキシャル成長層５
上だけでなく、浅いトレンチ型素子分離領域３にも延在
している。そして、この延在部分１８１は、シリコン酸
化膜のような絶縁膜の上に成長しているので、単結晶化
はせず、多結晶になっている。この多結晶ＳｉＧｅ部分
１８１を含む内部ベ−ス領域１８の上に、これより厚い
多結晶ＳｉＧｅ膜２４を設けて、これを外部ベ−ス引出
し電極とする。内部ベ−ス領域１８上の単結晶部分の上
に成長した多結晶ＳｉＧｅ膜２４は、条件によって、単
結晶化することもできるが、この実施例では、多結晶に
しておく。多結晶ＳｉＧｅ膜２４のエミッタ形成領域に
は、コンタクト孔を設けてあり、内部ベ−ス領域１８が
部分的に露出している。更に、このコンタクト孔を含め
て多結晶ＳｉＧｅ膜２４は、シリコン酸化膜のような絶
縁膜１５で被覆されており。コンタクト孔内には、Ｎ型
不純物を含む多結晶シリコン２１が埋込まれており、露
出した内部ベ−ス領域の部分と接触している。そして、
この内部ベ−ス領域の多結晶シリコン２１と接する部分
は、Ｎ型エミッタ領域２５になっている。多結晶シリコ
ン２１はエミッタ電極とする。エミッタ電極２１表面
は、シリコン酸化膜などの絶縁膜２０で被覆されてい
る。
【００１５】バイポ−ラトランジスタのエミッタ、ベー
ス、コレクタの各領域において、コレクタ用Ｎ＋拡散領
域６には、Ａｌなどの配線用コレクタ電極Ｃ、外部ベ−
ス引出し電極２４には、配線用ベ−ス電極Ｂ及びエミッ
タ電極２１には、配線用エミッタ電極Ｅをそれぞれ取付
けている。この様に、ＭＯＳ構造のゲ−ト電極２３に多
結晶ＳｉＧｅ膜を用いた結果、図４に示すようにシリコ
ンのゲ−ト電極に比べて、その比抵抗を大きく低下させ
ることができる。図４は縦軸にＳｉＧｅエピタキシャル
成長層の比抵抗（ｍΩｃｍ）をとり、横軸にＳｉ1-x Ｇ
ｅx で表わされるＳｉＧｅエピタキシャル成長層のボロ
ンのイオン注入量（ｃｍ-2) をとる。図示の曲線は、Ｓ
ｉＧｅエピタキシャル成長層のＧｅ含有率（ｘ）が０
（即ち、シリコンの単体）、０．１４、０．２６、０．
５２の４例について説明する。このデ−タは、約９００
℃、３０秒程度ＰＴＡを実施した結果である。図に示す
ようにボロンのイオン注入量の増加によって、比抵抗は
低下し、Ｇｅの含有率が増すにつれて比抵抗は低くなる
傾向にある。したがって、従来の多結晶シリコンのゲ−
ト電極より低抵抗を維持することができ、高速集積回路
に適用できる。
ス、コレクタの各領域において、コレクタ用Ｎ＋拡散領
域６には、Ａｌなどの配線用コレクタ電極Ｃ、外部ベ−
ス引出し電極２４には、配線用ベ−ス電極Ｂ及びエミッ
タ電極２１には、配線用エミッタ電極Ｅをそれぞれ取付
けている。この様に、ＭＯＳ構造のゲ−ト電極２３に多
結晶ＳｉＧｅ膜を用いた結果、図４に示すようにシリコ
ンのゲ−ト電極に比べて、その比抵抗を大きく低下させ
ることができる。図４は縦軸にＳｉＧｅエピタキシャル
成長層の比抵抗（ｍΩｃｍ）をとり、横軸にＳｉ1-x Ｇ
ｅx で表わされるＳｉＧｅエピタキシャル成長層のボロ
ンのイオン注入量（ｃｍ-2) をとる。図示の曲線は、Ｓ
ｉＧｅエピタキシャル成長層のＧｅ含有率（ｘ）が０
（即ち、シリコンの単体）、０．１４、０．２６、０．
５２の４例について説明する。このデ−タは、約９００
℃、３０秒程度ＰＴＡを実施した結果である。図に示す
ようにボロンのイオン注入量の増加によって、比抵抗は
低下し、Ｇｅの含有率が増すにつれて比抵抗は低くなる
傾向にある。したがって、従来の多結晶シリコンのゲ−
ト電極より低抵抗を維持することができ、高速集積回路
に適用できる。
【００１６】図５は、縦軸にＳｉＧｅエピタキシャル成
長層の臨界膜厚（ｎｍ）をとり、横軸にはＳｉ1-x Ｇｅ
x で表わされるＳｉＧｅエピタキシャル成長層のＧｅ含
有率（ｘ）をとる。シリコンエピタキシャル成長層（ｘ
＝０の場合）は、膜厚には、それ程影響されないが、Ｇ
ｅの含有率が増すに連れて、エピタキシャル成長層の厚
みが増すほど無転位化が難しくなる。図の臨界曲線の下
側が無転位領域であるので、Ｇｅエピタキシャル成長層
（ｘ＝１．０の場合）は、無転位の状態でエピタキシャ
ル成長されない。これは、やはり図に示すシリコンの下
地とエピタキシャル成長層の格子非整合率（ミスフィッ
ト）が４％程度にもなるのが原因している。図６は、多
結晶ＳｉＧｅにド−プされるボロン（Ｂ）などの不純物
の影響について説明したものであり、縦軸に多結晶Ｓｉ
Ｇｅにド−プされたボロンの活性化率（％）とホ−ル移
動度（ｃｍ2 ／Ｖｓ）をとり、横軸にＳｉ1-x Ｇｅx で
表わされる多結晶ＳｉＧｅのＧｅ含有率（ｘ）をとる。
曲線Ａ1 は、ボロンの活性化率の変化曲線であり、曲線
Ａ2 は、ホ−ル移動度の変化曲線である。この様にド−
プされる不純物の活性化率はＧｅ含有率の増大によって
大きくなり、ホ−ル移動度もそれに連れて増加するの
で、トランジスタの高速化が期待できる。
長層の臨界膜厚（ｎｍ）をとり、横軸にはＳｉ1-x Ｇｅ
x で表わされるＳｉＧｅエピタキシャル成長層のＧｅ含
有率（ｘ）をとる。シリコンエピタキシャル成長層（ｘ
＝０の場合）は、膜厚には、それ程影響されないが、Ｇ
ｅの含有率が増すに連れて、エピタキシャル成長層の厚
みが増すほど無転位化が難しくなる。図の臨界曲線の下
側が無転位領域であるので、Ｇｅエピタキシャル成長層
（ｘ＝１．０の場合）は、無転位の状態でエピタキシャ
ル成長されない。これは、やはり図に示すシリコンの下
地とエピタキシャル成長層の格子非整合率（ミスフィッ
ト）が４％程度にもなるのが原因している。図６は、多
結晶ＳｉＧｅにド−プされるボロン（Ｂ）などの不純物
の影響について説明したものであり、縦軸に多結晶Ｓｉ
Ｇｅにド−プされたボロンの活性化率（％）とホ−ル移
動度（ｃｍ2 ／Ｖｓ）をとり、横軸にＳｉ1-x Ｇｅx で
表わされる多結晶ＳｉＧｅのＧｅ含有率（ｘ）をとる。
曲線Ａ1 は、ボロンの活性化率の変化曲線であり、曲線
Ａ2 は、ホ−ル移動度の変化曲線である。この様にド−
プされる不純物の活性化率はＧｅ含有率の増大によって
大きくなり、ホ−ル移動度もそれに連れて増加するの
で、トランジスタの高速化が期待できる。
【００１７】次に、図７乃至図１２を参照して第１の実
施例の製造方法について説明する。Ｐ型シリコン（１０
０）半導体基板１にリンなどＮ型不純物を、例えば、イ
オン注入などでド−プしてＮ＋領域を選択的に形成す
る。さらに、半導体基板１の上にはＰ型シリコンエピタ
キシャル成長層５（以下、エピタキシャル成長層とい
う）を形成し、前記Ｎ＋領域を埋込んでＮ＋埋込み領域
４を形成する。エピタキシャル成長層５の埋込み領域４
が形成されている上にはＮウエルを形成する。そして、
エピタキシャル成長層５には、ＲＩＥ(Reactive Ion Et
ching)などの異方性エッチングによって浅いトレンチと
深いトレンチとを形成し、酸化シリコンなどの絶縁膜を
埋込んで、半導体基板１の中に達する深いトレンチ型素
子分離絶縁膜２及び浅いトレンチ型素子分離絶縁膜３を
形成する。ＰＭＯＳ素子領域およびバイポ−ラ素子領域
は、Ｎウエルに形成され、バイポ−ラ素子領域には、エ
ピタキシャル成長層５の表面から埋込み領域４に達する
コレクタ用Ｎ＋不純物拡散領域６（以下、コレクタ拡散
領域という）を形成する（図７）。ついで、例えば、シ
リコンの熱酸化などによりゲート絶縁膜１２をＰＭＯＳ
素子領域、ＮＭＯＳ素子領域及びコレクタ拡散領域６の
表面に形成し、一方バイポーラ素子領域は表面を露出さ
せる。そして、これら各領域上に非選択にＳｉＧｅ混晶
層２２を成長させる。
施例の製造方法について説明する。Ｐ型シリコン（１０
０）半導体基板１にリンなどＮ型不純物を、例えば、イ
オン注入などでド−プしてＮ＋領域を選択的に形成す
る。さらに、半導体基板１の上にはＰ型シリコンエピタ
キシャル成長層５（以下、エピタキシャル成長層とい
う）を形成し、前記Ｎ＋領域を埋込んでＮ＋埋込み領域
４を形成する。エピタキシャル成長層５の埋込み領域４
が形成されている上にはＮウエルを形成する。そして、
エピタキシャル成長層５には、ＲＩＥ(Reactive Ion Et
ching)などの異方性エッチングによって浅いトレンチと
深いトレンチとを形成し、酸化シリコンなどの絶縁膜を
埋込んで、半導体基板１の中に達する深いトレンチ型素
子分離絶縁膜２及び浅いトレンチ型素子分離絶縁膜３を
形成する。ＰＭＯＳ素子領域およびバイポ−ラ素子領域
は、Ｎウエルに形成され、バイポ−ラ素子領域には、エ
ピタキシャル成長層５の表面から埋込み領域４に達する
コレクタ用Ｎ＋不純物拡散領域６（以下、コレクタ拡散
領域という）を形成する（図７）。ついで、例えば、シ
リコンの熱酸化などによりゲート絶縁膜１２をＰＭＯＳ
素子領域、ＮＭＯＳ素子領域及びコレクタ拡散領域６の
表面に形成し、一方バイポーラ素子領域は表面を露出さ
せる。そして、これら各領域上に非選択にＳｉＧｅ混晶
層２２を成長させる。
【００１８】この混晶層には約１×１０19ｃｍ-3の濃度
でドープされたボロンが含まれている。このときバイポ
ーラ素子領域のエピタキシャル成長層５表面が露出して
いる部分には単結晶ＳｉＧｅが成長し、絶縁膜１２上に
は多結晶ＳｉＧｅが成長している。このＳｉＧｅ成長層
２２を形成するには、例えば、減圧ＣＶＤ(ChemicalVap
our Deposition)を用いる。０．１〜１Ｔｏｒｒ程度の
圧力下の加熱された炉内に半導体基板を配置し、所望の
割合のジクロロシラン（ＳｉＨ2 Ｃｌ2 ）とゲルマン
（ＧｅＨ4 ）をこの炉内にキャリアガスとともに送り込
んで、化学式がＳｉ1-x Ｇｅx で表わされるＳｉＧｅ成
長層を半導体基板に堆積する。膜厚は５０〜２００ｎｍ
が適当である。また、圧力が１０-8Ｔｏｒｒ程度の高真
空で行うＵＨＶＣＶＤ（Ultra High Vacuum CVD)で行う
こともできる（図８）。このＳｉＧｅ成長層２２には、
前述のようにボロンが高濃度に拡散されているが、これ
はボロンをイオン注入などでド−プし、熱処理により得
ている。別の方法では、ＳｉＧｅ成長時にＢ2 Ｈ6 を流
してこの成長層にボロンをド−プすることもできる。図
１２は、多結晶ＳｉＧｅの比抵抗の熱処理温度依存性を
表わしており、縦軸は、ボロンを拡散した多結晶ＳｉＧ
ｅの比抵抗値を表わし、横軸にボロンを拡散するための
熱処理温度を表わしている。図に示すごとく多結晶シリ
コン（ｘ＝０）より低温で熱処理を行なっても比抵抗値
を低下させる事ができるので、この熱処理温度を８００
℃程度以下に設定することが可能になる。
でドープされたボロンが含まれている。このときバイポ
ーラ素子領域のエピタキシャル成長層５表面が露出して
いる部分には単結晶ＳｉＧｅが成長し、絶縁膜１２上に
は多結晶ＳｉＧｅが成長している。このＳｉＧｅ成長層
２２を形成するには、例えば、減圧ＣＶＤ(ChemicalVap
our Deposition)を用いる。０．１〜１Ｔｏｒｒ程度の
圧力下の加熱された炉内に半導体基板を配置し、所望の
割合のジクロロシラン（ＳｉＨ2 Ｃｌ2 ）とゲルマン
（ＧｅＨ4 ）をこの炉内にキャリアガスとともに送り込
んで、化学式がＳｉ1-x Ｇｅx で表わされるＳｉＧｅ成
長層を半導体基板に堆積する。膜厚は５０〜２００ｎｍ
が適当である。また、圧力が１０-8Ｔｏｒｒ程度の高真
空で行うＵＨＶＣＶＤ（Ultra High Vacuum CVD)で行う
こともできる（図８）。このＳｉＧｅ成長層２２には、
前述のようにボロンが高濃度に拡散されているが、これ
はボロンをイオン注入などでド−プし、熱処理により得
ている。別の方法では、ＳｉＧｅ成長時にＢ2 Ｈ6 を流
してこの成長層にボロンをド−プすることもできる。図
１２は、多結晶ＳｉＧｅの比抵抗の熱処理温度依存性を
表わしており、縦軸は、ボロンを拡散した多結晶ＳｉＧ
ｅの比抵抗値を表わし、横軸にボロンを拡散するための
熱処理温度を表わしている。図に示すごとく多結晶シリ
コン（ｘ＝０）より低温で熱処理を行なっても比抵抗値
を低下させる事ができるので、この熱処理温度を８００
℃程度以下に設定することが可能になる。
【００１９】ついで、半導体基板全面に形成されたＳｉ
Ｇｅ混晶層２２をフォトリソグラフィ技術を用いて加工
し、ＮＭＯＳ素子領域及びＰＭＯＳ素子領域のゲ−ト電
極２３、バイポ−ラ素子領域の内部ベース領域１８を形
成する。両ＭＯＳ素子領域にはこのゲート電極２３をマ
スクにしてＬＤＤ用Ｐ−拡散領域１１及びＮ−拡散領域
１１をそれぞれＰＭＯＳトランジスタ、ＮＭＯＳトラン
ジスタのソース、ドレイン形成領域に形成する。内部ベ
−ス領域１８の浅いトレンチ型素子分離絶縁膜３に形成
された部分は、多結晶領域１８１（図２参照）になって
いる（図９）。ついで、例えば、シリコン酸化膜やシリ
コン窒化膜などの絶縁膜を半導体基板の全面に堆積後、
エッチバックを行って両ＭＯＳ素子領域上のゲート電極
２３の側壁に酸化膜を形成する。そしてこの側壁を形成
したゲ−ト電極２３をマスクとして半導体基板１上のエ
ピタキシャル成長層５に不純物を、例えば、イオン注入
によりド−プし、熱拡散を行って、ＰＭＯＳ素子領域の
Ｐ型ソース／ドレイン領域７及びＮＭＯＳ素子領域のＮ
型ソ−ス／ドレイン領域１０形成する。その後両ＭＯＳ
素子領域上にシリコン酸化膜などの絶縁膜１４及びバイ
ポーラ内部ベース領域上のシリコン酸化膜などの絶縁膜
１６を同じ工程で形成する（図１０）。
Ｇｅ混晶層２２をフォトリソグラフィ技術を用いて加工
し、ＮＭＯＳ素子領域及びＰＭＯＳ素子領域のゲ−ト電
極２３、バイポ−ラ素子領域の内部ベース領域１８を形
成する。両ＭＯＳ素子領域にはこのゲート電極２３をマ
スクにしてＬＤＤ用Ｐ−拡散領域１１及びＮ−拡散領域
１１をそれぞれＰＭＯＳトランジスタ、ＮＭＯＳトラン
ジスタのソース、ドレイン形成領域に形成する。内部ベ
−ス領域１８の浅いトレンチ型素子分離絶縁膜３に形成
された部分は、多結晶領域１８１（図２参照）になって
いる（図９）。ついで、例えば、シリコン酸化膜やシリ
コン窒化膜などの絶縁膜を半導体基板の全面に堆積後、
エッチバックを行って両ＭＯＳ素子領域上のゲート電極
２３の側壁に酸化膜を形成する。そしてこの側壁を形成
したゲ−ト電極２３をマスクとして半導体基板１上のエ
ピタキシャル成長層５に不純物を、例えば、イオン注入
によりド−プし、熱拡散を行って、ＰＭＯＳ素子領域の
Ｐ型ソース／ドレイン領域７及びＮＭＯＳ素子領域のＮ
型ソ−ス／ドレイン領域１０形成する。その後両ＭＯＳ
素子領域上にシリコン酸化膜などの絶縁膜１４及びバイ
ポーラ内部ベース領域上のシリコン酸化膜などの絶縁膜
１６を同じ工程で形成する（図１０）。
【００２０】ついで、バイポ−ラ素子領域の内部ベ−ス
領域１８上及びこの上の絶縁膜１６上に、この領域より
膜厚の多結晶ＳｉＧｅ膜２４を前述の減圧ＣＶＤ法によ
り形成し、これを外部ベ−ス引出し電極とする。この多
結晶ＳｉＧｅ膜２４にコンタクト孔を設けて絶縁膜１６
を露出させ、その後ＳｉＧｅ膜表面をシリコン酸化膜や
シリコン窒化膜などの絶縁膜１５で被覆する（図１
１）。ついで露出している絶縁膜１６をエッチング除去
して内部ベ−ス領域１８のエミッタ形成領域を開口し、
このコンタクト孔にＮ型不純物を高濃度にドープした多
結晶シリコン２１をエミッタ電極としてエミッタ形成領
域上に形成する。その後ＲＴＡにより多結晶シリコン２
１のＮ型不純物を内部ベ−ス領域１８に拡散し、ここに
エミッタ領域２５を形成する。その後、エミッタ電極表
面を覆うようにシリコン酸化膜や窒化膜などの絶縁膜２
０を形成する。そしてソ−ス／ドレイン領域７、１０、
外部ベ−ス引出し電極２４、コレクタ拡散領域６及びエ
ミッタ電極２１を被覆している絶縁膜にコンタクト孔を
形成して、ＮＰＮバイポ−ラトランジスタにエミッタ配
線電極Ｅ、ベース配線電極Ｂ、コレクタ配線電極Ｃ及び
ＭＯＳトランジスタのソース／ドレイン領域７、１０に
配線電極１９を形成する（図１参照）。
領域１８上及びこの上の絶縁膜１６上に、この領域より
膜厚の多結晶ＳｉＧｅ膜２４を前述の減圧ＣＶＤ法によ
り形成し、これを外部ベ−ス引出し電極とする。この多
結晶ＳｉＧｅ膜２４にコンタクト孔を設けて絶縁膜１６
を露出させ、その後ＳｉＧｅ膜表面をシリコン酸化膜や
シリコン窒化膜などの絶縁膜１５で被覆する（図１
１）。ついで露出している絶縁膜１６をエッチング除去
して内部ベ−ス領域１８のエミッタ形成領域を開口し、
このコンタクト孔にＮ型不純物を高濃度にドープした多
結晶シリコン２１をエミッタ電極としてエミッタ形成領
域上に形成する。その後ＲＴＡにより多結晶シリコン２
１のＮ型不純物を内部ベ−ス領域１８に拡散し、ここに
エミッタ領域２５を形成する。その後、エミッタ電極表
面を覆うようにシリコン酸化膜や窒化膜などの絶縁膜２
０を形成する。そしてソ−ス／ドレイン領域７、１０、
外部ベ−ス引出し電極２４、コレクタ拡散領域６及びエ
ミッタ電極２１を被覆している絶縁膜にコンタクト孔を
形成して、ＮＰＮバイポ−ラトランジスタにエミッタ配
線電極Ｅ、ベース配線電極Ｂ、コレクタ配線電極Ｃ及び
ＭＯＳトランジスタのソース／ドレイン領域７、１０に
配線電極１９を形成する（図１参照）。
【００２１】以上ＮＰＮバイポ−ラトランジスタの内部
ベースとＭＯＳトランジスタのゲート電極を同時にＳｉ
Ｇｅ混晶で形成する例を示したが、もちろんＰＮＰバイ
ポ−ラトランジスタの内部ベースとＭＯＳトランジスタ
のゲート電極を同時にＳｉＧｅ混晶で形成しても良い。
この場合、ゲート電極に用いる多結晶ＳｉＧｅにはＮ型
不純物がドープされている。次に、図１３乃至図１８を
参照して参考例を説明する。図１３は多結晶ＳｉＧｅ膜
のシ−ト抵抗のＳｉＧｅ膜厚依存性を示す特性図であ
り、縦軸が多結晶ＳｉＧｅ膜のシ−ト抵抗で、横軸が多
結晶ＳｉＧｅ膜厚を示す。図に示すように、シ−ト抵抗
は、膜厚が一定の場合、ボロンなどの不純物の濃度が高
くなると小さくなる。直線Ｄ1 は、ボロン濃度が１×１
０19ｃｍ-3の多結晶ＳｉＧｅ膜、直線Ｄ2 は、ボロン濃
度が１×１０20ｃｍ-3の多結晶ＳｉＧｅ膜及び直線Ｄ3
は、ボロン濃度が１×１０21ｃｍ-3の多結晶ＳｉＧｅ膜
の特性をそれぞれ示している。また、膜厚が薄くなると
このシ−ト抵抗は大きくなる。前実施例ではＭＯＳトラ
ンジスタのゲ−ト電極とバイポ−ラトランジスタの内部
ゲ−ト電極を同じ材料で形成し、その製造工程を簡略化
している。しかし、ゲ−ト電極は、その膜厚が薄いと図
示の様にゲ−ト抵抗が高くなるので、薄くするとＭＯＳ
トランジスタの性能が低下する。
ベースとＭＯＳトランジスタのゲート電極を同時にＳｉ
Ｇｅ混晶で形成する例を示したが、もちろんＰＮＰバイ
ポ−ラトランジスタの内部ベースとＭＯＳトランジスタ
のゲート電極を同時にＳｉＧｅ混晶で形成しても良い。
この場合、ゲート電極に用いる多結晶ＳｉＧｅにはＮ型
不純物がドープされている。次に、図１３乃至図１８を
参照して参考例を説明する。図１３は多結晶ＳｉＧｅ膜
のシ−ト抵抗のＳｉＧｅ膜厚依存性を示す特性図であ
り、縦軸が多結晶ＳｉＧｅ膜のシ−ト抵抗で、横軸が多
結晶ＳｉＧｅ膜厚を示す。図に示すように、シ−ト抵抗
は、膜厚が一定の場合、ボロンなどの不純物の濃度が高
くなると小さくなる。直線Ｄ1 は、ボロン濃度が１×１
０19ｃｍ-3の多結晶ＳｉＧｅ膜、直線Ｄ2 は、ボロン濃
度が１×１０20ｃｍ-3の多結晶ＳｉＧｅ膜及び直線Ｄ3
は、ボロン濃度が１×１０21ｃｍ-3の多結晶ＳｉＧｅ膜
の特性をそれぞれ示している。また、膜厚が薄くなると
このシ−ト抵抗は大きくなる。前実施例ではＭＯＳトラ
ンジスタのゲ−ト電極とバイポ−ラトランジスタの内部
ゲ−ト電極を同じ材料で形成し、その製造工程を簡略化
している。しかし、ゲ−ト電極は、その膜厚が薄いと図
示の様にゲ−ト抵抗が高くなるので、薄くするとＭＯＳ
トランジスタの性能が低下する。
【００２２】一方、バイポ−ラトランジスタは、ベ−ス
幅（すなわち、この実施例の内部ベ−ス領域１８の膜
厚）の２乗に比例して高速動作が実施される。つまり膜
厚が薄いほど高速化がはかれるので有利になっている。
この様に、厚さに関して相反する影響を受けるので、前
実施例のように同じＳｉＧｅ膜を用いることは、どちら
かがその犠牲になって好ましくない。そこで、この実施
例では、同じＳｉＧｅを材料にするゲ−ト電極及び内部
ベ−ス領域であっても異なる成長膜を用いてこの問題を
解決している。まず、ここで用いる基板及び素子分離構
造は、前実施例と全く同じものであるので、図７まで
は、共通の図で説明される。内部ベース用ＳｉＧｅ成長
層１８をバイポーラ素子領域に形成する。このＳｉＧｅ
成長層１８は半導体基板上では、単結晶になっている
が、浅いトレンチ型素子分離絶縁膜３の上にある部分
は、多結晶になっている。このときの膜厚および不純物
濃度は、第１の実施例と同様である（図１４）。その
後、ゲート絶縁膜１２を半導体基板のＮＭＯＳ領域とＰ
ＭＯＳ領域上に形成し、内部ベース保護用絶縁膜１６を
内部ベ−ス領域１８上及びコレクタ拡散領域６上に形成
する。
幅（すなわち、この実施例の内部ベ−ス領域１８の膜
厚）の２乗に比例して高速動作が実施される。つまり膜
厚が薄いほど高速化がはかれるので有利になっている。
この様に、厚さに関して相反する影響を受けるので、前
実施例のように同じＳｉＧｅ膜を用いることは、どちら
かがその犠牲になって好ましくない。そこで、この実施
例では、同じＳｉＧｅを材料にするゲ−ト電極及び内部
ベ−ス領域であっても異なる成長膜を用いてこの問題を
解決している。まず、ここで用いる基板及び素子分離構
造は、前実施例と全く同じものであるので、図７まで
は、共通の図で説明される。内部ベース用ＳｉＧｅ成長
層１８をバイポーラ素子領域に形成する。このＳｉＧｅ
成長層１８は半導体基板上では、単結晶になっている
が、浅いトレンチ型素子分離絶縁膜３の上にある部分
は、多結晶になっている。このときの膜厚および不純物
濃度は、第１の実施例と同様である（図１４）。その
後、ゲート絶縁膜１２を半導体基板のＮＭＯＳ領域とＰ
ＭＯＳ領域上に形成し、内部ベース保護用絶縁膜１６を
内部ベ−ス領域１８上及びコレクタ拡散領域６上に形成
する。
【００２３】つぎに、この内部ベース用ＳｉＧｅ成長層
１８と接触するように、その上にＰ型不純物を１×１０
20ｃｍ-3以上含む多結晶ＳｉＧｅ層２６を半導体基板全
面に成長層１８より膜厚に成長させる（図１５）。この
多結晶ＳｉＧｅ層２６は、フォトリソグラフィ技術を用
いてパタ−ニングされ、ＮＭＯＳトランジスタ及びＰＭ
ＯＳトランジスタのゲート電極２７とバイポーラトラン
ジスタの外部ベース引出し電極２４が形成される。その
後、前記実施例と同様な方法で両ＭＯＳトランジスタの
ソ−ス／ドレイン領域７、１０にＮ−領域１１、１３を
取付けてＬＤＤ構造を形成する。また、ゲ−ト電極の側
壁には、例えば、シリコン酸化膜や窒化膜などの絶縁膜
９を形成する。外部ベ−ス引出し電極２４には、エミッ
タに対するコンタクト孔を形成して絶縁膜１６を露出さ
せる（図１６）。その後、ＭＯＳ領域にシリコン酸化膜
などの絶縁膜１４及びコンタクト孔を含む外部ベ−ス引
出し電極２４表面にシリコン酸化膜などの絶縁膜１５を
形成する（図１７）。ついで露出している絶縁膜１６を
エッチング除去して内部ベ−ス領域１８のエミッタ形成
領域を開口し、このコンタクト孔にＮ型不純物を高濃度
にドープした多結晶シリコン２１をエミッタ電極として
エミッタ形成領域上に形成する。その後ＲＴＡにより多
結晶シリコン２１のＮ型不純物を内部ベ−ス領域１８に
拡散しここにエミッタ領域２５を形成する（図２参
照）。
１８と接触するように、その上にＰ型不純物を１×１０
20ｃｍ-3以上含む多結晶ＳｉＧｅ層２６を半導体基板全
面に成長層１８より膜厚に成長させる（図１５）。この
多結晶ＳｉＧｅ層２６は、フォトリソグラフィ技術を用
いてパタ−ニングされ、ＮＭＯＳトランジスタ及びＰＭ
ＯＳトランジスタのゲート電極２７とバイポーラトラン
ジスタの外部ベース引出し電極２４が形成される。その
後、前記実施例と同様な方法で両ＭＯＳトランジスタの
ソ−ス／ドレイン領域７、１０にＮ−領域１１、１３を
取付けてＬＤＤ構造を形成する。また、ゲ−ト電極の側
壁には、例えば、シリコン酸化膜や窒化膜などの絶縁膜
９を形成する。外部ベ−ス引出し電極２４には、エミッ
タに対するコンタクト孔を形成して絶縁膜１６を露出さ
せる（図１６）。その後、ＭＯＳ領域にシリコン酸化膜
などの絶縁膜１４及びコンタクト孔を含む外部ベ−ス引
出し電極２４表面にシリコン酸化膜などの絶縁膜１５を
形成する（図１７）。ついで露出している絶縁膜１６を
エッチング除去して内部ベ−ス領域１８のエミッタ形成
領域を開口し、このコンタクト孔にＮ型不純物を高濃度
にドープした多結晶シリコン２１をエミッタ電極として
エミッタ形成領域上に形成する。その後ＲＴＡにより多
結晶シリコン２１のＮ型不純物を内部ベ−ス領域１８に
拡散しここにエミッタ領域２５を形成する（図２参
照）。
【００２４】以上ＮＰＮバイポ−ラトランジスタの内部
ベースとＭＯＳトランジスタのゲート電極を同時にＳｉ
Ｇｅ混晶で形成する例を示したが、もちろんＰＮＰバイ
ポ−ラトランジスタの内部ベースとＭＯＳトランジスタ
のゲート電極を同時にＳｉＧｅ混晶で形成しても良い。
この場合、ゲート電極に用いる多結晶ＳｉＧｅにはＮ型
不純物がドープされている。次に、図１３乃至図１８を
参照して参考例を説明する。図１３は多結晶ＳｉＧｅ膜
のシ−ト抵抗のＳｉＧｅ膜厚依存性を示す特性図であ
り、縦軸が多結晶ＳｉＧｅ膜のシ−ト抵抗で、横軸が多
結晶ＳｉＧｅ膜厚を示す。図に示すように、シ−ト抵抗
は、膜厚が一定の場合、ボロンなどの不純物の濃度が高
くなると小さくなる。直線Ｄ1 は、ボロン濃度が１×１
０19ｃｍ-3の多結晶ＳｉＧｅ膜、直線Ｄ2 は、ボロン濃
度が１×１０20ｃｍ-3の多結晶ＳｉＧｅ膜及び直線Ｄ3
は、ボロン濃度が１×１０21ｃｍ-3の多結晶ＳｉＧｅ膜
の特性をそれぞれ示している。また、膜厚が薄くなると
このシ−ト抵抗は大きくなる。前実施例ではＭＯＳトラ
ンジスタのゲ−ト電極とバイポ−ラトランジスタの内部
ゲ−ト電極を同じ材料で形成し、その製造工程を簡略化
している。しかし、ゲ−ト電極は、その膜厚が薄いと図
示の様にゲ−ト抵抗が高くなるので、薄くするとＭＯＳ
トランジスタの性能が低下する。
ベースとＭＯＳトランジスタのゲート電極を同時にＳｉ
Ｇｅ混晶で形成する例を示したが、もちろんＰＮＰバイ
ポ−ラトランジスタの内部ベースとＭＯＳトランジスタ
のゲート電極を同時にＳｉＧｅ混晶で形成しても良い。
この場合、ゲート電極に用いる多結晶ＳｉＧｅにはＮ型
不純物がドープされている。次に、図１３乃至図１８を
参照して参考例を説明する。図１３は多結晶ＳｉＧｅ膜
のシ−ト抵抗のＳｉＧｅ膜厚依存性を示す特性図であ
り、縦軸が多結晶ＳｉＧｅ膜のシ−ト抵抗で、横軸が多
結晶ＳｉＧｅ膜厚を示す。図に示すように、シ−ト抵抗
は、膜厚が一定の場合、ボロンなどの不純物の濃度が高
くなると小さくなる。直線Ｄ1 は、ボロン濃度が１×１
０19ｃｍ-3の多結晶ＳｉＧｅ膜、直線Ｄ2 は、ボロン濃
度が１×１０20ｃｍ-3の多結晶ＳｉＧｅ膜及び直線Ｄ3
は、ボロン濃度が１×１０21ｃｍ-3の多結晶ＳｉＧｅ膜
の特性をそれぞれ示している。また、膜厚が薄くなると
このシ−ト抵抗は大きくなる。前実施例ではＭＯＳトラ
ンジスタのゲ−ト電極とバイポ−ラトランジスタの内部
ゲ−ト電極を同じ材料で形成し、その製造工程を簡略化
している。しかし、ゲ−ト電極は、その膜厚が薄いと図
示の様にゲ−ト抵抗が高くなるので、薄くするとＭＯＳ
トランジスタの性能が低下する。
【００２５】Ｐウエルには、ソ−ス／ドレイン領域１０
とＬＤＤ構造のＮ−拡散領域１３が形成されたＮＭＯＳ
トランジスタを形成し、Ｎウエルには、ソ−ス／ドレイ
ン領域７とＬＤＤ構造のＮ−拡散領域１１が形成された
ＰＭＯＳトランジスタを形成する。この半導体集積回路
装置に用いられる抵抗は、例えば、ＬＯＣＯＳ法による
素子絶縁膜２８の上に形成される。そして、材料には、
ゲ−ト電極２３と同じ多結晶ＳｉＧｅを用いる。そし
て、抵抗とゲ−ト電極とは同じ成長層をパタ−ニングし
て形成される。勿論この半導体集積回路装置にバイポ−
ラトランジスタを内蔵する場合には、内部ベ−ス領域を
ゲ−ト電極や抵抗と同じ成長層からなる単結晶ＳｉＧｅ
層を利用し、外部ベ−ス引出し電極には、多結晶ＳｉＧ
ｅ層を用いることができる。この半導体基板１表面は、
シリコン酸化膜などからなる絶縁膜３１で被覆する。そ
してこの絶縁膜３１にコンタクト孔を設けてソ−ス／ド
レイン領域７、１０にＡｌなどからなる配線電極１９、
抵抗３０に接続するＡｌなどからなる配線電極３２を形
成する。抵抗の抵抗値を必要に応じて高精度に低くする
ことができる。多結晶ＳｉＧｅは、多結晶シリコンと比
べて比抵抗が１／２〜１／４と低い。
とＬＤＤ構造のＮ−拡散領域１３が形成されたＮＭＯＳ
トランジスタを形成し、Ｎウエルには、ソ−ス／ドレイ
ン領域７とＬＤＤ構造のＮ−拡散領域１１が形成された
ＰＭＯＳトランジスタを形成する。この半導体集積回路
装置に用いられる抵抗は、例えば、ＬＯＣＯＳ法による
素子絶縁膜２８の上に形成される。そして、材料には、
ゲ−ト電極２３と同じ多結晶ＳｉＧｅを用いる。そし
て、抵抗とゲ−ト電極とは同じ成長層をパタ−ニングし
て形成される。勿論この半導体集積回路装置にバイポ−
ラトランジスタを内蔵する場合には、内部ベ−ス領域を
ゲ−ト電極や抵抗と同じ成長層からなる単結晶ＳｉＧｅ
層を利用し、外部ベ−ス引出し電極には、多結晶ＳｉＧ
ｅ層を用いることができる。この半導体基板１表面は、
シリコン酸化膜などからなる絶縁膜３１で被覆する。そ
してこの絶縁膜３１にコンタクト孔を設けてソ−ス／ド
レイン領域７、１０にＡｌなどからなる配線電極１９、
抵抗３０に接続するＡｌなどからなる配線電極３２を形
成する。抵抗の抵抗値を必要に応じて高精度に低くする
ことができる。多結晶ＳｉＧｅは、多結晶シリコンと比
べて比抵抗が１／２〜１／４と低い。
【００２６】以上、実施例において説明したＭＯＳトラ
ンジスタは、いずれもゲ−ト電極に多結晶ＳｉＧｅを用
いているが、この多結晶ＳｉＧｅ膜にＷやＴｉのような
高融点金属などのシリサイド膜を積層して抵抗値を調整
した複合膜をゲ−ト電極とする事もできる。抵抗値を更
に下げることができるので、高速動作を高めた半導体集
積回路装置を形成することができる。
ンジスタは、いずれもゲ−ト電極に多結晶ＳｉＧｅを用
いているが、この多結晶ＳｉＧｅ膜にＷやＴｉのような
高融点金属などのシリサイド膜を積層して抵抗値を調整
した複合膜をゲ−ト電極とする事もできる。抵抗値を更
に下げることができるので、高速動作を高めた半導体集
積回路装置を形成することができる。
【００２７】
【発明の効果】以上のような構成により、多結晶ＳｉＧ
ｅは、多結晶シリコンと比べて、低温で成長させても不
純物の活性化率が高く比抵抗も低い。そして、ＳｉＧｅ
成長層をＭＯＳトランジスタのゲート電極やバイポ−ラ
トランジスタのベ−ス引出し電極に用いることにより、
寄生抵抗が低減でき、半導体集積回路装置の高速化が可
能になる。また、従来の多結晶シリコンプロセスのよう
な高温アニールを必要としないので、プロセスの自由度
が広がると同時に半導体集積回路装置の製造プロセスを
短縮化できる。
ｅは、多結晶シリコンと比べて、低温で成長させても不
純物の活性化率が高く比抵抗も低い。そして、ＳｉＧｅ
成長層をＭＯＳトランジスタのゲート電極やバイポ−ラ
トランジスタのベ−ス引出し電極に用いることにより、
寄生抵抗が低減でき、半導体集積回路装置の高速化が可
能になる。また、従来の多結晶シリコンプロセスのよう
な高温アニールを必要としないので、プロセスの自由度
が広がると同時に半導体集積回路装置の製造プロセスを
短縮化できる。
【図１】本発明の第１の実施例の半導体集積回路装置の
断面図。
断面図。
【図２】図１の半導体集積回路装置の拡大部分断面図。
【図３】本発明のＳｉＧｅ成長層の比抵抗のＧｅ含有率
依存性を示す特性図。
依存性を示す特性図。
【図４】本発明のＳｉＧｅ成長層の比抵抗の不純物量依
存性を示す特性図。
存性を示す特性図。
【図５】本発明のＳｉＧｅ成長層の臨界膜厚のＧｅ含有
率依存性およびミスフィット率を示す特性図。
率依存性およびミスフィット率を示す特性図。
【図６】本発明のＳｉＧｅ成長層の不純物活性化率及び
ホ−ル易動度のＧｅ含有率依存性を示す特性図。
ホ−ル易動度のＧｅ含有率依存性を示す特性図。
【図７】第１の実施例の半導体集積回路装置の製造工程
断面図。
断面図。
【図８】第１の実施例の半導体集積回路装置の製造工程
断面図。
断面図。
【図９】第１の実施例の半導体集積回路装置の製造工程
断面図。
断面図。
【図１０】第１の実施例の半導体集積回路装置の製造工
程断面図。
程断面図。
【図１１】第１の実施例の半導体集積回路装置の製造工
程断面図。
程断面図。
【図１２】本発明のＳｉＧｅ成長層の比抵抗の熱処理温
度依存性を示す特性図。
度依存性を示す特性図。
【図１３】本発明の多結晶ＳｉＧｅ層のシ−ト抵抗の多
結晶ＳｉＧｅ膜厚依存性を示す特性図。
結晶ＳｉＧｅ膜厚依存性を示す特性図。
【図１４】参考例の半導体集積回路装置の製造工程断面
図。
図。
【図１５】参考例の半導体集積回路装置の製造工程断面
図。
図。
【図１６】参考例の半導体集積回路装置の製造工程断面
図。
図。
【図１７】参考例の半導体集積回路装置の製造工程断面
図。
図。
【図１８】参考例の半導体集積回路装置の断面図。
【図１９】参考例の半導体集積回路装置の断面図。
【図２０】従来の半導体集積回路装置の製造工程断面
図。
図。
【図２１】従来の半導体集積回路装置の製造工程断面
図。
図。
【図２２】従来の半導体集積回路装置の断面図。
１ シリコン半導体基板 ２ 深いトレンチ型素子分離絶縁膜 ３ 浅いトレンチ型素子分離絶縁膜 ４ Ｎ＋埋込み領域 ５ Ｐ型エピタキシャル成長層 ６ コレクタ拡散領域 ７ Ｐ＋ソ−ス／ドレイン領域 ８ ゲート電極 ９ 側壁絶縁膜 １０ Ｎ＋ソ−ス／ドレイン領域 １１ Ｐ−拡散領域 １２ ゲート絶縁膜 １３ Ｎ−拡散領域 １４、１５、１６、２０、３１ 絶縁膜 １７ 外部ベース引出し電極 １８ ＳｉＧｅ内部ベース領域 １９、３２ 金属配線電極 ２１ エミッタ電極（多結晶シリコ
ン） ２２、２６ ＳｉＧｅ成長層 ２３、２７ ゲ−ト電極（多結晶ＳｉＧ
ｅ） ２４ 外部ベ−ス引出し電極 ２５ エミッタ領域 ２８ ＬＯＣＯＳ型素子分離絶縁膜 ３０ ＳｉＧｅ抵抗
ン） ２２、２６ ＳｉＧｅ成長層 ２３、２７ ゲ−ト電極（多結晶ＳｉＧ
ｅ） ２４ 外部ベ−ス引出し電極 ２５ エミッタ領域 ２８ ＬＯＣＯＳ型素子分離絶縁膜 ３０ ＳｉＧｅ抵抗
Claims (1)
- 【請求項１】 半導体基板のＭＯＳ型電界効果トランジ
スタ形成領域上にゲ−ト絶縁膜を形成する工程と、 半導体基板全面にＳｉＧｅ層を成長させ、このＳｉＧｅ
層の前記ゲ−ト絶縁膜上の部分を多結晶ＳｉＧｅにし、
前記半導体基板のバイポ−ラトランジスタ形成領域上の
前記半導体基板が露出している部分の前記ＳｉＧｅ層を
単結晶ＳｉＧｅにする工程と、 前記ＳｉＧｅ層を選択的にエッチングして、前記ＭＯＳ
型電界効果トランジスタ形成領域上にゲ−ト絶縁膜とそ
の上の多結晶ＳｉＧｅゲ−ト電極を形成し、前記バイポ
−ラトランジスタ形成領域上の前記半導体基板が露出し
ている部分に単結晶ＳｉＧｅベ−ス領域を形成する工程
と、 前記ＭＯＳ型電界効果トランジスタ形成領域にソ−ス／
ドレイン領域を形成する工程と、 前記単結晶ＳｉＧｅベ−ス領域上に、これに接して多結
晶ＳｉＧｅ層の外部ベ−ス引出し電極を形成する工程
と、 前記単結晶ＳｉＧｅベ−ス領域の表面領域に不純物を拡
散してエミッタ領域を形成する工程とを備えていること
を特徴とする半導体集積回路装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4238930A JP2740087B2 (ja) | 1992-08-15 | 1992-08-15 | 半導体集積回路装置の製造方法 |
| US08/104,907 US5356821A (en) | 1992-08-15 | 1993-08-12 | Method for manufacturing semiconductor integrated circuit device |
| KR1019930015758A KR0180247B1 (en) | 1992-08-15 | 1993-08-14 | Method for manufacturing semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4238930A JP2740087B2 (ja) | 1992-08-15 | 1992-08-15 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0669434A JPH0669434A (ja) | 1994-03-11 |
| JP2740087B2 true JP2740087B2 (ja) | 1998-04-15 |
Family
ID=17037396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4238930A Expired - Fee Related JP2740087B2 (ja) | 1992-08-15 | 1992-08-15 | 半導体集積回路装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5356821A (ja) |
| JP (1) | JP2740087B2 (ja) |
| KR (1) | KR0180247B1 (ja) |
Families Citing this family (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3132101B2 (ja) * | 1991-11-20 | 2001-02-05 | 日本電気株式会社 | 半導体装置の製造方法 |
| EP0616370B1 (en) * | 1993-03-16 | 2004-06-09 | Canon Kabushiki Kaisha | Semiconductor device comprising a lateral bipolar transistor including SiGe and method of manufacturing the same |
| JP2526786B2 (ja) * | 1993-05-22 | 1996-08-21 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| KR0137974B1 (ko) * | 1994-01-19 | 1998-06-15 | 김주용 | 반도체 장치 및 그 제조방법 |
| KR0131723B1 (ko) * | 1994-06-08 | 1998-04-14 | 김주용 | 반도체소자 및 그 제조방법 |
| DE4445346C2 (de) * | 1994-12-19 | 2001-08-23 | Korea Electronics Telecomm | Verfahren zur Herstellung eines Heteroübergang-Bipolartransistors |
| US5620907A (en) * | 1995-04-10 | 1997-04-15 | Lucent Technologies Inc. | Method for making a heterojunction bipolar transistor |
| US5753956A (en) * | 1996-01-11 | 1998-05-19 | Micron Technology, Inc. | Semiconductor processing methods of forming complementary metal oxide semiconductor memory and other circuitry, and memory and other circuitry |
| US6271070B2 (en) * | 1997-12-25 | 2001-08-07 | Matsushita Electronics Corporation | Method of manufacturing semiconductor device |
| JP3616514B2 (ja) | 1998-11-17 | 2005-02-02 | 株式会社東芝 | 半導体集積回路及びその製造方法 |
| CN1215569C (zh) * | 1999-03-15 | 2005-08-17 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
| US6448124B1 (en) | 1999-11-12 | 2002-09-10 | International Business Machines Corporation | Method for epitaxial bipolar BiCMOS |
| JP4056195B2 (ja) * | 2000-03-30 | 2008-03-05 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| US6429061B1 (en) * | 2000-07-26 | 2002-08-06 | International Business Machines Corporation | Method to fabricate a strained Si CMOS structure using selective epitaxial deposition of Si after device isolation formation |
| JP2002043566A (ja) * | 2000-07-27 | 2002-02-08 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US6891235B1 (en) * | 2000-11-15 | 2005-05-10 | International Business Machines Corporation | FET with T-shaped gate |
| US6600199B2 (en) * | 2000-12-29 | 2003-07-29 | International Business Machines Corporation | Deep trench-buried layer array and integrated device structures for noise isolation and latch up immunity |
| US6674102B2 (en) | 2001-01-25 | 2004-01-06 | International Business Machines Corporation | Sti pull-down to control SiGe facet growth |
| KR100402381B1 (ko) * | 2001-02-09 | 2003-10-17 | 삼성전자주식회사 | 게르마늄 함유 폴리실리콘 게이트를 가지는 씨모스형반도체 장치 및 그 형성방법 |
| US7026219B2 (en) * | 2001-02-12 | 2006-04-11 | Asm America, Inc. | Integration of high k gate dielectric |
| KR101050377B1 (ko) * | 2001-02-12 | 2011-07-20 | 에이에스엠 아메리카, 인코포레이티드 | 반도체 박막 증착을 위한 개선된 공정 |
| US20050145959A1 (en) * | 2001-03-15 | 2005-07-07 | Leonard Forbes | Technique to mitigate short channel effects with vertical gate transistor with different gate materials |
| US6734510B2 (en) * | 2001-03-15 | 2004-05-11 | Micron Technology, Ing. | Technique to mitigate short channel effects with vertical gate transistor with different gate materials |
| SE0103036D0 (sv) * | 2001-05-04 | 2001-09-13 | Ericsson Telefon Ab L M | Semiconductor process and integrated circuit |
| JP4499967B2 (ja) * | 2001-09-18 | 2010-07-14 | セイコーインスツル株式会社 | 半導体集積回路の製造方法 |
| US6515335B1 (en) * | 2002-01-04 | 2003-02-04 | International Business Machines Corporation | Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same |
| JP2003209186A (ja) * | 2002-01-15 | 2003-07-25 | Seiko Epson Corp | 半導体装置 |
| JP3719998B2 (ja) * | 2002-04-01 | 2005-11-24 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| DE10220578A1 (de) * | 2002-05-08 | 2003-11-27 | Infineon Technologies Ag | Bipolartransistor |
| US7297641B2 (en) * | 2002-07-19 | 2007-11-20 | Asm America, Inc. | Method to form ultra high quality silicon-containing compound layers |
| US7294582B2 (en) * | 2002-07-19 | 2007-11-13 | Asm International, N.V. | Low temperature silicon compound deposition |
| US7186630B2 (en) | 2002-08-14 | 2007-03-06 | Asm America, Inc. | Deposition of amorphous silicon-containing films |
| JP2004111479A (ja) * | 2002-09-13 | 2004-04-08 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6838695B2 (en) * | 2002-11-25 | 2005-01-04 | International Business Machines Corporation | CMOS device structure with improved PFET gate electrode |
| US7009291B2 (en) * | 2002-12-25 | 2006-03-07 | Denso Corporation | Semiconductor module and semiconductor device |
| KR100486304B1 (ko) * | 2003-02-07 | 2005-04-29 | 삼성전자주식회사 | 자기정렬을 이용한 바이씨모스 제조방법 |
| US7026690B2 (en) * | 2003-02-12 | 2006-04-11 | Micron Technology, Inc. | Memory devices and electronic systems comprising integrated bipolar and FET devices |
| US6872608B1 (en) | 2003-10-30 | 2005-03-29 | Chartered Semiconductor Manufacturing Ltd. | Method to selectively form poly SiGe P type electrode and polysilicon N type electrode through planarization |
| US7101746B2 (en) * | 2003-11-05 | 2006-09-05 | Chartered Semiconductor Manufacturing Ltd. | Method to lower work function of gate electrode through Ge implantation |
| US7129488B2 (en) * | 2003-12-23 | 2006-10-31 | Sharp Laboratories Of America, Inc. | Surface-normal optical path structure for infrared photodetection |
| US7629270B2 (en) * | 2004-08-27 | 2009-12-08 | Asm America, Inc. | Remote plasma activated nitridation |
| US7966969B2 (en) | 2004-09-22 | 2011-06-28 | Asm International N.V. | Deposition of TiN films in a batch reactor |
| US7629267B2 (en) * | 2005-03-07 | 2009-12-08 | Asm International N.V. | High stress nitride film and method for formation thereof |
| US20060205138A1 (en) * | 2005-03-14 | 2006-09-14 | Chartered Semiconductor Manufacturing Ltd. | Method to selectively form SiGe P type electrode and polysilicon N type electrode through planarization |
| JP2007129085A (ja) * | 2005-11-04 | 2007-05-24 | Texas Instr Japan Ltd | 半導体装置及びその製造方法 |
| WO2007075369A1 (en) * | 2005-12-16 | 2007-07-05 | Asm International N.V. | Low temperature doped silicon layer formation |
| KR100661724B1 (ko) * | 2005-12-28 | 2006-12-26 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| US7772060B2 (en) * | 2006-06-21 | 2010-08-10 | Texas Instruments Deutschland Gmbh | Integrated SiGe NMOS and PMOS transistors |
| US7691757B2 (en) | 2006-06-22 | 2010-04-06 | Asm International N.V. | Deposition of complex nitride films |
| US7666774B2 (en) * | 2007-01-23 | 2010-02-23 | International Business Machines Corporation | CMOS structure including dual metal containing composite gates |
| US7629256B2 (en) | 2007-05-14 | 2009-12-08 | Asm International N.V. | In situ silicon and titanium nitride deposition |
| US7947552B2 (en) * | 2008-04-21 | 2011-05-24 | Infineon Technologies Ag | Process for the simultaneous deposition of crystalline and amorphous layers with doping |
| JP2010010456A (ja) * | 2008-06-27 | 2010-01-14 | Panasonic Corp | 半導体装置 |
| US7833906B2 (en) | 2008-12-11 | 2010-11-16 | Asm International N.V. | Titanium silicon nitride deposition |
| JP5677385B2 (ja) | 2012-08-24 | 2015-02-25 | 株式会社東芝 | フォノン誘導放出装置 |
| US10290631B2 (en) * | 2017-05-05 | 2019-05-14 | Newport Fab, Llc | Linearity and lateral isolation in a BiCMOS process through counter-doping of epitaxial silicon region |
| US10319716B2 (en) | 2017-05-05 | 2019-06-11 | Newport Fab, Llc | Substrate isolation for low-loss radio frequency (RF) circuits |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63304657A (ja) * | 1987-06-04 | 1988-12-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS645463A (en) * | 1987-06-30 | 1989-01-10 | Echigo Seika Kk | Production of packaged round mirror-shaped rice cake offered to deity |
| US5059544A (en) * | 1988-07-14 | 1991-10-22 | International Business Machines Corp. | Method of forming bipolar transistor having self-aligned emitter-base using selective and non-selective epitaxy |
| JP2866389B2 (ja) * | 1989-03-20 | 1999-03-08 | 株式会社日立製作所 | 半導体集積回路装置 |
| JPH03184376A (ja) * | 1989-12-13 | 1991-08-12 | Canon Inc | ヘテロ接合バイポーラトランジスタの製造方法 |
| DE4102888A1 (de) * | 1990-01-31 | 1991-08-01 | Toshiba Kawasaki Kk | Verfahren zur herstellung eines miniaturisierten heterouebergang-bipolartransistors |
| JP2876866B2 (ja) * | 1992-02-19 | 1999-03-31 | 日本電気株式会社 | 半導体装置 |
-
1992
- 1992-08-15 JP JP4238930A patent/JP2740087B2/ja not_active Expired - Fee Related
-
1993
- 1993-08-12 US US08/104,907 patent/US5356821A/en not_active Expired - Lifetime
- 1993-08-14 KR KR1019930015758A patent/KR0180247B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940004804A (ko) | 1994-03-16 |
| US5356821A (en) | 1994-10-18 |
| JPH0669434A (ja) | 1994-03-11 |
| KR0180247B1 (en) | 1999-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2740087B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2855908B2 (ja) | 半導体装置及びその製造方法 | |
| US5930635A (en) | Complementary Si/SiGe heterojunction bipolar technology | |
| US6780725B2 (en) | Method for forming a semiconductor device including forming vertical npn and pnp transistors by exposing the epitaxial layer, forming a monocrystal layer and adjusting the impurity concentration in the epitaxial layer | |
| US5846867A (en) | Method of producing Si-Ge base heterojunction bipolar device | |
| WO2001004960A1 (fr) | Dispositif semi-conducteur et procede de fabrication correspondant | |
| US5633179A (en) | Method of forming silicon/silicon-germanium heterojunction bipolar transistor | |
| US6043552A (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| JPH11163343A (ja) | 半導体装置およびその製造方法 | |
| JPH04330730A (ja) | 半導体装置及びその製造方法 | |
| JPH0828379B2 (ja) | 半導体装置の製造方法 | |
| JP3033155B2 (ja) | 半導体装置の製造方法 | |
| JP2985824B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08203833A (ja) | 半導体装置の製造方法 | |
| JP2004079726A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3456864B2 (ja) | 半導体装置及びその製造方法 | |
| US5175117A (en) | Method for making buried isolation | |
| JP2002026027A (ja) | 半導体装置及びその製造方法 | |
| JPH04312927A (ja) | 半導体装置，およびその製造方法 | |
| JP2003151985A (ja) | 半導体装置及びその製造方法 | |
| KR100216510B1 (ko) | 트렌치를 이용한 바이폴라 트랜지스터의 컬렉터 형성방법 | |
| JP3408517B2 (ja) | 半導体装置の製造方法 | |
| JP3279515B2 (ja) | 半導体装置及びその製造方法 | |
| JPWO2004064161A1 (ja) | 半導体集積回路の製造方法および半導体集積回路 | |
| EP0224712A3 (en) | Integrated device comprising bipolar and complementary metal oxide semiconductor transistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080123 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |