JP2003282585A - バイポーラトランジスタおよびその製造方法 - Google Patents
バイポーラトランジスタおよびその製造方法Info
- Publication number
- JP2003282585A JP2003282585A JP2002089587A JP2002089587A JP2003282585A JP 2003282585 A JP2003282585 A JP 2003282585A JP 2002089587 A JP2002089587 A JP 2002089587A JP 2002089587 A JP2002089587 A JP 2002089587A JP 2003282585 A JP2003282585 A JP 2003282585A
- Authority
- JP
- Japan
- Prior art keywords
- mesa
- collector
- film
- layer
- iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 238000000034 method Methods 0.000 title description 14
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 239000004065 semiconductor Substances 0.000 claims description 52
- 239000013078 crystal Substances 0.000 claims description 30
- 150000001875 compounds Chemical class 0.000 claims description 21
- 238000001039 wet etching Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 description 50
- 239000010931 gold Substances 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 16
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 11
- 239000000243 solution Substances 0.000 description 10
- 239000010936 titanium Substances 0.000 description 10
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 3
- 240000002329 Inga feuillei Species 0.000 description 3
- 230000001154 acute effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 239000011259 mixed solution Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 238000001771 vacuum deposition Methods 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- HJUGFYREWKUQJT-UHFFFAOYSA-N tetrabromomethane Chemical compound BrC(Br)(Br)Br HJUGFYREWKUQJT-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- PHLXSNIEQIKENK-UHFFFAOYSA-N 2-[[2-[5-methyl-3-(trifluoromethyl)pyrazol-1-yl]acetyl]amino]-4,5,6,7-tetrahydro-1-benzothiophene-3-carboxamide Chemical compound CC1=CC(C(F)(F)F)=NN1CC(=O)NC1=C(C(N)=O)C(CCCC2)=C2S1 PHLXSNIEQIKENK-UHFFFAOYSA-N 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 241000700560 Molluscum contagiosum virus Species 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 101100230601 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) HBT1 gene Proteins 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- HQWPLXHWEZZGKY-UHFFFAOYSA-N diethylzinc Chemical compound CC[Zn]CC HQWPLXHWEZZGKY-UHFFFAOYSA-N 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 引き出し配線の断線に伴う不具合を低減でき
る構造を有するバイポーラトランジスタを提供する。 【解決手段】 ＨＢＴ１は、基板２と、基板２の(１０
０)面上に形成されたサブコレクタメサ３と、サブコレ
クタメサ３上に形成された主要部メサ１０と、主要部メ
サ１０上に形成されたエミッタコンタクトメサ７とを有
する。また、ＨＢＴ１は、コレクタ電極２３と、コレク
タ電極２３に接続する引き出し配線３３とが設けられて
いる。サブコレクタメサ３の縁部にある段差部Ｓの側面
は、基板２の主面とに対して９０°以上の角度θで傾斜
している。したがって、サブコレクタメサ３上に設けら
れる引き出し配線３３は、この段差部Ｓでは鈍角状に折
れ曲がることとなる。故に、引き出し配線３３の断線を
抑制することができる。
る構造を有するバイポーラトランジスタを提供する。 【解決手段】 ＨＢＴ１は、基板２と、基板２の(１０
０)面上に形成されたサブコレクタメサ３と、サブコレ
クタメサ３上に形成された主要部メサ１０と、主要部メ
サ１０上に形成されたエミッタコンタクトメサ７とを有
する。また、ＨＢＴ１は、コレクタ電極２３と、コレク
タ電極２３に接続する引き出し配線３３とが設けられて
いる。サブコレクタメサ３の縁部にある段差部Ｓの側面
は、基板２の主面とに対して９０°以上の角度θで傾斜
している。したがって、サブコレクタメサ３上に設けら
れる引き出し配線３３は、この段差部Ｓでは鈍角状に折
れ曲がることとなる。故に、引き出し配線３３の断線を
抑制することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、III−Ｖ族化合物
半導体で形成されたバイポーラトランジスタおよびその
製造方法に関する。
半導体で形成されたバイポーラトランジスタおよびその
製造方法に関する。
【０００２】
【従来の技術】ヘテロ接合バイポーラトランジスタ(Het
ero-junction Bipolar Transistor：ＨＢＴ)は、電流利
得が高く、且つ高周波特性に優れるため、高速光通信シ
ステムの送受信器用の増幅器として利用されるようにな
りつつある。ＨＢＴでは、エミッタ領域がベース領域よ
りも大きいエネルギーバンドギャップ(Ｅｇ)を有するた
め、ベース領域のキャリア濃度を高くしてもエミッタ注
入効率が高く維持される。そのため、ＨＢＴは優れた高
周波特性を示すこととなる。
ero-junction Bipolar Transistor：ＨＢＴ)は、電流利
得が高く、且つ高周波特性に優れるため、高速光通信シ
ステムの送受信器用の増幅器として利用されるようにな
りつつある。ＨＢＴでは、エミッタ領域がベース領域よ
りも大きいエネルギーバンドギャップ(Ｅｇ)を有するた
め、ベース領域のキャリア濃度を高くしてもエミッタ注
入効率が高く維持される。そのため、ＨＢＴは優れた高
周波特性を示すこととなる。
【０００３】
【発明が解決しようとする課題】しかし、高周波特性を
更に向上するためには解決すべき種々の課題があり、そ
の一つにベース・コレクタ間容量がある。ベース・コレ
クタ間の容量が高いと、高周波特性が悪化してしまう。
この容量を低減できる構造として、コレクタ層に接続す
る低抵抗サブコレクタメサを備えたＨＢＴが知られてい
る。このような構成とすれば、コレクタ電極をサブコレ
クタメサ上に形成できるため、コレクタの面積を小さく
できる。よって、ベース・コレクタ間の容量が低下し、
高周波特性が向上される。
更に向上するためには解決すべき種々の課題があり、そ
の一つにベース・コレクタ間容量がある。ベース・コレ
クタ間の容量が高いと、高周波特性が悪化してしまう。
この容量を低減できる構造として、コレクタ層に接続す
る低抵抗サブコレクタメサを備えたＨＢＴが知られてい
る。このような構成とすれば、コレクタ電極をサブコレ
クタメサ上に形成できるため、コレクタの面積を小さく
できる。よって、ベース・コレクタ間の容量が低下し、
高周波特性が向上される。
【０００４】上記のようなサブコレクタメサを有するバ
イポーラトランジスタにおいては、コレクタ抵抗を低減
するため、サブコレクタメサの厚さは５００ｎｍ程度と
される。そのため、サブコレクタメサの厚さに相当する
比較的高い段差部が形成される。コレクタ電極と外部回
路を電気的に接続するための引き出し配線は、上記のよ
うな段差部上に設けられる。本発明者らの知見によれ
ば、このような引き出し配線には断線が生じる場合があ
る。
イポーラトランジスタにおいては、コレクタ抵抗を低減
するため、サブコレクタメサの厚さは５００ｎｍ程度と
される。そのため、サブコレクタメサの厚さに相当する
比較的高い段差部が形成される。コレクタ電極と外部回
路を電気的に接続するための引き出し配線は、上記のよ
うな段差部上に設けられる。本発明者らの知見によれ
ば、このような引き出し配線には断線が生じる場合があ
る。
【０００５】また、ＩｎＰ基板を用いて製造されるバイ
ポーラトランジスタでは、サブコレクタメサはＩｎＧａ
Ａｓで形成される。このとき、サブコレクタメサは、Ｉ
ｎＰ基板上にエピタキシャル成長された半導体膜がリン
酸系のエッチング液によりエッチングされて形成され
る。このエッチング液は、選択性を有するため、ＩｎＧ
ａＡｓからなるサブコレクタメサをＩｎＰ基板上に形成
する際に、好適に使用される。しかし、このエッチング
を用いると、サブコレクタメサの縁部には逆メサ状の側
面が形成される。段差が５００ｎｍ程度であり、縁部が
鋭角状に折れ曲がった段差部上に引き出し配線が設けら
れると、引き出し配線の形成時に段差部で断線が生じる
場合がある。
ポーラトランジスタでは、サブコレクタメサはＩｎＧａ
Ａｓで形成される。このとき、サブコレクタメサは、Ｉ
ｎＰ基板上にエピタキシャル成長された半導体膜がリン
酸系のエッチング液によりエッチングされて形成され
る。このエッチング液は、選択性を有するため、ＩｎＧ
ａＡｓからなるサブコレクタメサをＩｎＰ基板上に形成
する際に、好適に使用される。しかし、このエッチング
を用いると、サブコレクタメサの縁部には逆メサ状の側
面が形成される。段差が５００ｎｍ程度であり、縁部が
鋭角状に折れ曲がった段差部上に引き出し配線が設けら
れると、引き出し配線の形成時に段差部で断線が生じる
場合がある。
【０００６】そこで、本発明は、引き出し配線の断線に
伴う不具合を低減できる構造を有するバイポーラトラン
ジスタを提供することを目的とする。
伴う不具合を低減できる構造を有するバイポーラトラン
ジスタを提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明に係るバイポーラ
トランジスタは、主面を有する半導体基板と、半導体基
板の主面上に設けられるサブコレクタメサと、サブコレ
クタメサ上に設けられ、該サブコレクタメサに接続され
たコレクタ電極と、コレクタ電極に接続された配線と、
サブコレクタメサ上に設けられ、コレクタ層、ベース
層、およびエミッタ層を含む主要部メサと、を備える。
ベース層は第１のIII−Ｖ族化合物半導体から構成され
る。エミッタ層は第１のIII−Ｖ族化合物半導体よりも
エネルギーバンドギャップが大きい第２のIII−Ｖ族化
合物半導体から構成される。主要部メサは、半導体結晶
方位の〔０１１〕方向またはこれと等価な方向に沿って
伸びる側壁面を有している。上記の配線は、サブコレク
タメサの縁を通過して側壁面に交差する方向に伸びてお
り、当該縁は、主面に沿って伸びる１または複数の突起
を有する。
トランジスタは、主面を有する半導体基板と、半導体基
板の主面上に設けられるサブコレクタメサと、サブコレ
クタメサ上に設けられ、該サブコレクタメサに接続され
たコレクタ電極と、コレクタ電極に接続された配線と、
サブコレクタメサ上に設けられ、コレクタ層、ベース
層、およびエミッタ層を含む主要部メサと、を備える。
ベース層は第１のIII−Ｖ族化合物半導体から構成され
る。エミッタ層は第１のIII−Ｖ族化合物半導体よりも
エネルギーバンドギャップが大きい第２のIII−Ｖ族化
合物半導体から構成される。主要部メサは、半導体結晶
方位の〔０１１〕方向またはこれと等価な方向に沿って
伸びる側壁面を有している。上記の配線は、サブコレク
タメサの縁を通過して側壁面に交差する方向に伸びてお
り、当該縁は、主面に沿って伸びる１または複数の突起
を有する。
【０００８】上記の構成によれば、主要部メサは半導体
結晶方位の〔０１１〕方向またはこれと等価な方向に沿
って伸びる側壁を有している。コレクタ電極と接続する
配線は、この側壁と交差する方向に伸び、サブコレクタ
メサの縁を通過している。この縁は、基板の主面に沿っ
て伸びる複数の突起を有している。よって、配線は、突
起の形状に従って折れ曲がることとなる。突起の形状に
従って折れ曲がる場合には、配線の少なくとも一部が鈍
角状に折れ曲がるように配線を設けることができる。鈍
角状に折れ曲がる部分では、配線は、断線されることな
く、確実に形成される。
結晶方位の〔０１１〕方向またはこれと等価な方向に沿
って伸びる側壁を有している。コレクタ電極と接続する
配線は、この側壁と交差する方向に伸び、サブコレクタ
メサの縁を通過している。この縁は、基板の主面に沿っ
て伸びる複数の突起を有している。よって、配線は、突
起の形状に従って折れ曲がることとなる。突起の形状に
従って折れ曲がる場合には、配線の少なくとも一部が鈍
角状に折れ曲がるように配線を設けることができる。鈍
角状に折れ曲がる部分では、配線は、断線されることな
く、確実に形成される。
【０００９】複数の突起のそれぞれは複数の側面を有し
ており、複数の側面のうち少なくとも一つの側面は順メ
サ形状を有すると好適である。このようにすれば、上記
の配線は確実に鈍角状に折れ曲がる。したがって、配線
の断線を抑制できる。
ており、複数の側面のうち少なくとも一つの側面は順メ
サ形状を有すると好適である。このようにすれば、上記
の配線は確実に鈍角状に折れ曲がる。したがって、配線
の断線を抑制できる。
【００１０】複数の突起のそれぞれは複数の側面を有し
ており、複数の側面のうち少なくとも一つの側面の結晶
面方位は、（００１）面またはこれと等価な面であると
好ましい。このようにしても、配線の断線が抑制され
る。
ており、複数の側面のうち少なくとも一つの側面の結晶
面方位は、（００１）面またはこれと等価な面であると
好ましい。このようにしても、配線の断線が抑制され
る。
【００１１】また、上記の第１のIII−Ｖ族化合物半導
体はＩｎＧａＡｓであり、第２のIII−Ｖ族化合物半導
体はＩｎＰであると好ましい。さらにまた、第１のIII
−Ｖ族化合物半導体はＩｎＧａＡｓであり、第２のIII
−Ｖ族化合物半導体はＧａＩｎＡｓＰもしくはＩｎＡｌ
Ａｓであってよい。これらの組合せによれば、配線の断
線に伴う不具合が低減され、且つ高周波特性に優れるバ
イポーラトランジスタが提供される。
体はＩｎＧａＡｓであり、第２のIII−Ｖ族化合物半導
体はＩｎＰであると好ましい。さらにまた、第１のIII
−Ｖ族化合物半導体はＩｎＧａＡｓであり、第２のIII
−Ｖ族化合物半導体はＧａＩｎＡｓＰもしくはＩｎＡｌ
Ａｓであってよい。これらの組合せによれば、配線の断
線に伴う不具合が低減され、且つ高周波特性に優れるバ
イポーラトランジスタが提供される。
【００１２】本発明に係るバイポーラトランジスタの製
造方法は、半導体基板上に半導体膜を形成する工程と、
半導体膜上に、コレクタ層と、第１のIII−Ｖ族化合物
半導体から構成されるベース層と、第１のIII−Ｖ族化
合物半導体よりもエネルギーバンドギャップが大きい第
２のIII−Ｖ族化合物半導体から構成されるエミッタ層
とを含む主要部メサを形成する工程と、サブコレクタメ
サを形成するためのマスク層を半導体膜および主要メサ
部上に形成する工程と、マスク層を用いて半導体膜をウ
エットエッチングして、サブコレクタメサを形成する工
程と、を備える。上記のマスク層は、複数の辺により画
定される第１の平面領域と、３または４の辺により画定
される１または複数の第２の平面領域とを有し、第２の
平面領域の一つの辺は、第１の平面領域の一つの辺に接
している。
造方法は、半導体基板上に半導体膜を形成する工程と、
半導体膜上に、コレクタ層と、第１のIII−Ｖ族化合物
半導体から構成されるベース層と、第１のIII−Ｖ族化
合物半導体よりもエネルギーバンドギャップが大きい第
２のIII−Ｖ族化合物半導体から構成されるエミッタ層
とを含む主要部メサを形成する工程と、サブコレクタメ
サを形成するためのマスク層を半導体膜および主要メサ
部上に形成する工程と、マスク層を用いて半導体膜をウ
エットエッチングして、サブコレクタメサを形成する工
程と、を備える。上記のマスク層は、複数の辺により画
定される第１の平面領域と、３または４の辺により画定
される１または複数の第２の平面領域とを有し、第２の
平面領域の一つの辺は、第１の平面領域の一つの辺に接
している。
【００１３】この製造方法によれば、サブコレクタメサ
の縁には複数の側面が設けられ、そのうちの少なくとも
一つは基板の主面に対し、９０°以上の角度で傾斜する
こととなる。そのため、このような縁の上方に配線を設
けると、配線は鈍角状に折れ曲がることができる。した
がって、配線の断線が抑制される。
の縁には複数の側面が設けられ、そのうちの少なくとも
一つは基板の主面に対し、９０°以上の角度で傾斜する
こととなる。そのため、このような縁の上方に配線を設
けると、配線は鈍角状に折れ曲がることができる。した
がって、配線の断線が抑制される。
【００１４】
【発明の実施の形態】以下、本発明に係るバイポーラト
ランジスタの好適な実施形態について図面を参照しなが
ら説明する。本実施形態では、ＩｎＰ基板を用いて製造
されるＨＢＴについて説明する。なお、図面の説明にお
いては、同一の要素には同一の符号を付し、重複する説
明は省略する。また、図面においては、ＩｎＰ基板上に
成長される各エピタキシャル層の層厚の比率など、寸法
比率は説明のものとは必ずしも一致していない。また、
結晶面方位および結晶軸方向は、例示的に示されたもの
であり、結晶学的に等価な面方位および軸方向を含む。
ランジスタの好適な実施形態について図面を参照しなが
ら説明する。本実施形態では、ＩｎＰ基板を用いて製造
されるＨＢＴについて説明する。なお、図面の説明にお
いては、同一の要素には同一の符号を付し、重複する説
明は省略する。また、図面においては、ＩｎＰ基板上に
成長される各エピタキシャル層の層厚の比率など、寸法
比率は説明のものとは必ずしも一致していない。また、
結晶面方位および結晶軸方向は、例示的に示されたもの
であり、結晶学的に等価な面方位および軸方向を含む。
【００１５】（第１実施形態）初めに、第１実施形態に
よるＨＢＴの構成について説明する。図１は、第１実施
形態のＨＢＴの平面図である。図２(Ａ)は、図１のＩ−
Ｉ線に沿った断面を示す図である。図２(Ｂ)は、図１の
II−II線に沿った断面を示す図である。図１において、
Ｉ−Ｉ線は半導体結晶の結晶方位の〔０１−１〕方向に
沿った線であり、II−II線は半導体結晶の結晶方位の
〔０１１〕方向に沿った線である。
よるＨＢＴの構成について説明する。図１は、第１実施
形態のＨＢＴの平面図である。図２(Ａ)は、図１のＩ−
Ｉ線に沿った断面を示す図である。図２(Ｂ)は、図１の
II−II線に沿った断面を示す図である。図１において、
Ｉ−Ｉ線は半導体結晶の結晶方位の〔０１−１〕方向に
沿った線であり、II−II線は半導体結晶の結晶方位の
〔０１１〕方向に沿った線である。
【００１６】図２(Ａ)を参照すると、ＨＢＴ１は、半絶
縁性ＩｎＰから構成される基板２と、基板２の(１００)
面上に形成されたサブコレクタメサ３と、サブコレクタ
メサ３上に形成された主要部メサ１０と、主要部メサ１
０上に形成されたエミッタコンタクトメサ７とを有す
る。主要部メサ１０は、コレクタ層４、ベース層５、お
よびエミッタ層６を含んでいる。
縁性ＩｎＰから構成される基板２と、基板２の(１００)
面上に形成されたサブコレクタメサ３と、サブコレクタ
メサ３上に形成された主要部メサ１０と、主要部メサ１
０上に形成されたエミッタコンタクトメサ７とを有す
る。主要部メサ１０は、コレクタ層４、ベース層５、お
よびエミッタ層６を含んでいる。
【００１７】サブコレクタメサ３、主要部メサ１０に含
まれる各層４〜６、およびエミッタコンタクトメサ７の
材料、厚さ、添加される不純物、およびキャリア濃度
は、表１に例示する通りである。同表に示す通り、ベー
ス層５にはアクセプタ不純物として炭素(Ｃ)が添加され
ており、これを除く他の層にはドナー不純物としてシリ
コン(Ｓｉ)が添加されている。また、エミッタ層６はＩ
ｎＰからなり、これを除く他の層は、ＩｎxＧａ1-xＡｓ
半導体から成る(以下、ＩｎＧａＡｓと記す)。この半導
体のＩｎ組成比ｘはＩｎＰ基板に対して格子整合するよ
うに選択され、好ましくはｘ＝０．５３である。ここ
で、格子整合とは半導体層の格子定数と基板の格子定数
との差が概ね−０．１〜＋０．１％の場合を意味する。
まれる各層４〜６、およびエミッタコンタクトメサ７の
材料、厚さ、添加される不純物、およびキャリア濃度
は、表１に例示する通りである。同表に示す通り、ベー
ス層５にはアクセプタ不純物として炭素(Ｃ)が添加され
ており、これを除く他の層にはドナー不純物としてシリ
コン(Ｓｉ)が添加されている。また、エミッタ層６はＩ
ｎＰからなり、これを除く他の層は、ＩｎxＧａ1-xＡｓ
半導体から成る(以下、ＩｎＧａＡｓと記す)。この半導
体のＩｎ組成比ｘはＩｎＰ基板に対して格子整合するよ
うに選択され、好ましくはｘ＝０．５３である。ここ
で、格子整合とは半導体層の格子定数と基板の格子定数
との差が概ね−０．１〜＋０．１％の場合を意味する。
【表１】
【００１８】図１(Ａ)を参照すると、主要部メサ１０
は、平面形状が略長方形であり、一対の辺は結晶方位の
〔０１１〕方向に沿い、他の一対の辺は〔０１−１〕方
向に沿う。また、主要部メサ１０の面積はサブコレクタ
メサ３よりも小さく、サブコレクタメサ３は主要部メサ
１０に覆われない領域を有する。図２(Ａ)を参照する
と、主要部メサ１０は、コレクタ層４、ベース層５、お
よびエミッタ層６がこの順に積層されて形成されてい
る。
は、平面形状が略長方形であり、一対の辺は結晶方位の
〔０１１〕方向に沿い、他の一対の辺は〔０１−１〕方
向に沿う。また、主要部メサ１０の面積はサブコレクタ
メサ３よりも小さく、サブコレクタメサ３は主要部メサ
１０に覆われない領域を有する。図２(Ａ)を参照する
と、主要部メサ１０は、コレクタ層４、ベース層５、お
よびエミッタ層６がこの順に積層されて形成されてい
る。
【００１９】サブコレクタメサ３は、図１(Ａ)に示す通
り、平面形状が略矩形の第１のメサ領域３ａと、複数の
第２のメサ領域３ｂとを有する。第２のメサ領域３ｂ
は、図２(Ａ)に示す通り、基板２の主面２ａに沿って伸
びるとともに、第１のメサ領域３ａから伸びる突起を形
成している。第１のメサ領域３ａは、結晶方位の〔０１
１〕方向に沿って伸びる辺３１１，３１４と、結晶方位
の〔０１−１〕方向に沿って伸びる３１２，３１３とを
有する。第２のメサ領域３ｂは、第１のメサ領域３ａの
辺３１１に接する１つの辺３２１と、２つの辺３２２，
３２３とを有する。辺３２２，３２３の長さは、例え
ば、１μｍ以上３μｍ以下とすることができる。サブコ
レクタメサ３の厚さは、表１に示す通り、３００ｎｍ程
度である。そのため、サブコレクタメサ３の縁部には、
この程度の高さを有する段差部Ｓが形成されている(図
２(Ａ)参照)。図１(Ａ)および図２(Ｂ)から分かる通
り、２つの辺３２２，３２３に沿う側面と基板２の主面
とのなす角θは９０°以上の角度である。したがって、
サブコレクタメサ３上に設けられる絶縁膜１１，１２ば
かりでなく、絶縁膜１１，１２上に設けられる引き出し
配線３３もまた段差部Ｓ上で鈍角状に折れ曲がることと
なる。故に、引き出し配線３３の断線を抑制することが
できる。
り、平面形状が略矩形の第１のメサ領域３ａと、複数の
第２のメサ領域３ｂとを有する。第２のメサ領域３ｂ
は、図２(Ａ)に示す通り、基板２の主面２ａに沿って伸
びるとともに、第１のメサ領域３ａから伸びる突起を形
成している。第１のメサ領域３ａは、結晶方位の〔０１
１〕方向に沿って伸びる辺３１１，３１４と、結晶方位
の〔０１−１〕方向に沿って伸びる３１２，３１３とを
有する。第２のメサ領域３ｂは、第１のメサ領域３ａの
辺３１１に接する１つの辺３２１と、２つの辺３２２，
３２３とを有する。辺３２２，３２３の長さは、例え
ば、１μｍ以上３μｍ以下とすることができる。サブコ
レクタメサ３の厚さは、表１に示す通り、３００ｎｍ程
度である。そのため、サブコレクタメサ３の縁部には、
この程度の高さを有する段差部Ｓが形成されている(図
２(Ａ)参照)。図１(Ａ)および図２(Ｂ)から分かる通
り、２つの辺３２２，３２３に沿う側面と基板２の主面
とのなす角θは９０°以上の角度である。したがって、
サブコレクタメサ３上に設けられる絶縁膜１１，１２ば
かりでなく、絶縁膜１１，１２上に設けられる引き出し
配線３３もまた段差部Ｓ上で鈍角状に折れ曲がることと
なる。故に、引き出し配線３３の断線を抑制することが
できる。
【００２０】また、引き出し配線３３は、ＨＢＴ１にお
いては、第１のメサ領域３ａの幅Ｗよりも広く形成され
ている。第１のメサ領域３ａの辺３１２，３１３に沿う
側面は順メサ状に形成されているため、引き出し配線３
３は、辺３１２，３１３で鈍角状に折れ曲がることとな
る。よって、辺３１２，３１３と交差する部分における
引き出し配線３３の断線が抑制される。また、引き出し
配線３３を辺３１２または辺３１３に直交する方向にの
み伸びるように設けると、引き出し配線３３の幅が狭く
なってしまう。これに対し、ＨＢＴ１では、第１のメサ
領域３ａの辺３１１と交差する方向に引き出し配線３３
を設けることができるため、図１(Ａ)に示す通り、幅を
広くできる。そのため、引き出し配線３３の抵抗を低減
できる。また、このような方向に伸びるように引き出し
配線３３を設けることができるので、引き出し配線３３
のレイアウトの自由度を向上できる。
いては、第１のメサ領域３ａの幅Ｗよりも広く形成され
ている。第１のメサ領域３ａの辺３１２，３１３に沿う
側面は順メサ状に形成されているため、引き出し配線３
３は、辺３１２，３１３で鈍角状に折れ曲がることとな
る。よって、辺３１２，３１３と交差する部分における
引き出し配線３３の断線が抑制される。また、引き出し
配線３３を辺３１２または辺３１３に直交する方向にの
み伸びるように設けると、引き出し配線３３の幅が狭く
なってしまう。これに対し、ＨＢＴ１では、第１のメサ
領域３ａの辺３１１と交差する方向に引き出し配線３３
を設けることができるため、図１(Ａ)に示す通り、幅を
広くできる。そのため、引き出し配線３３の抵抗を低減
できる。また、このような方向に伸びるように引き出し
配線３３を設けることができるので、引き出し配線３３
のレイアウトの自由度を向上できる。
【００２１】また、サブコレクタメサ３の辺３１４に沿
って形成される側面は、図２(Ａ)に示す通り、逆メサ状
である。また、辺３１１は、第２のメサ領域３ｂが接し
ていない部分では、実際には、逆メサ状の側面を有して
いる(図示せず)。この逆メサ状の側面の上にも引き出し
配線３３が設けられており、この形状に沿って引き出し
配線３３は鋭角状に折れ曲がることとなる。このような
場合には、引き出し配線３３が断線する虞がある。しか
しながら、この部分で断線が生じたとしても、上述の通
り、第２のメサ領域３ｂ上では断線が抑制できるため、
コレクタ電極２３と引き出し配線３３との間の電気的な
接続は維持される。故に、引き出し配線の断線に伴うＨ
ＢＴ１の不具合が防止される。
って形成される側面は、図２(Ａ)に示す通り、逆メサ状
である。また、辺３１１は、第２のメサ領域３ｂが接し
ていない部分では、実際には、逆メサ状の側面を有して
いる(図示せず)。この逆メサ状の側面の上にも引き出し
配線３３が設けられており、この形状に沿って引き出し
配線３３は鋭角状に折れ曲がることとなる。このような
場合には、引き出し配線３３が断線する虞がある。しか
しながら、この部分で断線が生じたとしても、上述の通
り、第２のメサ領域３ｂ上では断線が抑制できるため、
コレクタ電極２３と引き出し配線３３との間の電気的な
接続は維持される。故に、引き出し配線の断線に伴うＨ
ＢＴ１の不具合が防止される。
【００２２】図２(Ａ)を参照すると、ＨＢＴ１は、エミ
ッタコンタクトメサ７上にエミッタ電極２１を有する。
エミッタコンタクトメサ７のキャリア濃度は１×１０19
ｃｍ -3程度であるため、エミッタコンタクトメサ７とエ
ミッタ電極２１とのオーム性接触が容易に実現される。
また、ＨＢＴ１は、エミッタ層６上にベース電極２２を
有する。後に説明するオーミック化のための熱処理の際
には、エミッタ層６は１０ｎｍ程度と薄いため、ベース
電極２２を構成する金属はエミッタ層６ばかりでなくベ
ース層５とも反応する。よって、ベース電極２２は実質
的にベース層５と電気的に接続する。
ッタコンタクトメサ７上にエミッタ電極２１を有する。
エミッタコンタクトメサ７のキャリア濃度は１×１０19
ｃｍ -3程度であるため、エミッタコンタクトメサ７とエ
ミッタ電極２１とのオーム性接触が容易に実現される。
また、ＨＢＴ１は、エミッタ層６上にベース電極２２を
有する。後に説明するオーミック化のための熱処理の際
には、エミッタ層６は１０ｎｍ程度と薄いため、ベース
電極２２を構成する金属はエミッタ層６ばかりでなくベ
ース層５とも反応する。よって、ベース電極２２は実質
的にベース層５と電気的に接続する。
【００２３】さらに、ＨＢＴ１は、サブコレクタメサ３
上にコレクタ電極２３を有する。コレクタ電極２３は、
サブコレクタメサ３上で、主要部メサ１０の結晶方位
〔０１１〕方向に沿う側壁と対面している。サブコレク
タメサ３のキャリア濃度も２×１０19ｃｍ-3程度と高い
ため、サブコレクタメサ３とコレクタ電極２３とのオー
ム性接触が容易に実現される。これらの電極２１，２
２，２３は、チタン(Ｔｉ)、白金(Ｐｔ)、Ｔｉおよび金
(Ａｕ)といった金属から構成され、その厚さは１６０ｎ
ｍ程度とすることができる。
上にコレクタ電極２３を有する。コレクタ電極２３は、
サブコレクタメサ３上で、主要部メサ１０の結晶方位
〔０１１〕方向に沿う側壁と対面している。サブコレク
タメサ３のキャリア濃度も２×１０19ｃｍ-3程度と高い
ため、サブコレクタメサ３とコレクタ電極２３とのオー
ム性接触が容易に実現される。これらの電極２１，２
２，２３は、チタン(Ｔｉ)、白金(Ｐｔ)、Ｔｉおよび金
(Ａｕ)といった金属から構成され、その厚さは１６０ｎ
ｍ程度とすることができる。
【００２４】ＨＢＴ１は、各電極２１，２２，２３の間
の絶縁と半導体層の保護とのために、絶縁膜１１、１２
を備える。絶縁膜１１，１２は窒化ケイ素(Ｓｉ3Ｎ4、
以下ＳｉＮ)から成ることができる。絶縁膜１１の厚さ
は２５０ｎｍ程度とすることができ、絶縁膜１２の厚さ
は１００ｎｍ程度とすることができる。
の絶縁と半導体層の保護とのために、絶縁膜１１、１２
を備える。絶縁膜１１，１２は窒化ケイ素(Ｓｉ3Ｎ4、
以下ＳｉＮ)から成ることができる。絶縁膜１１の厚さ
は２５０ｎｍ程度とすることができ、絶縁膜１２の厚さ
は１００ｎｍ程度とすることができる。
【００２５】上記電極２１，２２，２３の上において、
絶縁膜１１，１２に開口部、すなわち、ヴィア(Ｖｉａ)
ホール２１ａ，２２ａ，２３ａが設けられている。エミ
ッタ電極２１上には、ヴィアホール２１ａを埋めるよう
にＡｕプラグ３１ａが設けられている。Ａｕプラグ３１
ａ上に引き出し配線３１が設けられている。図１(Ａ)に
示す通り、引き出し配線３１は、結晶方位の〔０１−
１〕方向に沿って伸びる部分を有する。
絶縁膜１１，１２に開口部、すなわち、ヴィア(Ｖｉａ)
ホール２１ａ，２２ａ，２３ａが設けられている。エミ
ッタ電極２１上には、ヴィアホール２１ａを埋めるよう
にＡｕプラグ３１ａが設けられている。Ａｕプラグ３１
ａ上に引き出し配線３１が設けられている。図１(Ａ)に
示す通り、引き出し配線３１は、結晶方位の〔０１−
１〕方向に沿って伸びる部分を有する。
【００２６】また、図２(Ａ)に示す通り、ベース電極２
２上には、ヴィアホール２２ａを埋めると共にベース電
極２２と電気的に接続する引き出し配線３２が設けられ
ている。引き出し配線３２は、図１(Ａ)に示す結晶方位
の〔０１１〕方向に沿って伸びている。
２上には、ヴィアホール２２ａを埋めると共にベース電
極２２と電気的に接続する引き出し配線３２が設けられ
ている。引き出し配線３２は、図１(Ａ)に示す結晶方位
の〔０１１〕方向に沿って伸びている。
【００２７】さらに、図２(Ａ)に示す通り、コレクタ電
極２３上には、ヴィアホール２３ａを埋めると共にコレ
クタ電極２３と電気的に接続する引き出し配線３３が設
けられている。引き出し配線３３は、図１を参照する
と、結晶方位〔０１１〕方向と直交する結晶方位〔０１
−１〕方向に伸びている。また、図２(Ａ)を参照する
と、引き出し配線３３は、サブコレクタメサ３により生
じる段差部Ｓの上方に設けられている。引き出し配線３
３は、既に説明した通り、段差部Ｓ上で鈍角状に折れ曲
がっている。このため、引き出し配線３３は、段差部Ｓ
上で断線することが抑制される。なお、引き出し配線３
１，３２，３３は、Ｔｉ、Ｐｔ、およびＡｕといった金
属から構成されることができる。
極２３上には、ヴィアホール２３ａを埋めると共にコレ
クタ電極２３と電気的に接続する引き出し配線３３が設
けられている。引き出し配線３３は、図１を参照する
と、結晶方位〔０１１〕方向と直交する結晶方位〔０１
−１〕方向に伸びている。また、図２(Ａ)を参照する
と、引き出し配線３３は、サブコレクタメサ３により生
じる段差部Ｓの上方に設けられている。引き出し配線３
３は、既に説明した通り、段差部Ｓ上で鈍角状に折れ曲
がっている。このため、引き出し配線３３は、段差部Ｓ
上で断線することが抑制される。なお、引き出し配線３
１，３２，３３は、Ｔｉ、Ｐｔ、およびＡｕといった金
属から構成されることができる。
【００２８】また、ＨＢＴ１は、引き出し配線３１に接
続されたパッド(図示せず)と、引き出し配線３２に接続
されたパッド４２と、引き出し配線３３に接続されたパ
ッド４３とを有する。これらは外部回路と結線するため
に使用される。
続されたパッド(図示せず)と、引き出し配線３２に接続
されたパッド４２と、引き出し配線３３に接続されたパ
ッド４３とを有する。これらは外部回路と結線するため
に使用される。
【００２９】上述の通り、第１実施形態によるＨＢＴ１
においては、サブコレクタメサ３は、ほぼ平面形状を有
する第１のメサ領域３ａと、複数の第２のメサ領域３ｂ
を有する。第２のメサ領域３ｂの２辺３２２，３２３に
沿って形成される側面は、基板２の主面に対して鈍角を
なすように傾斜している。そのため、サブコレクタメサ
３上に形成される引き出し配線３３は、段差部Ｓ上にて
鈍角状に折れ曲がることとなる。したがって、引き出し
配線３３の断線による不具合が防止される。
においては、サブコレクタメサ３は、ほぼ平面形状を有
する第１のメサ領域３ａと、複数の第２のメサ領域３ｂ
を有する。第２のメサ領域３ｂの２辺３２２，３２３に
沿って形成される側面は、基板２の主面に対して鈍角を
なすように傾斜している。そのため、サブコレクタメサ
３上に形成される引き出し配線３３は、段差部Ｓ上にて
鈍角状に折れ曲がることとなる。したがって、引き出し
配線３３の断線による不具合が防止される。
【００３０】（第２の実施形態）続いて、第２実施形態
によるバイポーラトランジスタの製造方法を説明する。
第２の実施形態では、第１の実施形態で説明したＨＢＴ
１を製造する場合を説明する。図３(Ａ)〜(Ｃ)、図４
(Ａ)〜(Ｃ)、図５(Ａ)〜(Ｃ)、および図６(Ａ)〜(Ｃ)
は、第２実施形態による製造方法の各主要工程における
ＨＢＴの断面図である。これらの図は、第１実施形態の
ＨＢＴ１を半導体結晶方位の〔０１−１〕方向に沿って
切断した面を示す。
によるバイポーラトランジスタの製造方法を説明する。
第２の実施形態では、第１の実施形態で説明したＨＢＴ
１を製造する場合を説明する。図３(Ａ)〜(Ｃ)、図４
(Ａ)〜(Ｃ)、図５(Ａ)〜(Ｃ)、および図６(Ａ)〜(Ｃ)
は、第２実施形態による製造方法の各主要工程における
ＨＢＴの断面図である。これらの図は、第１実施形態の
ＨＢＴ１を半導体結晶方位の〔０１−１〕方向に沿って
切断した面を示す。
【００３１】（エピタキシャル成長工程）エピタキシャ
ル成長工程について説明する。先ず、半絶縁性のＩｎＰ
からなる基板２を用意する。次いで、図３(Ａ)に示す通
り、基板２の(１００)面上に、サブコレクタ膜３０、コ
レクタ膜４０、ベース膜５０、エミッタ膜６０、および
エミッタコンタクト膜７０をこの順にエピタキシャル成
長する。これらの膜のエピタキシャル成長には、有機金
属化学気相堆積(Metal Organic Chemical Vapor Deposi
tion：ＭＯＣＶＤ)法を使用できる。ＭＯＣＶＤ装置で
は、原料として、トリエチルガリウム(Triethyl Galliu
m：ＴＥＧａ)、トリメチルインジウム(Trimethyl Indiu
m：ＴＭＩｎ)、アルシン(ＡsＨ3)、およびホスフィン
(ＰＨ3)を用いることができる。また、エピタキシャル
成長される半導体層の導電型およびキャリア濃度の制御
のため、ｎ型不純物ドーピング原料としてシラン(Ｓｉ
Ｈ4)を、ｐ型不純物ドーピング原料としてジエチル亜鉛
(Diethyl Zinc：ＤＥＺｎ)または四臭化炭素(ＣＢｒ4)
を用いることができる。
ル成長工程について説明する。先ず、半絶縁性のＩｎＰ
からなる基板２を用意する。次いで、図３(Ａ)に示す通
り、基板２の(１００)面上に、サブコレクタ膜３０、コ
レクタ膜４０、ベース膜５０、エミッタ膜６０、および
エミッタコンタクト膜７０をこの順にエピタキシャル成
長する。これらの膜のエピタキシャル成長には、有機金
属化学気相堆積(Metal Organic Chemical Vapor Deposi
tion：ＭＯＣＶＤ)法を使用できる。ＭＯＣＶＤ装置で
は、原料として、トリエチルガリウム(Triethyl Galliu
m：ＴＥＧａ)、トリメチルインジウム(Trimethyl Indiu
m：ＴＭＩｎ)、アルシン(ＡsＨ3)、およびホスフィン
(ＰＨ3)を用いることができる。また、エピタキシャル
成長される半導体層の導電型およびキャリア濃度の制御
のため、ｎ型不純物ドーピング原料としてシラン(Ｓｉ
Ｈ4)を、ｐ型不純物ドーピング原料としてジエチル亜鉛
(Diethyl Zinc：ＤＥＺｎ)または四臭化炭素(ＣＢｒ4)
を用いることができる。
【００３２】これらの原料を適宜組み合わせてＭＯＣＶ
Ｄ装置のチャンバに供給し、さらに原料の供給量を適宜
調整することによって、所定の組成比およびキャリア濃
度を有する半導体層が得られる。各半導体層の成長温度
は適宜設定されて良いが、結晶性を考慮すれば、いずれ
の層についても６００℃〜７５０℃が好ましい。
Ｄ装置のチャンバに供給し、さらに原料の供給量を適宜
調整することによって、所定の組成比およびキャリア濃
度を有する半導体層が得られる。各半導体層の成長温度
は適宜設定されて良いが、結晶性を考慮すれば、いずれ
の層についても６００℃〜７５０℃が好ましい。
【００３３】ここで、サブコレクタ膜３０は、上述のサ
ブコレクタメサ３を実現するための半導体膜である。そ
のため、サブコレクタ膜３０の材料、厚さ、およびキャ
リア濃度は、図２に示すサブコレクタメサ３と同様であ
る。また、コレクタ膜４０およびコレクタ層４と、ベー
ス膜５０およびベース層５と、エミッタ膜６０およびエ
ミッタ層６と、エミッタコンタクト膜７０およびエミッ
タコンタクトメサ７についても、サブコレクタ膜３０お
よびサブコレクタメサ３と同様の関係を有する。
ブコレクタメサ３を実現するための半導体膜である。そ
のため、サブコレクタ膜３０の材料、厚さ、およびキャ
リア濃度は、図２に示すサブコレクタメサ３と同様であ
る。また、コレクタ膜４０およびコレクタ層４と、ベー
ス膜５０およびベース層５と、エミッタ膜６０およびエ
ミッタ層６と、エミッタコンタクト膜７０およびエミッ
タコンタクトメサ７についても、サブコレクタ膜３０お
よびサブコレクタメサ３と同様の関係を有する。
【００３４】（エミッタコンタクトメサ形成工程）図３
(Ｂ)を参照すると、基板２上にエミッタコンタクトメサ
７が形成されている。エミッタコンタクトメサ７は以下
のように形成される。すなわち、エミッタコンタクト膜
７０上にレジスト膜を形成する。所定のパターンを有す
るフォトマスクを用いたフォトリソグラフィにより、レ
ジスト膜に所定のパターンを形成しレジストマスクを得
る。このレジストマスクは、平面形状が略矩形の島状の
レジスト領域を有し、その矩形の一対の長辺が〔０１
１〕方向に沿って伸び、短辺が〔０１−１〕方向に沿っ
て伸びている。
(Ｂ)を参照すると、基板２上にエミッタコンタクトメサ
７が形成されている。エミッタコンタクトメサ７は以下
のように形成される。すなわち、エミッタコンタクト膜
７０上にレジスト膜を形成する。所定のパターンを有す
るフォトマスクを用いたフォトリソグラフィにより、レ
ジスト膜に所定のパターンを形成しレジストマスクを得
る。このレジストマスクは、平面形状が略矩形の島状の
レジスト領域を有し、その矩形の一対の長辺が〔０１
１〕方向に沿って伸び、短辺が〔０１−１〕方向に沿っ
て伸びている。
【００３５】次に、上記のレジストマスクが形成された
基板２をエッチング液に浸し、エミッタコンタクト膜７
０のレジストマスクが形成されていない部分を除去す
る。このとき、エッチング液としては、リン酸(Ｈ3ＰＯ
4)と過酸化水素水(Ｈ2Ｏ2)と純水(Ｈ2Ｏ)とがＨ3Ｐ
Ｏ4：Ｈ2Ｏ2：Ｈ2Ｏ＝５：１：４０の比率で混合された
混合液を用いると好ましい。この混合液は、いわゆるエ
ッチング選択性を有している。すなわち、エミッタ膜６
０(ＩｎＰ)に対するエッチング速度は、エミッタコンタ
クト膜７０(ＩｎＧａＡｓ)に対するエッチング速度より
も十分に小さい。そのため、エミッタコンタクト膜７０
がエッチングされてエミッタ膜６０が露出した後には、
エッチングの進行が非常に遅くなる。これにより、エッ
チングが実質上停止される。以上のエッチングにより、
図３(Ｂ)に示す通り、エミッタコンタクトメサ７が形成
される。
基板２をエッチング液に浸し、エミッタコンタクト膜７
０のレジストマスクが形成されていない部分を除去す
る。このとき、エッチング液としては、リン酸(Ｈ3ＰＯ
4)と過酸化水素水(Ｈ2Ｏ2)と純水(Ｈ2Ｏ)とがＨ3Ｐ
Ｏ4：Ｈ2Ｏ2：Ｈ2Ｏ＝５：１：４０の比率で混合された
混合液を用いると好ましい。この混合液は、いわゆるエ
ッチング選択性を有している。すなわち、エミッタ膜６
０(ＩｎＰ)に対するエッチング速度は、エミッタコンタ
クト膜７０(ＩｎＧａＡｓ)に対するエッチング速度より
も十分に小さい。そのため、エミッタコンタクト膜７０
がエッチングされてエミッタ膜６０が露出した後には、
エッチングの進行が非常に遅くなる。これにより、エッ
チングが実質上停止される。以上のエッチングにより、
図３(Ｂ)に示す通り、エミッタコンタクトメサ７が形成
される。
【００３６】（主要部メサ形成工程）図３(Ｃ)を参照す
ると、サブコレクタ膜３０上に主要部メサ１０が形成さ
れている。主要部メサ１０は以下のように形成される。
すなわち、エミッタコンタクトメサ７が設けられたエミ
ッタ膜６０上にレジスト膜を形成する。次に、フォトリ
ソグラフィにより、レジスト膜に所定パターンを形成し
レジストマスクを得る。このレジストマスクは、エミッ
タコンタクトメサ７を覆うように形成される。このレジ
ストマスクは、略矩形状であり、その矩形の一対の辺が
〔０１１〕方位に沿って伸びている。
ると、サブコレクタ膜３０上に主要部メサ１０が形成さ
れている。主要部メサ１０は以下のように形成される。
すなわち、エミッタコンタクトメサ７が設けられたエミ
ッタ膜６０上にレジスト膜を形成する。次に、フォトリ
ソグラフィにより、レジスト膜に所定パターンを形成し
レジストマスクを得る。このレジストマスクは、エミッ
タコンタクトメサ７を覆うように形成される。このレジ
ストマスクは、略矩形状であり、その矩形の一対の辺が
〔０１１〕方位に沿って伸びている。
【００３７】次いで、上記のレジストマスクを用いてエ
ッチングを行う。このエッチングは２段階に行なわれ
る。先ず、塩酸と純水との混合液をエッチング液とし
て、レジストマスクで覆われていない部分のエミッタ膜
６０(ｎ型ＩｎＰ)を除去する。このエッチング液は選択
性を有しているので、エミッタ膜６０がエッチングされ
てベース膜５０(ＩｎＧａＡｓ)が露出した後には、エッ
チングの進行が非常に遅くなり、事実上エッチングが停
止される。これにより、先ず、エミッタ層６が得られ
る。
ッチングを行う。このエッチングは２段階に行なわれ
る。先ず、塩酸と純水との混合液をエッチング液とし
て、レジストマスクで覆われていない部分のエミッタ膜
６０(ｎ型ＩｎＰ)を除去する。このエッチング液は選択
性を有しているので、エミッタ膜６０がエッチングされ
てベース膜５０(ＩｎＧａＡｓ)が露出した後には、エッ
チングの進行が非常に遅くなり、事実上エッチングが停
止される。これにより、先ず、エミッタ層６が得られ
る。
【００３８】その後、上記のレジストマスクを残したま
ま、硫酸(Ｈ2ＳＯ4)と過酸化水素水(Ｈ2Ｏ2)と純水(Ｈ2
Ｏ)とが、Ｈ2ＳＯ4：Ｈ2Ｏ2：Ｈ2Ｏ＝１：１：５００の
比率で混合された混合液をエッチング液として用いて、
ベース膜５０およびコレクタ膜４０の所定の部分を除去
する。ここで、エッチング時間は、サブコレクタ膜３０
が露出する程度の時間とされる。このエッチング時間
は、予備実験を行って予め決定しておくと好ましい。ま
た、サブコレクタ膜３０の上層部を１００ｎｍ程度オー
バーエッチングすると好適である。このオーバーエッチ
ングにより、エッチングされるべきサブコレクタ膜３０
が確実に除去される。これまでの工程により、主要部メ
サ１０が形成される(図３(Ｃ))。主要部メサ１０は、エ
ミッタ層６、ベース層５、およびコレクタ層４を含み、
その一対の辺は結晶方位の〔０１１〕方向に沿って伸び
ている。
ま、硫酸(Ｈ2ＳＯ4)と過酸化水素水(Ｈ2Ｏ2)と純水(Ｈ2
Ｏ)とが、Ｈ2ＳＯ4：Ｈ2Ｏ2：Ｈ2Ｏ＝１：１：５００の
比率で混合された混合液をエッチング液として用いて、
ベース膜５０およびコレクタ膜４０の所定の部分を除去
する。ここで、エッチング時間は、サブコレクタ膜３０
が露出する程度の時間とされる。このエッチング時間
は、予備実験を行って予め決定しておくと好ましい。ま
た、サブコレクタ膜３０の上層部を１００ｎｍ程度オー
バーエッチングすると好適である。このオーバーエッチ
ングにより、エッチングされるべきサブコレクタ膜３０
が確実に除去される。これまでの工程により、主要部メ
サ１０が形成される(図３(Ｃ))。主要部メサ１０は、エ
ミッタ層６、ベース層５、およびコレクタ層４を含み、
その一対の辺は結晶方位の〔０１１〕方向に沿って伸び
ている。
【００３９】（サブコレクタメサ形成工程）次に、エミ
ッタコンタクトメサ７および主要部メサ１０を有する基
板２上にレジスト膜を形成する。所定のパターンを有す
るフォトマスクを用いたフォトリソグラフィにより、レ
ジスト膜に所定のパターンを転写しマスク層６１を形成
する(図４(Ａ))。図７(Ａ)を参照しながら、マスク層６
１の形状を詳しく説明する。図７(Ａ)は、サブコレクタ
メサを形成するためのマスク層６１の平面図である。図
示の通り、マスク層６１は、エミッタコンタクトメサ７
および主要部メサ１０を覆っている。また、マスク層６
１は、略矩形の第１の領域６１ａおよび第２の領域６１
ｂを有する。第１の領域６１ａの一対の辺の方向は結晶
方位〔０１１〕に沿って伸びる。また、第２の領域６１
ｂは、第１の領域６１ａの結晶方位〔０１１〕に沿う辺
に接するように設けられている。また、マスク層６１に
おいては、第２の領域６１ｂは４つ設けられているが、
４つに限られるものではない。
ッタコンタクトメサ７および主要部メサ１０を有する基
板２上にレジスト膜を形成する。所定のパターンを有す
るフォトマスクを用いたフォトリソグラフィにより、レ
ジスト膜に所定のパターンを転写しマスク層６１を形成
する(図４(Ａ))。図７(Ａ)を参照しながら、マスク層６
１の形状を詳しく説明する。図７(Ａ)は、サブコレクタ
メサを形成するためのマスク層６１の平面図である。図
示の通り、マスク層６１は、エミッタコンタクトメサ７
および主要部メサ１０を覆っている。また、マスク層６
１は、略矩形の第１の領域６１ａおよび第２の領域６１
ｂを有する。第１の領域６１ａの一対の辺の方向は結晶
方位〔０１１〕に沿って伸びる。また、第２の領域６１
ｂは、第１の領域６１ａの結晶方位〔０１１〕に沿う辺
に接するように設けられている。また、マスク層６１に
おいては、第２の領域６１ｂは４つ設けられているが、
４つに限られるものではない。
【００４０】マスク層６１を用い、リン酸(Ｈ3ＰＯ4)と
過酸化水素水(Ｈ2Ｏ2)と純水(Ｈ2Ｏ)とがＨ3ＰＯ4：Ｈ2
Ｏ2：Ｈ2Ｏ＝５：１：１０の比率で混合された混合液
(以降、エッチング液Ｐとする)をエッチング液として、
サブコレクタ膜３０をエッチングする。この混合液は、
選択性を有するため、サブコレクタ膜３０(ＩｎＧａＡ
ｓ)がエッチングされて基板２(ＩｎＰ)が露出したと
き、実質的にエッチングが終了する。基板２は殆どエッ
チングされないため、サブコレクタメサ３と基板２の主
面との高低差が不要に大きくなってしまうことはない。
過酸化水素水(Ｈ2Ｏ2)と純水(Ｈ2Ｏ)とがＨ3ＰＯ4：Ｈ2
Ｏ2：Ｈ2Ｏ＝５：１：１０の比率で混合された混合液
(以降、エッチング液Ｐとする)をエッチング液として、
サブコレクタ膜３０をエッチングする。この混合液は、
選択性を有するため、サブコレクタ膜３０(ＩｎＧａＡ
ｓ)がエッチングされて基板２(ＩｎＰ)が露出したと
き、実質的にエッチングが終了する。基板２は殆どエッ
チングされないため、サブコレクタメサ３と基板２の主
面との高低差が不要に大きくなってしまうことはない。
【００４１】また、上記のエッチング液Ｐは、ＩｎＧａ
Ａｓに対して、エッチングが特定の結晶方位に沿って速
く進行する異方性を有している。具体的には、結晶方位
の〔０−１０〕および〔００−１〕といった方向にエッ
チングが速く進む。したがって、エッチング後、サブコ
レクタメサ３の形状は、マスク層６１の形状を必ずしも
反映せず、図７(Ｂ)に示すような形状となる。すなわ
ち、サブコレクタメサ３は、略矩形の第１のメサ領域３
ａと、第２のメサ領域３ｂとを有する。第２のメサ領域
３ｂは、第１のメサ領域３ａの辺３１１に接する辺３２
１と、湾曲した２つの辺３２２，３２３を有する。ここ
で、辺３２２，３２３に沿う側面は、基板２の主面に対
して９０°以上の角度θをなすよう傾斜している(図２
(Ｂ)参照)。
Ａｓに対して、エッチングが特定の結晶方位に沿って速
く進行する異方性を有している。具体的には、結晶方位
の〔０−１０〕および〔００−１〕といった方向にエッ
チングが速く進む。したがって、エッチング後、サブコ
レクタメサ３の形状は、マスク層６１の形状を必ずしも
反映せず、図７(Ｂ)に示すような形状となる。すなわ
ち、サブコレクタメサ３は、略矩形の第１のメサ領域３
ａと、第２のメサ領域３ｂとを有する。第２のメサ領域
３ｂは、第１のメサ領域３ａの辺３１１に接する辺３２
１と、湾曲した２つの辺３２２，３２３を有する。ここ
で、辺３２２，３２３に沿う側面は、基板２の主面に対
して９０°以上の角度θをなすよう傾斜している(図２
(Ｂ)参照)。
【００４２】これまでの工程により、図４(Ｂ)に示す通
り、サブコレクタメサ３の形成が終了する。サブコレク
タメサ３の縁には段差部Ｓが形成されている。なお、上
述の通り、サブコレクタメサ３の周囲では基板２の表面
が露出している。つまり、サブコレクタメサ３の形成に
より、基板２上に形成され得る複数個のＨＢＴは電気的
に互いに分離される。
り、サブコレクタメサ３の形成が終了する。サブコレク
タメサ３の縁には段差部Ｓが形成されている。なお、上
述の通り、サブコレクタメサ３の周囲では基板２の表面
が露出している。つまり、サブコレクタメサ３の形成に
より、基板２上に形成され得る複数個のＨＢＴは電気的
に互いに分離される。
【００４３】（電極形成工程）続いて、図４(Ｃ)以降を
参照しながら、電極形成工程について説明する。サブコ
レクタメサ３までが形成された基板２上に絶縁膜１１上
に形成する。絶縁膜１１は、ＳｉＮからなることがで
き、例えばＣＶＤ法により形成される。また、絶縁膜１
１の厚さは２５０ｎｍ程度とすることができる。続い
て、絶縁膜１１上にレジスト膜を形成し、所定のリソグ
ラフィによりエッチング用のレジストマスク６２を形成
する。レジストマスク６２は、エミッタコンタクトメサ
７、エミッタ層６、サブコレクタメサ３上に矩形の開口
部を有する。次に、反応性イオンエッチング(Reactive
Ion Etching：ＲＩＥ)により、レジスト開口部に露出す
る絶縁膜１１が除去される。
参照しながら、電極形成工程について説明する。サブコ
レクタメサ３までが形成された基板２上に絶縁膜１１上
に形成する。絶縁膜１１は、ＳｉＮからなることがで
き、例えばＣＶＤ法により形成される。また、絶縁膜１
１の厚さは２５０ｎｍ程度とすることができる。続い
て、絶縁膜１１上にレジスト膜を形成し、所定のリソグ
ラフィによりエッチング用のレジストマスク６２を形成
する。レジストマスク６２は、エミッタコンタクトメサ
７、エミッタ層６、サブコレクタメサ３上に矩形の開口
部を有する。次に、反応性イオンエッチング(Reactive
Ion Etching：ＲＩＥ)により、レジスト開口部に露出す
る絶縁膜１１が除去される。
【００４４】図４(Ｃ)に示す通り、レジストマスク６２
を除去することなく真空蒸着法により基板２上に金属多
層膜８１を形成する。金属多層膜８１は、Ｔｉ膜、Ｐｔ
膜、Ｔｉ膜、およびＡｕ膜といった膜がこの順に堆積さ
れて形成されることができる。ここで、Ａｕ膜の厚さは
１００ｎｍであり、他の金属膜は２０ｎｍとできる。次
いで、レジストマスク６２を剥離すると、レジストマス
ク６２上の金属多層膜８１が除去されて、エミッタ電極
２１、ベース電極２２、およびコレクタ電極２３が完成
する(図５(Ａ))。高純度窒素ガス雰囲気下で４００℃、
約１分間熱処理を行うと、これらの電極２１，２２，２
３のオーム性接触が実現される。
を除去することなく真空蒸着法により基板２上に金属多
層膜８１を形成する。金属多層膜８１は、Ｔｉ膜、Ｐｔ
膜、Ｔｉ膜、およびＡｕ膜といった膜がこの順に堆積さ
れて形成されることができる。ここで、Ａｕ膜の厚さは
１００ｎｍであり、他の金属膜は２０ｎｍとできる。次
いで、レジストマスク６２を剥離すると、レジストマス
ク６２上の金属多層膜８１が除去されて、エミッタ電極
２１、ベース電極２２、およびコレクタ電極２３が完成
する(図５(Ａ))。高純度窒素ガス雰囲気下で４００℃、
約１分間熱処理を行うと、これらの電極２１，２２，２
３のオーム性接触が実現される。
【００４５】（引き出し配線形成工程１）次いで、ベー
ス電極２２のための引き出し配線３２、およびコレクタ
電極２３のための引き出し配線３３を形成する手順につ
いて説明する。電極２１，２２，２３および絶縁膜１１
上に絶縁膜１２をＣＶＤ法により形成する。絶縁膜１２
は、ＳｉＮから構成され、その厚さは１００ｎｍ程度と
することができる。絶縁膜１２上にレジスト膜を形成
し、所定のリソグラフィによりエッチング用のレジスト
マスクを形成する。このレジストマスクは、ベース電極
２２およびコレクタ電極２３上に開口部を有する。レジ
ストマスクを用いて、ＲＩＥによりエッチングを行う
と、図５(Ｂ)に示す通り、ベース電極２２上に引き出し
配線３２のためのヴィアホール２２ａが形成され、コレ
クタ電極２３上に引き出し配線３３のためのヴィアホー
ル２３ａが形成される。
ス電極２２のための引き出し配線３２、およびコレクタ
電極２３のための引き出し配線３３を形成する手順につ
いて説明する。電極２１，２２，２３および絶縁膜１１
上に絶縁膜１２をＣＶＤ法により形成する。絶縁膜１２
は、ＳｉＮから構成され、その厚さは１００ｎｍ程度と
することができる。絶縁膜１２上にレジスト膜を形成
し、所定のリソグラフィによりエッチング用のレジスト
マスクを形成する。このレジストマスクは、ベース電極
２２およびコレクタ電極２３上に開口部を有する。レジ
ストマスクを用いて、ＲＩＥによりエッチングを行う
と、図５(Ｂ)に示す通り、ベース電極２２上に引き出し
配線３２のためのヴィアホール２２ａが形成され、コレ
クタ電極２３上に引き出し配線３３のためのヴィアホー
ル２３ａが形成される。
【００４６】以下、図８(Ａ)〜(Ｃ)および図９(Ａ)〜
(Ｃ)を参照しながら、引き出し配線３２，３３を形成す
る手順を説明する。これらの図は、簡単のため、コレク
タ電極２３およびその周囲を示している。先ず、図８
(Ａ)に示すように、レジスト膜５１、ＳｉＯ2膜５２、
およびレジスト膜５３をこの順に基板２上に堆積する。
ここで、レジスト膜５１，５３の厚さは１．３μｍ程度
とすることができる。また、ＳｉＯ2膜５２は、スパッ
タ法により形成されることができ、その厚さは０．３μ
ｍ程度とすることができる。次いで、レジスト膜５３を
リソグラフィによりパターンニングしてレジストマスク
６３を形成する(図８(Ｂ))。レジストマスク６３は、引
き出し配線３３の形状を画定する開口部を有している。
このレジストマスク６３を用い、ＲＩＥによりエッチン
グを行って、開口部に露出するＳｉＯ 2膜５２を除去す
る。この結果、図８(Ｃ)に示す通り、引き出し配線３３
を画定するための開口部５２ａがＳｉＯ2膜５２に形成
される。ＳｉＯ2膜５２のエッチングには、エッチング
ガスとしてＣＦ4ガスを使用できる。続けて、Ｏ2ガスを
用いてＲＩＥによりエッチングを行うと、開口部５２ａ
に露出するレジスト膜５１が除去される。ＲＩＥによれ
ば、レジスト膜５１は基板２の主面と平行な方向にもエ
ッチングされるため、図９(Ａ)に示すように、ＳｉＯ2
膜５２に庇部５２ｂが形成される。また、このエッチン
グによりレジストマスク６３は除去される。
(Ｃ)を参照しながら、引き出し配線３２，３３を形成す
る手順を説明する。これらの図は、簡単のため、コレク
タ電極２３およびその周囲を示している。先ず、図８
(Ａ)に示すように、レジスト膜５１、ＳｉＯ2膜５２、
およびレジスト膜５３をこの順に基板２上に堆積する。
ここで、レジスト膜５１，５３の厚さは１．３μｍ程度
とすることができる。また、ＳｉＯ2膜５２は、スパッ
タ法により形成されることができ、その厚さは０．３μ
ｍ程度とすることができる。次いで、レジスト膜５３を
リソグラフィによりパターンニングしてレジストマスク
６３を形成する(図８(Ｂ))。レジストマスク６３は、引
き出し配線３３の形状を画定する開口部を有している。
このレジストマスク６３を用い、ＲＩＥによりエッチン
グを行って、開口部に露出するＳｉＯ 2膜５２を除去す
る。この結果、図８(Ｃ)に示す通り、引き出し配線３３
を画定するための開口部５２ａがＳｉＯ2膜５２に形成
される。ＳｉＯ2膜５２のエッチングには、エッチング
ガスとしてＣＦ4ガスを使用できる。続けて、Ｏ2ガスを
用いてＲＩＥによりエッチングを行うと、開口部５２ａ
に露出するレジスト膜５１が除去される。ＲＩＥによれ
ば、レジスト膜５１は基板２の主面と平行な方向にもエ
ッチングされるため、図９(Ａ)に示すように、ＳｉＯ2
膜５２に庇部５２ｂが形成される。また、このエッチン
グによりレジストマスク６３は除去される。
【００４７】この後、ＳｉＯ2膜５２が形成された面上
に、Ｔｉ膜、Ｐｔ膜、およびＡｕ膜を真空蒸着法により
この順に堆積し、金属多層膜８２を形成する。Ｔｉ膜の
厚さは３０ｎｍとすることができ、Ｐｔ膜の厚さは２０
ｎｍとすることができ、Ａｕ膜の厚さは４５０ｎｍとす
ることができる。図９(Ｂ)を参照すると、金属多層膜８
２は、庇部５２ｂによって、ＳｉＯ2膜５２の開口部の
底部に堆積された部分と、ＳｉＯ2膜５２上に堆積され
た部分とに分離されている。したがって、レジスト膜５
２を有機溶剤により除去すれば、ＳｉＯ2膜５２上に堆
積された金属多層膜８２が除去され、開口部５２ａの底
部に堆積された金属多層膜８２が引き出し配線３３とな
る(図９(Ｃ))。すなわち、上記の手順によれば、金属多
層膜８２をエッチングするといったプロセスを経ずに容
易に引き出し配線３３が形成される。なお、Ｔｉ層はコ
レクタ電極２３との密着性を高めるアドヒージョン層と
して働き、Ｐｔ膜はＴｉがＡｕ層へ拡散するのを防止す
るバリア層として働き、Ａｕ膜は実質的な導電層として
働く。
に、Ｔｉ膜、Ｐｔ膜、およびＡｕ膜を真空蒸着法により
この順に堆積し、金属多層膜８２を形成する。Ｔｉ膜の
厚さは３０ｎｍとすることができ、Ｐｔ膜の厚さは２０
ｎｍとすることができ、Ａｕ膜の厚さは４５０ｎｍとす
ることができる。図９(Ｂ)を参照すると、金属多層膜８
２は、庇部５２ｂによって、ＳｉＯ2膜５２の開口部の
底部に堆積された部分と、ＳｉＯ2膜５２上に堆積され
た部分とに分離されている。したがって、レジスト膜５
２を有機溶剤により除去すれば、ＳｉＯ2膜５２上に堆
積された金属多層膜８２が除去され、開口部５２ａの底
部に堆積された金属多層膜８２が引き出し配線３３とな
る(図９(Ｃ))。すなわち、上記の手順によれば、金属多
層膜８２をエッチングするといったプロセスを経ずに容
易に引き出し配線３３が形成される。なお、Ｔｉ層はコ
レクタ電極２３との密着性を高めるアドヒージョン層と
して働き、Ｐｔ膜はＴｉがＡｕ層へ拡散するのを防止す
るバリア層として働き、Ａｕ膜は実質的な導電層として
働く。
【００４８】引き出し配線３３は、図９(Ｃ)に示す通
り、サブコレクタメサ３の縁部を覆うよう設けられてい
る。サブコレクタメサ３の縁部には、３００ｎｍ程度の
段差部Ｓが形成されているが、この段差部Ｓの斜面は、
基板２の主面に対して９０°以上の角度θで傾いてい
る。したがって、段差部Ｓ上に引き出し配線３３を設け
ても、引き出し配線３３が鋭角状に折れ曲がることはな
い。したがって、引き出し配線３３が断線するのが抑制
される。
り、サブコレクタメサ３の縁部を覆うよう設けられてい
る。サブコレクタメサ３の縁部には、３００ｎｍ程度の
段差部Ｓが形成されているが、この段差部Ｓの斜面は、
基板２の主面に対して９０°以上の角度θで傾いてい
る。したがって、段差部Ｓ上に引き出し配線３３を設け
ても、引き出し配線３３が鋭角状に折れ曲がることはな
い。したがって、引き出し配線３３が断線するのが抑制
される。
【００４９】これまでの工程により、引き出し配線３２
も同様に形成され、図５(Ｃ)に示す通り、引き出し配線
３２，３３が完成する。
も同様に形成され、図５(Ｃ)に示す通り、引き出し配線
３２，３３が完成する。
【００５０】（引き出し配線形成工程２）続いて、図６
(Ａ)〜(Ｃ)を参照しながら、エミッタ電極２１のための
引き出し配線３１を形成する手順を説明する。引き出し
配線３２，３３が形成された面上にＳｉＮ膜１３をＣＶ
Ｄ法により堆積する。ＳｉＮ膜１３の厚さは８５０ｎｍ
程度とすることができる。続けて、図６(Ａ)に示す通
り、ＳｉＮ膜１３上にＳＯＧ(Spin-On-Glass)膜１４を
形成する。ＳＯＧ膜１４の厚さは、エミッタ電極２１の
上方において１００ｎｍ程度であり、サブコレクタメサ
３が形成されていない部分の上方において５００ｎｍ程
度とできる。ＳＯＧ膜１４の形成後、ＲＩＥエッチング
によりＳＯＧ膜１４が形成された面の凹凸の平坦化を行
う。ここで、エッチング量(深さ)は、エミッタ電極２１
の上方のＳＯＧ膜１４が除去されるに十分な程度とされ
る。また、ＲＩＥエッチングの条件は、ＳＯＧ膜１４よ
りもＳｉＮ膜１３のエッチング速度が速くなるよう決定
される。このようにすれば、エッチングが進行してＳｉ
Ｎ膜１３が露出すると、ＳｉＮ膜１３が速くエッチング
されるため、ＳＯＧ膜１４形成後の凹凸がより平坦化さ
れる。
(Ａ)〜(Ｃ)を参照しながら、エミッタ電極２１のための
引き出し配線３１を形成する手順を説明する。引き出し
配線３２，３３が形成された面上にＳｉＮ膜１３をＣＶ
Ｄ法により堆積する。ＳｉＮ膜１３の厚さは８５０ｎｍ
程度とすることができる。続けて、図６(Ａ)に示す通
り、ＳｉＮ膜１３上にＳＯＧ(Spin-On-Glass)膜１４を
形成する。ＳＯＧ膜１４の厚さは、エミッタ電極２１の
上方において１００ｎｍ程度であり、サブコレクタメサ
３が形成されていない部分の上方において５００ｎｍ程
度とできる。ＳＯＧ膜１４の形成後、ＲＩＥエッチング
によりＳＯＧ膜１４が形成された面の凹凸の平坦化を行
う。ここで、エッチング量(深さ)は、エミッタ電極２１
の上方のＳＯＧ膜１４が除去されるに十分な程度とされ
る。また、ＲＩＥエッチングの条件は、ＳＯＧ膜１４よ
りもＳｉＮ膜１３のエッチング速度が速くなるよう決定
される。このようにすれば、エッチングが進行してＳｉ
Ｎ膜１３が露出すると、ＳｉＮ膜１３が速くエッチング
されるため、ＳＯＧ膜１４形成後の凹凸がより平坦化さ
れる。
【００５１】次いで、ＳＯＧ膜１４およびＳｉＮ膜１３
上に絶縁膜１５をＣＶＤにより堆積する。この後、絶縁
膜１５上にレジスト膜を形成し、レジストマスクを形成
する。このレジストマスクはエミッタ電極２１上にヴィ
アホール２１ａを形成するための開口部を有する。この
レジストマスクを用いて、ＲＩＥによりエッチングを行
ってヴィアホール２１ａを形成する。次いで、真空蒸着
法によりＡｕを堆積し、レジストマスクを除去すると、
ヴィアホール２１ａがＡｕプラグ３１ａにより埋め込ま
れる。エミッタ電極２１の上方においては、ＳＯＧ膜１
４が除去されているため、ヴィアホール２１ａの内壁面
にＳＯＧ膜１４が露出することはない。したがって、ヴ
ィアホール２１ａは、Ａｕプラグ３１ａにより確実に埋
め込まれる。
上に絶縁膜１５をＣＶＤにより堆積する。この後、絶縁
膜１５上にレジスト膜を形成し、レジストマスクを形成
する。このレジストマスクはエミッタ電極２１上にヴィ
アホール２１ａを形成するための開口部を有する。この
レジストマスクを用いて、ＲＩＥによりエッチングを行
ってヴィアホール２１ａを形成する。次いで、真空蒸着
法によりＡｕを堆積し、レジストマスクを除去すると、
ヴィアホール２１ａがＡｕプラグ３１ａにより埋め込ま
れる。エミッタ電極２１の上方においては、ＳＯＧ膜１
４が除去されているため、ヴィアホール２１ａの内壁面
にＳＯＧ膜１４が露出することはない。したがって、ヴ
ィアホール２１ａは、Ａｕプラグ３１ａにより確実に埋
め込まれる。
【００５２】続いて、引き出し配線３２，３３の形成と
同様に、レジスト膜／ＳｉＯ2膜／レジスト膜といった
３層マスクを利用して、エミッタ電極２１のための引き
出し配線３１を形成する(図６(Ｂ))。引き出し配線３１
は、Ａｕプラグ３１ａを介し、エミッタ電極２１と電気
的に接続している。
同様に、レジスト膜／ＳｉＯ2膜／レジスト膜といった
３層マスクを利用して、エミッタ電極２１のための引き
出し配線３１を形成する(図６(Ｂ))。引き出し配線３１
は、Ａｕプラグ３１ａを介し、エミッタ電極２１と電気
的に接続している。
【００５３】この後、引き出し配線３１を覆うように、
ＳｉＮから構成されるパッシベーション膜１６が形成さ
れてＦＥＴ１が完成する(図６(Ｃ))。
ＳｉＮから構成されるパッシベーション膜１６が形成さ
れてＦＥＴ１が完成する(図６(Ｃ))。
【００５４】第２の実施形態の製造方法によれば、マス
ク層６１を用いてリン酸系のエッチング液Ｐによりサブ
コレクタ膜３０をエッチングするため、第１のメサ領域
３ａおよび第２のメサ領域３ｂを有するサブコレクタメ
サ３が形成される。第２のメサ領域３ｂは、湾曲した２
つの辺３２２，３２３を有する。この２つの辺３２２，
３２３に沿う側面は、基板２の主面とに対して９０°以
上の角度θで傾斜している。このため、サブコレクタメ
サ３の上方に形成される引き出し配線３３は、サブコレ
クタメサ３の縁部において鈍角状に折れ曲がることとな
る。したがって、サブコレクタメサ３の断線が抑制さ
れ、引き出し配線の断線によるＨＢＴ１の不具合が防止
される。
ク層６１を用いてリン酸系のエッチング液Ｐによりサブ
コレクタ膜３０をエッチングするため、第１のメサ領域
３ａおよび第２のメサ領域３ｂを有するサブコレクタメ
サ３が形成される。第２のメサ領域３ｂは、湾曲した２
つの辺３２２，３２３を有する。この２つの辺３２２，
３２３に沿う側面は、基板２の主面とに対して９０°以
上の角度θで傾斜している。このため、サブコレクタメ
サ３の上方に形成される引き出し配線３３は、サブコレ
クタメサ３の縁部において鈍角状に折れ曲がることとな
る。したがって、サブコレクタメサ３の断線が抑制さ
れ、引き出し配線の断線によるＨＢＴ１の不具合が防止
される。
【００５５】（第３の実施形態）続いて、第３の実施形
態によるバイポーラトランジスタの製造方法について説
明する。第３の実施形態の製造方法は、サブコレクタメ
サを形成する際に使用されるマスク層が異なる点を除
き、第２の実施形態の製造方法と同一である。以下、相
違点を中心に第３の実施形態の製造方法を説明する。
態によるバイポーラトランジスタの製造方法について説
明する。第３の実施形態の製造方法は、サブコレクタメ
サを形成する際に使用されるマスク層が異なる点を除
き、第２の実施形態の製造方法と同一である。以下、相
違点を中心に第３の実施形態の製造方法を説明する。
【００５６】先ず、第１の実施形態で説明した通りに、
エピタキシャル成長工程、エミッタコンタクトメサ形成
工程、および主要部メサ形成工程を実施し、主要部メサ
１０の形成が終了した基板２を得る。
エピタキシャル成長工程、エミッタコンタクトメサ形成
工程、および主要部メサ形成工程を実施し、主要部メサ
１０の形成が終了した基板２を得る。
【００５７】次に、エミッタコンタクトメサ７および主
要部メサ１０を有する基板２上にレジスト膜を形成す
る。次いで、第１の実施形態におけるマスク層６１に替
わり、マスク層７１を形成する。図１０(Ａ)を参照しな
がら、マスク層７１について説明する。図１０(Ａ)は、
マスク層７１の形状を示す平面図である。図１０(Ｂ)
は、マスク層７１を用いたエッチングにより形成された
サブコレクタメサの平面形状を示すスケッチである。
要部メサ１０を有する基板２上にレジスト膜を形成す
る。次いで、第１の実施形態におけるマスク層６１に替
わり、マスク層７１を形成する。図１０(Ａ)を参照しな
がら、マスク層７１について説明する。図１０(Ａ)は、
マスク層７１の形状を示す平面図である。図１０(Ｂ)
は、マスク層７１を用いたエッチングにより形成された
サブコレクタメサの平面形状を示すスケッチである。
【００５８】図１０(Ａ)を参照すると、マスク層７１
は、エミッタコンタクトメサ７および主要部メサ１０を
覆うよう設けられる。マスク層７１は、略矩形の第１の
領域７１ａおよび第２の領域７１ｂを有する。第１の領
域７１ａの一対の辺は結晶方位〔０１１〕に方向に沿っ
て伸び、他の一対の辺は結晶方位〔０１−１〕方向に沿
って伸びる。また、第２の領域７１ｂは台形状の平面形
状を有する。この台形の互いに平行な一対の辺のうち長
辺が第１の領域７１ａの結晶方位〔０１１〕に沿う辺に
接している。また、第２の領域７１ｂは、マスク層７１
には４つあり、互いに隣接している。
は、エミッタコンタクトメサ７および主要部メサ１０を
覆うよう設けられる。マスク層７１は、略矩形の第１の
領域７１ａおよび第２の領域７１ｂを有する。第１の領
域７１ａの一対の辺は結晶方位〔０１１〕に方向に沿っ
て伸び、他の一対の辺は結晶方位〔０１−１〕方向に沿
って伸びる。また、第２の領域７１ｂは台形状の平面形
状を有する。この台形の互いに平行な一対の辺のうち長
辺が第１の領域７１ａの結晶方位〔０１１〕に沿う辺に
接している。また、第２の領域７１ｂは、マスク層７１
には４つあり、互いに隣接している。
【００５９】マスク層７１を用いてサブコレクタ膜３０
をエッチング液Ｐでエッチングする。このエッチング
は、基板２の主面と垂直な方向ばかりでなく平行な方
向、特に、結晶方位の〔０−１０〕および〔００−１〕
といった方向に速く進む。よって、サブコレクタメサ３
は、図１０(Ｂ)に示す通りの形状となる。すなわち、サ
ブコレクタメサ３は、略矩形の第１のメサ領域３ａと、
略三角形状の第３のメサ領域３ｍとを有する。第３のメ
サ領域３ｍは、基板２の主面２ａに沿って伸びると共
に、第１のメサ領域３ａから伸びる突起を形成してい
る。第３のメサ領域３ｍの一辺は、第１のメサ領域３ａ
の一辺３１１に接している。
をエッチング液Ｐでエッチングする。このエッチング
は、基板２の主面と垂直な方向ばかりでなく平行な方
向、特に、結晶方位の〔０−１０〕および〔００−１〕
といった方向に速く進む。よって、サブコレクタメサ３
は、図１０(Ｂ)に示す通りの形状となる。すなわち、サ
ブコレクタメサ３は、略矩形の第１のメサ領域３ａと、
略三角形状の第３のメサ領域３ｍとを有する。第３のメ
サ領域３ｍは、基板２の主面２ａに沿って伸びると共
に、第１のメサ領域３ａから伸びる突起を形成してい
る。第３のメサ領域３ｍの一辺は、第１のメサ領域３ａ
の一辺３１１に接している。
【００６０】図１１は、図１０(Ｂ)のIII−III線に相当
する線に沿って第３の実施形態のＨＢＴを切断した断面
を示す模式図である。この図から分かる通り、第３のメ
サ領域３ｍの二つの辺３３１，３３２に沿う側面は、半
導体結晶面の(００１)と等価な面であり、基板２の主面
に対してほぼ９０°をなしている。このような辺の上方
に設けられる引き出し配線３３は、当該側面が逆メサ状
に形成される場合に比べ、断線し難い。よって、この場
合にも、ＨＢＴにおいて引き出し配線の断線に伴う不具
合が低減される。
する線に沿って第３の実施形態のＨＢＴを切断した断面
を示す模式図である。この図から分かる通り、第３のメ
サ領域３ｍの二つの辺３３１，３３２に沿う側面は、半
導体結晶面の(００１)と等価な面であり、基板２の主面
に対してほぼ９０°をなしている。このような辺の上方
に設けられる引き出し配線３３は、当該側面が逆メサ状
に形成される場合に比べ、断線し難い。よって、この場
合にも、ＨＢＴにおいて引き出し配線の断線に伴う不具
合が低減される。
【００６１】以上の手順により、サブコレクタメサ３が
形成される。以降、第１の実施形態における電極形成工
程、引き出し配線形成工程１、および引き出し配線形成
工程２を行うことにより、ＨＢＴが完成する。
形成される。以降、第１の実施形態における電極形成工
程、引き出し配線形成工程１、および引き出し配線形成
工程２を行うことにより、ＨＢＴが完成する。
【００６２】以上、幾つかの実施形態を参照しながら、
本発明に係るバイポーラトランジスタおよびその製造方
法について説明したが、本発明はこれらに限られること
なく様々に変形可能である。例えば、ＨＢＴ１において
は、各層３〜７は、図２に示す通りとしたが、これは例
示的に示したに過ぎない。これらの半導体層は、作製し
ようとするＨＢＴの電気的特性に合わせて適宜変更され
てよい。特に、エミッタ層６をＧａＩｎＡｓＰもしくは
ＩｎＡｌＡｓから構成し、他の層３〜５，７をＩｎＧａ
Ａｓから構成すると好適である。ＧａＩｎＡｓＰおよび
ＩｎＡｌＡｓはＩｎＧａＡｓよりも大きいエネルギーバ
ンドギャップを有するため、これらのいずれかからエミ
ッタ層６を構成すれば、ＨＢＴが製造される。
本発明に係るバイポーラトランジスタおよびその製造方
法について説明したが、本発明はこれらに限られること
なく様々に変形可能である。例えば、ＨＢＴ１において
は、各層３〜７は、図２に示す通りとしたが、これは例
示的に示したに過ぎない。これらの半導体層は、作製し
ようとするＨＢＴの電気的特性に合わせて適宜変更され
てよい。特に、エミッタ層６をＧａＩｎＡｓＰもしくは
ＩｎＡｌＡｓから構成し、他の層３〜５，７をＩｎＧａ
Ａｓから構成すると好適である。ＧａＩｎＡｓＰおよび
ＩｎＡｌＡｓはＩｎＧａＡｓよりも大きいエネルギーバ
ンドギャップを有するため、これらのいずれかからエミ
ッタ層６を構成すれば、ＨＢＴが製造される。
【００６３】また、上記のマスク層６１，７１の寸法
は、形成するサブコレクタメサ３の厚さに合わせて適宜
決定されて良い。また、予備実験を行って、所望の形状
のサブコレクタメサ３が得られるようにマスク層の形状
を最適化すると好ましい。さらに、マスク層６１，７１
は、レジストに限らず、チッ化珪素または酸化ケイ素と
いった無機珪素から構成されてよい。
は、形成するサブコレクタメサ３の厚さに合わせて適宜
決定されて良い。また、予備実験を行って、所望の形状
のサブコレクタメサ３が得られるようにマスク層の形状
を最適化すると好ましい。さらに、マスク層６１，７１
は、レジストに限らず、チッ化珪素または酸化ケイ素と
いった無機珪素から構成されてよい。
【００６４】さらに、主要部メサ１０を構成するコレク
タ層４、ベース層５、およびエミッタ層６は、ＨＢＴ１
においては、図１および図２(Ａ)に示す通り、平面形状
がほぼ等しくなるよう形成されているが、これに限られ
るものではない。例えば、主要部メサ１０は、面積がほ
ぼ等しいコレクタ層４およびベース層５と、これらの層
４，５よりも面積が小さいエミッタ層６とを含むことが
できる。この場合には、ベース電極２２をベース層上５
に直接設けることができる。
タ層４、ベース層５、およびエミッタ層６は、ＨＢＴ１
においては、図１および図２(Ａ)に示す通り、平面形状
がほぼ等しくなるよう形成されているが、これに限られ
るものではない。例えば、主要部メサ１０は、面積がほ
ぼ等しいコレクタ層４およびベース層５と、これらの層
４，５よりも面積が小さいエミッタ層６とを含むことが
できる。この場合には、ベース電極２２をベース層上５
に直接設けることができる。
【００６５】さらにまた、上述した幾つかのエッチング
液または混合液の混合比率は、例示的に示したに過ぎ
ず、半導体層の厚さ、エッチング速度、およびエッチン
グされずに残る部分の形状などを考慮の上、適宜調整さ
れてよい。
液または混合液の混合比率は、例示的に示したに過ぎ
ず、半導体層の厚さ、エッチング速度、およびエッチン
グされずに残る部分の形状などを考慮の上、適宜調整さ
れてよい。
【００６６】
【発明の効果】以上説明した通り、本発明に係るバイポ
ーラトランジスタおよびその製造方法によれば、サブコ
レクタメサの縁に沿って形成される側面と基板の主面と
のなす角は９０°以上とできる。よって、サブコレクタ
メサの当該縁を横切るように設けられる配線部もまた、
サブコレクタメサの縁部で９０°以上の角度で折れ曲が
ることとなる。したがって、引き出し配線の断線に伴う
不具合を低減できる構造を有するバイポーラトランジス
タが提供される。
ーラトランジスタおよびその製造方法によれば、サブコ
レクタメサの縁に沿って形成される側面と基板の主面と
のなす角は９０°以上とできる。よって、サブコレクタ
メサの当該縁を横切るように設けられる配線部もまた、
サブコレクタメサの縁部で９０°以上の角度で折れ曲が
ることとなる。したがって、引き出し配線の断線に伴う
不具合を低減できる構造を有するバイポーラトランジス
タが提供される。
【図１】図１(Ａ)は、第１実施形態のＨＢＴの平面図で
ある。
ある。
【図２】図２(Ａ)は、図１(Ａ)のＩ−Ｉ線に沿った断面
を示す図である。図２(Ｂ)は、図１(Ａ)のII−II線に沿
った断面を示す図である。
を示す図である。図２(Ｂ)は、図１(Ａ)のII−II線に沿
った断面を示す図である。
【図３】図３(Ａ)〜(Ｃ)は、第２実施形態による製造方
法の各主要工程におけるＨＢＴの断面図である。
法の各主要工程におけるＨＢＴの断面図である。
【図４】図４(Ａ)〜(Ｃ)は、第２実施形態による製造方
法の各主要工程におけるＨＢＴの断面図である。
法の各主要工程におけるＨＢＴの断面図である。
【図５】図５(Ａ)〜(Ｃ)は、第２実施形態による製造方
法の各主要工程におけるＨＢＴの断面図である。
法の各主要工程におけるＨＢＴの断面図である。
【図６】図６(Ａ)〜(Ｃ)は、第２実施形態による製造方
法の各主要工程におけるＨＢＴの断面図である。
法の各主要工程におけるＨＢＴの断面図である。
【図７】図７(Ａ)は、第２の実施形態において使用され
るサブコレクタメタを形成するためのマスク層の平面図
である。図７(Ｂ)は、図７(Ａ)に示すマスク層を用いた
エッチングにより形成されたサブコレクタメサの上面を
示す模式図である。
るサブコレクタメタを形成するためのマスク層の平面図
である。図７(Ｂ)は、図７(Ａ)に示すマスク層を用いた
エッチングにより形成されたサブコレクタメサの上面を
示す模式図である。
【図８】図８(Ａ)〜(Ｃ)は、コレクタ電極のための引き
出し配線を形成する手順を説明する図である。
出し配線を形成する手順を説明する図である。
【図９】図９(Ａ)〜(Ｃ)は、コレクタ電極のための引き
出し配線を形成する手順を説明する図である。
出し配線を形成する手順を説明する図である。
【図１０】図１０(Ａ)は、第３の実施形態において使用
されるマスク層の平面図である。図１０(Ｂ)は、図１０
(Ａ)に示すマスク層を用いたエッチングにより形成され
たサブコレクタメサの上面を示す模式図である。
されるマスク層の平面図である。図１０(Ｂ)は、図１０
(Ａ)に示すマスク層を用いたエッチングにより形成され
たサブコレクタメサの上面を示す模式図である。
【図１１】図１１は、図１０(Ｂ)に示すIII−III線に相
当する線に沿って第３の実施形態のＨＢＴを切断した断
面を示す模式図である。
当する線に沿って第３の実施形態のＨＢＴを切断した断
面を示す模式図である。
１・・・ＨＢＴ、２・・・基板、３・・・サブコレクタメサ、３
ａ・・・第１のメサ領域、３ｂ・・・第２のメサ領域、４・・・
コレクタ層、５・・・ベース層、６・・・エミッタ層、７・・・
エミッタコンタクトメサ、１０・・・主要部メサ、１１，
１２，１３，１５・・・絶縁膜、１４・・・ＳＯＧ膜、１６・・
・パッシベーション膜、２１・・・エミッタ電極、２２・・・
ベース電極、２３・・・コレクタ電極、２１ａ，２２ａ，
２３ａ・・・ヴィアホール、３１ａ・・・Ａｕプラグ、３１，
３２，３３・・・引き出し配線、３０・・・サブコレクタ膜、
４０・・・コレクタ膜、５０・・・ベース膜、６０・・・エミッ
タ膜、５１，５２，５３・・・レジスト膜、６１，７１・・・
マスク層、６１ａ・・・第１の領域、６１ｂ・・・第２の領
域、６２，６３・・・レジストマスク、７０・・・エミッタコ
ンタクト膜、７１ａ・・・第１の領域、７１ｂ・・・第３の領
域、８１，８２・・・金属多層膜。
ａ・・・第１のメサ領域、３ｂ・・・第２のメサ領域、４・・・
コレクタ層、５・・・ベース層、６・・・エミッタ層、７・・・
エミッタコンタクトメサ、１０・・・主要部メサ、１１，
１２，１３，１５・・・絶縁膜、１４・・・ＳＯＧ膜、１６・・
・パッシベーション膜、２１・・・エミッタ電極、２２・・・
ベース電極、２３・・・コレクタ電極、２１ａ，２２ａ，
２３ａ・・・ヴィアホール、３１ａ・・・Ａｕプラグ、３１，
３２，３３・・・引き出し配線、３０・・・サブコレクタ膜、
４０・・・コレクタ膜、５０・・・ベース膜、６０・・・エミッ
タ膜、５１，５２，５３・・・レジスト膜、６１，７１・・・
マスク層、６１ａ・・・第１の領域、６１ｂ・・・第２の領
域、６２，６３・・・レジストマスク、７０・・・エミッタコ
ンタクト膜、７１ａ・・・第１の領域、７１ｂ・・・第３の領
域、８１，８２・・・金属多層膜。
Claims (6)
- 【請求項１】 主面を有する半導体基板と、 前記半導体基板の主面上に設けられるサブコレクタメサ
と、 前記サブコレクタメサ上に設けられ、該サブコレクタメ
サに接続されたコレクタ電極と、 前記コレクタ電極に接続された配線と、 前記サブコレクタメサ上に設けられ、コレクタ層、ベー
ス層、およびエミッタ層を含む主要部メサと、を備え、 前記ベース層は第１のIII−Ｖ族化合物半導体から構成
され、 前記エミッタ層は前記第１のIII−Ｖ族化合物半導体よ
りもエネルギーバンドギャップが大きい第２のIII−Ｖ
族化合物半導体から構成され、 前記主要部メサは、半導体結晶方位の〔０１１〕方向ま
たはこれと等価な方向に沿って伸びる側壁面を有し、 前記配線は、前記サブコレクタメサの縁を通過して前記
側壁面に交差する方向に伸びており、 前記縁は、前記主面に沿って伸びる１または複数の突起
を有する、バイポーラトランジスタ。 - 【請求項２】 前記複数の突起のそれぞれは複数の側面
を有しており、前記複数の側面のうち少なくとも一つの
側面は順メサ形状を有する、請求項１記載のバイポーラ
トランジスタ。 - 【請求項３】 前記複数の突起のそれぞれは複数の側面
を有しており、前記複数の側面のうち少なくとも一つの
側面の結晶面方位は、（００１）面またはこれと等価な
面である、請求項１記載のバイポーラトランジスタ。 - 【請求項４】 前記第１のIII−Ｖ族化合物半導体はＩ
ｎＧａＡｓであり、前記第２のIII−Ｖ族化合物半導体
はＩｎＰである、請求項１から３のいずれか一項に記載
のバイポーラトランジスタ。 - 【請求項５】 前記第１のIII−Ｖ族化合物半導体はＩ
ｎＧａＡｓであり、前記第２のIII−Ｖ族化合物半導体
はＧａＩｎＡｓＰもしくはＩｎＡｌＡｓである、請求項
１から３のいずれか一項に記載のバイポーラトランジス
タ。 - 【請求項６】 半導体基板上に半導体膜を形成する工程
と、 前記半導体膜上に、コレクタ層と、第１のIII−Ｖ族化
合物半導体から構成されるベース層と、前記第１のIII
−Ｖ族化合物半導体よりもエネルギーバンドギャップが
大きい第２のIII−Ｖ族化合物半導体から構成されるエ
ミッタ層とを含む主要部メサを形成する工程と、 サブコレクタメサを形成するためのマスク層を前記半導
体膜および前記主要メサ部上に形成する工程と、 前記マスク層を用いて前記半導体膜をウエットエッチン
グして、サブコレクタメサを形成する工程と、を備え、 前記マスク層は、複数の辺により画定される第１の平面
領域と、３または４の辺により画定される１または複数
の第２の平面領域とを有し、 前記第２の平面領域の一つの辺は、前記第１の平面領域
の一つの辺に接している、バイポーラトランジスタの製
造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002089587A JP3846347B2 (ja) | 2002-03-27 | 2002-03-27 | バイポーラトランジスタおよびその製造方法 |
| US10/394,663 US6828603B2 (en) | 2002-03-27 | 2003-03-24 | Hetero-bipolar transistor with a sub-collector layer having a first portion and plural second portions |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002089587A JP3846347B2 (ja) | 2002-03-27 | 2002-03-27 | バイポーラトランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003282585A true JP2003282585A (ja) | 2003-10-03 |
| JP3846347B2 JP3846347B2 (ja) | 2006-11-15 |
Family
ID=29235133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002089587A Expired - Fee Related JP3846347B2 (ja) | 2002-03-27 | 2002-03-27 | バイポーラトランジスタおよびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6828603B2 (ja) |
| JP (1) | JP3846347B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110739305A (zh) * | 2018-07-19 | 2020-01-31 | 株式会社村田制作所 | 半导体装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7364997B2 (en) * | 2005-07-07 | 2008-04-29 | Micron Technology, Inc. | Methods of forming integrated circuitry and methods of forming local interconnects |
| JP5907480B2 (ja) * | 2013-07-31 | 2016-04-26 | 株式会社村田製作所 | バイポーラトランジスタ及び半導体装置並びにバイポーラトランジスタの製造方法 |
| US10622465B2 (en) * | 2017-12-20 | 2020-04-14 | Qualcomm Incorporated | Heterojunction bipolar transistor (HBT) |
| US11990537B2 (en) | 2021-06-29 | 2024-05-21 | Win Semiconductors Corp. | Heterojunction bipolar transistor and power amplifier |
| CN113921598B (zh) * | 2021-08-25 | 2023-06-20 | 厦门市三安集成电路有限公司 | 一种hbt器件的金属连线方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4288852B2 (ja) | 2000-12-27 | 2009-07-01 | 住友電気工業株式会社 | バイポーラトランジスタの製造方法 |
-
2002
- 2002-03-27 JP JP2002089587A patent/JP3846347B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-24 US US10/394,663 patent/US6828603B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110739305A (zh) * | 2018-07-19 | 2020-01-31 | 株式会社村田制作所 | 半导体装置 |
| CN110739305B (zh) * | 2018-07-19 | 2023-10-03 | 株式会社村田制作所 | 半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030218184A1 (en) | 2003-11-27 |
| JP3846347B2 (ja) | 2006-11-15 |
| US6828603B2 (en) | 2004-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3319472B2 (ja) | 半導体装置とその製造方法 | |
| US4751195A (en) | Method of manufacturing a heterojunction bipolar transistor | |
| US7923754B2 (en) | Bipolar transistor | |
| JP4288852B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2003282585A (ja) | バイポーラトランジスタおよびその製造方法 | |
| US7541624B2 (en) | Flat profile structures for bipolar transistors | |
| US6531722B2 (en) | Bipolar transistor | |
| JP3565274B2 (ja) | バイポーラトランジスタ | |
| JP3843884B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP4026347B2 (ja) | 化合物半導体バイポーラトランジスタの製造方法 | |
| JP3873833B2 (ja) | ヘテロ接合バイポーラトランジスタ、及びヘテロ接合バイポーラトランジスタを製造する方法 | |
| JP4224980B2 (ja) | バイポーラトランジスタ | |
| JP3143965B2 (ja) | 半導体装置の製造方法 | |
| JP4930269B2 (ja) | 化合物半導体バイポーラトランジスタ | |
| EP1471580A2 (en) | Bipolar transistor and method of producing same | |
| JP3941538B2 (ja) | バイポーラトランジスタ | |
| JP3135003B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2001326229A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPH0737900A (ja) | 半導体装置およびその製造方法 | |
| JPH04287331A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH0571171B2 (ja) | ||
| JPH0290626A (ja) | 半導体装置の製造方法 | |
| JPH0426130A (ja) | 化合物半導体装置の製法 | |
| JPH0618207B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS6365670A (ja) | バイポ−ラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060630 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060801 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060814 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130901 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |