JP3873833B2 - ヘテロ接合バイポーラトランジスタ、及びヘテロ接合バイポーラトランジスタを製造する方法 - Google Patents
ヘテロ接合バイポーラトランジスタ、及びヘテロ接合バイポーラトランジスタを製造する方法 Download PDFInfo
- Publication number
- JP3873833B2 JP3873833B2 JP2002208843A JP2002208843A JP3873833B2 JP 3873833 B2 JP3873833 B2 JP 3873833B2 JP 2002208843 A JP2002208843 A JP 2002208843A JP 2002208843 A JP2002208843 A JP 2002208843A JP 3873833 B2 JP3873833 B2 JP 3873833B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- layer
- collector
- type
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 191
- 238000005530 etching Methods 0.000 claims description 88
- 150000001875 compounds Chemical class 0.000 claims description 71
- 238000000034 method Methods 0.000 claims description 56
- 239000000758 substrate Substances 0.000 claims description 50
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 19
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 239000000243 solution Substances 0.000 description 14
- 239000011259 mixed solution Substances 0.000 description 10
- 230000004048 modification Effects 0.000 description 10
- 238000012986 modification Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 239000000203 mixture Substances 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 6
- -1 for example Substances 0.000 description 6
- HJUGFYREWKUQJT-UHFFFAOYSA-N tetrabromomethane Chemical compound BrC(Br)(Br)Br HJUGFYREWKUQJT-UHFFFAOYSA-N 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 6
- 229910010272 inorganic material Inorganic materials 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 150000003377 silicon compounds Chemical class 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000004871 chemical beam epitaxy Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- HQWPLXHWEZZGKY-UHFFFAOYSA-N diethylzinc Chemical compound CC[Zn]CC HQWPLXHWEZZGKY-UHFFFAOYSA-N 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 2
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910021331 inorganic silicon compound Inorganic materials 0.000 description 1
- 238000004943 liquid phase epitaxy Methods 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/01—Manufacture or treatment
- H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/80—Heterojunction BJTs
- H10D10/821—Vertical heterojunction BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/137—Collector regions of BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/40—Crystalline structures
- H10D62/405—Orientations of crystalline planes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ヘテロ接合バイポーラトランジスタ、及びヘテロ接合バイポーラトランジスタを製造する方法に関する。
【０００２】
【従来の技術】
ヘテロ接合バイポーラトランジスタは、III−Ｖ族化合物半導体から構成されており、高い電流利得を達成できる。このトランジスタは、高周波特性と高速スイッチング特性に優れている。ヘテロ接合バイポーラトランジスタの一タイプは、エミッタにワイドバンドギャップを有する半導体を用いている。別のタイプは、ダブルヘテロ接合を備えるバイポーラトランジスタであり、バイポーラトランジスタは、ベース層の禁制帯幅は、コレクタの禁制帯幅及びエミッタの禁制帯幅より狭い。
【０００３】
【発明が解決しようとする課題】
発明者らは、ヘテロ接合バイポーラトランジスタの性能を更に向上させるためには、トランジスタのサイズを小さくすることが重要であると考えている。現在、発明者らは、ダブルヘテロ構造を有するバイポーラトランジスタを製造するための製造プロセスを開発している。このバイポーラトランジスタは、ＩｎＰ基板、ＩｎＧａＡｓサブコレクタ、ＩｎＰコレクタ、ＩｎＧａＡｓベース、ＩｎＰエミッタ、及びＩｎＧａＡｓエミッタコンタクトを有している。この開発において、ベースと同じマスク層を用いてＩｎＰ膜をエッチングする場合、コレクタは、マスク層の形状より小さくなる。発明者らは、今後、微細なトランジスタを作製していくとき、コレクタの真性領域も小さくなり、これにより、トランジスタが微細になるにつれてコレクタ抵抗が増大する可能性があることを発見した。
【０００４】
そこで、本発明の目的は、トランジスタが微細になるにつれて生じる可能性のあるコレクタ抵抗の増大を縮小できる構造を有するヘテロ接合バイポーラトランジスタ、及びこのトランジスタを製造する方法を提供することとした。
【０００５】
【課題を解決するための手段】
本発明の一側面は、コレクタ、ベース及びエミッタを備えるヘテロバイポーラトランジスタを製造する方法に係わる。ベースの化合物半導体の禁制帯幅は、コレクタの化合物半導体の禁制帯幅及びエミッタの化合物半導体の禁制帯幅より小さい。この方法は、(ａ)コレクタのための第１の化合物半導体膜、ベースのための第２の化合物半導体膜、及びエミッタのための第３の化合物半導体膜を基板上に備える基板生産物を準備する工程と、(ｂ)第３の化合物半導体膜をエッチングする工程と、(ｃ)マスク層を用いて第２の化合物半導体膜をエッチングする工程と、(ｅ)別のマスク層を形成する工程と、(ｆ)別のマスク層を用いて第１の化合物半導体膜をエッチングする工程と、を備える。別のマスク層の形状は、第１の種類の辺と、第２の種類の辺と、第３の種類の辺とを含む複数の辺から実質的に構成される図形により表されている。第１の種類の辺は、＜０１１＞方向に伸びる。第２の種類の辺は、＜０１−１＞方向に伸びる。第３の種類の辺は、第１及び第２の種類の辺のいずれか一方に交差する所定の軸に沿って伸びる。
【０００６】
マスク層を用いて第２の化合物半導体膜をエッチングすると共に別のマスク層を用いて第１の化合物半導体をエッチングすることにより、コレクタ層の形状をベース層の形状に関連づけるように別のマスク層の形状を決定できる。
【０００７】
本発明の製造方法において、別のマスク層のために好適な形態においては、所定の軸は、＜０１０＞方向に向いていることができる。或いは、所定の軸は、第１及び第２の種類の辺のいずれか他方が伸びる方向に向いていることができる。
【０００８】
本発明の製造方法は、第２の化合物半導体膜をエッチングする工程に先だって、マスク層を形成する工程を更に備えることができる。マスク層は、＜０１０＞方向と異なる方向に伸びる複数の種類の辺から構成されている。
【０００９】
本発明の製造方法においては、第１の化合物半導体膜はＩｎＰ半導体を含むことができ、第１の化合物半導体膜は塩酸溶液を用いてエッチングされる。
【００１０】
本発明の別の側面は、ヘテロ接合バイポーラトランジスタに係わる。ヘテロ接合バイポーラトランジスタは、半導体基板と、コレクタ層と、ベース層と、エミッタ層とを備える。半導体基板は、主面上に第１及び第２の領域を有する。コレクタ層は、化合物半導体から構成され半導体基板の第１の領域上に設けられている。ベース層は、化合物半導体から構成され半導体基板の第２の領域上に設けられている。エミッタ層は、化合物半導体から構成され半導体基板上に設けられている。ベース層を構成する化合物半導体の禁制帯幅は、コレクタ層を構成する化合物半導体の禁制帯幅より狭い。ベース層を構成する化合物半導体の禁制帯幅は、エミッタ層を構成する化合物半導体の禁制帯幅より狭い。ベース層は、＜０１１＞方向に伸びる第１の種類の辺、＜０１−１＞方向に伸びる第２の種類の辺、及び＜０１０＞方向に伸びる第３の種類の辺を備える図形により実質的に表されている。第１の領域の面積は、第２の領域の面積と実質的に同じである。
【００１１】
ヘテロ接合バイポーラトランジスタは、半導体基板と、コレクタ層と、ベース層と、エミッタ層とを備える。コレクタ層は、化合物半導体から構成されている。ベース層は、化合物半導体から構成されている。エミッタ層は、化合物半導体から構成されており、半導体基板上に設けられている。ベース層を構成する化合物半導体の禁制帯幅は、コレクタ層を構成する化合物半導体の禁制帯幅より狭く。ベース層を構成する化合物半導体の禁制帯幅は、エミッタ層を構成する化合物半導体の禁制帯幅より狭い。
【００１２】
コレクタ層は、＜０１１＞方向に伸びる第１の種類の辺、＜０１−１＞方向に伸びる第２の種類の辺、及び＜０１０＞方向に伸びる第３の種類の辺を備える図形により実質的に表されている。第３の種類の辺の長さは、第１及び第２の種類の辺の各々における辺の長さより短い。
【００１３】
或いは、コレクタ層は、＜０１１＞方向に伸びる第１の種類の辺、＜０１−１＞方向に伸びる第２の種類の辺、及び＜０１０＞方向に伸びる第３の種類の辺を備える図形により実質的に表されている。ベース層は、＜０１１＞方向に伸びる第４の種類の辺、＜０１−１＞方向に伸びる第５の種類の辺、及び＜０１０＞方向に伸びる第６の種類の辺を備える図形により実質的に表されている。第３の種類の辺の長さと第６の種類の辺の長さとの比は、０．２５以上１．４以下である。
【００１４】
これらのヘテロ接合バイポーラトランジスタは、トランジスタが微細になるにつれて生じる可能性のあるコレクタ抵抗の増大を縮小できる構造を提供できる。
【００１５】
本発明のヘテロ接合バイポーラトランジスタにおいては、半導体基板、コレクタ層及びエミッタ層は、ＩｎＰ半導体を含むことができる。ベースはＩｎＧａＡｓ半導体を含むことができる。
【００１６】
本発明の上記の目的及び他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述からより容易に明らかになる。
【００１７】
【発明の実施の形態】
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明のダブルヘテロ接合バイポーラトランジスタ、及びこのトランジスタを製造する方法に係わる実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【００１８】
(第１の実施の形態)
図１(ａ)〜図１(ｃ)、本発明の実施の形態に係わるダブルヘテロ接合バイポーラトランジスタ(以下、トランジスタと記す)を製造する方法の工程断面を示す図面である。
【００１９】
図１(ａ)に示されるように、半絶縁性ＩｎＰ基板２といった半導体基板を準備する。半絶縁性ＩｎＰ基板２は主面２ａを有しており、主面２ａの(１００)面を有する。
【００２０】
（結晶成長工程）
図１(ｂ)は、結晶成長工程を示す。この工程において、ＩｎＰ基板２の主面２ａ上に、サブコレクタ(ＳＣ)半導体膜４、コレクタ(Ｃ)半導体膜６、コレクタ傾斜(ＣＧ)半導体膜８、ベース(Ｂ)半導体膜１０、エミッタ(Ｅ)半導体膜１２及びエミッタコンタクト(ＥＣ)半導体膜１４を順次に成長する。これらの半導体膜２、４、６、８、１０、１２、１４の各々は、III−Ｖ族化合物半導体から構成されており、例えば、有機金属化学気相堆積(Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ)装置を用いて、エピタキシャル成長される。これらの半導体膜を形成するための原料として、トリエチルガリウム(Triethyl Gallium：ＴＥＧａ)、トリメチルインジウム(Trimethyl Indium：ＴＭＩｎ)、アルシン(ＡｓＨ3)、及びホスフィン(ＰＨ3)を使用できる。これらの半導体膜の材料、ドーパント、膜厚、及びキャリア濃度を例示すれば、
半導体基板２：半絶縁性Ｆｅ添加ＩｎＰ
ＳＣ半導体膜４：Ｓｉ添加ＩｎＧａＡｓ、３００ｎｍ、２×１０19ｃｍ-3；
Ｃ半導体膜６：アンドープＩｎＰ、３３０ｎｍ；
ＣＧ半導体膜８：Ｓｉ添加ＩｎＧａＡｌＡｓ、５０ｎｍ、１×１０17ｃｍ-3；
Ｂ半導体膜１０：炭素添加ＩｎＧａＡｓ、５０ｎｍ、４×１０19ｃｍ-3；
Ｅ半導体膜１２：Ｓｉ添加ＩｎＰ、１０ｎｍ、４×１０18ｃｍ-3；
ＥＣ半導体膜１４：Ｓｉ添加ＩｎＧａＡｓ、２５０ｎｍ、４×１０19ｃｍ-3。
【００２１】
引き続いて説明されるトランジスタの製造方法では、ＳＣ半導体膜４、及びＢ半導体膜１０がＩｎxＧａ1-xＡｓ半導体より構成され、Ｃ半導体膜６がＩｎＰ半導体で構成され、ＣＧ半導体膜８がＩｎＧａＡｌＡｓ半導体で構成される。組成比ｘは、ＩｎＰ基板２に対して格子整合するように選択され、好ましくは０．５７である。格子整合とは、格子定数の差が約＋０．１〜−０．１％の場合を意味する。
【００２２】
半導体膜４、８、１２、１４はｎ型導電性を示す。この導電型の半導体膜を得るためには、ドーピング原料ＳｉＨ4が所定のキャリア濃度を得るように使用される。ＥＣ半導体膜１４のキャリア濃度を高くすることにより、エミッタ電極とＥＣ半導体層とのオーム性接触が容易に実現される。
【００２３】
また、アクセプタ不純物として炭素(Ｃ)をベース層５に添加できる。ｐ型導電型ベース層１０のためのドーパントとして、四臭化炭素(ＣＢｒ4)が使用される。炭素添加により、ベース層５の正孔濃度をより高くでき、結果として高周波特性の優れたトランジスタを提供できる。また、四臭化炭素に替えてジエチル亜鉛(Diethyl Zinc：ＤＥＺｎ)を使用できる。
【００２４】
これまで工程により、半導体膜２、４、６、８、１０、１２、１４を基板２上に備えるエピタキシャル基板生産物１６が得られる。
【００２５】
(第１のメサ工程)
図１(ｃ)は、第１のメサを形成する工程を示す図面である。第１のメサは、エミッタコンタクト層を含む。エピタキシャル基板生産物１６の主面１６ａ、つまり、ＥＣ半導体膜１４の主面上にエッチングマスク層１８を形成する。本実施の形態では、マスク層１８は、ＳｉＮといった絶縁性シリコン無機化合物膜からフォトリソグラフィ法により形成されている。
【００２６】
マスク層１８を形成した後に、ＩｎＰ基板２をエッチング液に浸す。エッチング液中のエッチャントにより、エミッタ膜１４の所定の部分がエッチングされる。エッチング液としてはリン酸(Ｈ3ＰＯ4)と過酸化水素水(Ｈ2Ｏ2)と純水(Ｈ2Ｏ)との混合液(Ｈ3ＰＯ4：Ｈ2Ｏ2：Ｈ2Ｏ＝５：１：１０)を使用できる。この混合液は、エッチング選択性(etching selectivity)を示す。この混合液を用いるエッチングでは、ＩｎＰ半導体のＥ半導体膜に対するエッチングレートはＩｎＧａＡｓ半導体のＥＣ半導体膜に対するエッチングレートに比べて極めて遅い。故に、ＩｎＧａＡｓ膜をＩｎＰ膜に対して選択的に除去できる。この工程により、図２(ａ)に示されるように、エミッタコンタクト層１４ａが形成される。エッチングを終了した後に、マスク層１８を除く。
【００２７】
図２(ａ)は、ＥＣメサ工程において作製されたＥＣメサを示す平面図である。図２(ｂ)は、図２(ａ)におけるI−I線に沿った断面図を示しており、図２(ｃ)は、図２(ａ)におけるII−II線に沿った断面図を示している。ＥＣメサ１４ａは、[０１−１]方向に伸びる順メサ構造の側面１４ｂ及び１４ｃと、[０１１]方向に伸びる逆メサ構造の側面１４ｄ及び１４ｅとを備える。図２(ａ)に示された実施例では、ＥＣメサの形状はほぼ矩形であり、Ｅ半導体膜１２の主面上の第１の領域に設けられている。
【００２８】
(第２のメサ工程)
図３(ａ)〜図３(ｃ)は、第２のメサを形成する工程を示す図面である。第２のメサは、エミッタ層、ベース層、及びコレクタ傾斜層を含む。図３(ａ)を参照すると、Ｂ半導体膜１２の主面上にエッチングマスク層２０を形成する。本実施の形態では、マスク層２０はＳｉＮといった絶縁性無機シリコン化合物膜からフォトリソグラフィ法により形成されている。マスク層２０は、エミッタコンタクトメサを覆うように、Ｅ半導体膜１２の主面上の第１の領域を含む第２の領域に設けられている。
【００２９】
マスク層２０を形成した後に、ＩｎＰ基板２をエッチング液に浸す。エッチング液中のエッチャントにより、Ｅ半導体膜１２の所定の部分がエッチングされる。エッチング液としては塩酸と純水との混合液(ＨＣｌ：Ｈ2Ｏ＝３：５)を使用できる。この混合液は、エッチング選択性を示す。この混合液を用いるエッチングでは、ＩｎＧａＡｓ半導体のＢ半導体膜に対するエッチングレートはＩｎＰ半導体のＥ半導体膜に対するエッチングレートに比べて極めて遅い。故に、ＩｎＰ膜をＩｎＧａＡｓ膜に対して選択的に除去できる。この工程により、図３(ａ)に示されるように、エミッタ層１２ａが形成される。
【００３０】
次いで、マスク層２０を除去すること無く、基板を別のエッチング液に浸す。このエッチング液中のエッチャントにより、Ｂ半導体膜１０の所定の部分がエッチングされる。エッチング液としてはエッチング液としてはリン酸(Ｈ3ＰＯ4)と過酸化水素水(Ｈ2Ｏ2)と純水(Ｈ2Ｏ)との混合液(Ｈ3ＰＯ4：Ｈ2Ｏ2：Ｈ2Ｏ＝５：１：１０)を使用できる。この混合液は、エッチング選択性を示す。この混合液を用いるエッチングでは、ＩｎＰ半導体のＥ半導体層１２ａのエッチングレートは、ＩｎＧａＡｓ半導体のＢ半導体膜及びＩｎＧａＡｌＡｓ半導体のＣＧ半導体膜８に対するエッチングレートに比べて極めて遅い。故に、ＩｎＰ膜に対してＩｎＧａＡｓ膜及びＩｎＧａＡｌＡｓ半導体膜を選択的に除去できる。この工程により、図３(ｂ)に示されるように、ベース層１０ａ及びコレクタ傾斜層８ａが形成される。これらのエッチング工程が終了した後に、図３(ｃ)に示すように、マスク層２０を除去する。
【００３１】
図４は、エミッタベースメサを示す平面図である。図４においては、エミッタベースメサ２２上には、エッチングマスク層２０が残されている。エミッタベースメサ２２は、エミッタ層１２ａ、ベース層１０ａ、及びコレクタ傾斜層８ａを備える。エッチングマスク層２０の形状は、ほぼ矩形であり、[０１１]方向に伸びる一対の辺と、[０１−１]方向に伸びる一対の辺とを有している。一方、エミッタベースメサ２２は、マスク層２０の４頂点の近傍において、マスク層２０の下までエッチングが進行してアンダーカットが形成されて、実質的に八角形の形状を有する。この結果、エミッタベースメサ２２は、[０１１]方向に伸びる一対の第１の辺２２ａ及び２２ｂと、[０１−１]方向に伸びる一対の第２の辺２２ｃ及び２２ｄと、＜０１０＞方向に伸びる複数の第３の辺２２ｅ〜２２ｈとを備える図形から実質的に構成されている。第３の辺２２ｅ〜２２ｈの各々は、対応する第１の辺と対応する第２の辺とに接続されている。例えば、第３の辺２２ｅは、第１の辺２２ａの一端と第２の辺２２ｃの一端との間に設けられており、また、第１の辺２２ａと第２の辺２２ｃと接続している。
【００３２】
(コレクタマスク工程)
図５(ａ)、図５(ｂ)、図６(ａ)及び図６(ｂ)は、コレクタマスク層を形成する工程を示す図面である。この工程では、コレクタ層を形成するためのエッチングマスク層を形成する。図５(ａ)を参照すると、Ｃ半導体膜６、エミッタコンタクト層１４ａ及び第２のメサ２２上に、ＳｉＮ膜といった絶縁性シリコン無機化合物膜２４が形成される。絶縁性シリコン無機化合物膜２４上に、マスク層２６を形成する。マスク層２６は、図６(ａ)に示されるフォトマスク３０を介して感光性レジスト膜を露光することにより形成される。マスク層２６をマスクとして用いて、絶縁性シリコン無機化合物膜２４をドライエッチングする。ドライエッチングが終了した後にマスク層２６を除去すると、コレクタマスク層３２が形成される。
【００３３】
図６(ａ)は、フォトマスクのマスクパターンを示す平面図である。図６(ａ)を参照すると、フォトマスク３０のマスクパターン２８は、実質的には、領域Ｒ(第１のエリア部分)と複数の領域Ｔ1〜Ｔ4(第２のエリア部分)とを備える。領域Ｒは、形成されるべきコレクタ層の形状に関連づけられている。領域Ｒは、図中に示すｘ方向に伸びる一対の線Ｓ11及びＳ13と、ｙ方向に伸びる一対の別の線Ｓ12及びＳ14とによって規定される。また、領域Ｔ1〜Ｔ4の各々は、鋭角を形成する辺Ｓ1及びＳ2と、辺Ｓ1を辺Ｓ2に接続する辺Ｓ3(破線で描かれている)とにより画定される三角形である。領域Ｔ1〜Ｔ4は、領域Ｒに接するように配置されている。図６を参照すると、領域Ｔ1の辺Ｓ3は領域Ｒの辺Ｓ11と接している。辺Ｓ1は、基準線２８ａ上に位置しており、基準線２８ａ上には領域Ｒの辺Ｓ12も位置している。領域Ｔ4の辺Ｓ3は領域Ｒの辺Ｓ13と接している。領域Ｔ4の辺Ｓ1は、ｘ方向に伸びる基準線２８ａ上に位置している。領域Ｒの辺Ｓ12は、領域Ｔ1の辺Ｓ1及び領域Ｔ4の辺Ｓ1に接続されて、一本の線分を形成する。また、領域Ｔ2の辺Ｓ3は領域Ｒの辺Ｓ11と接している。領域Ｔ2の辺Ｓ1は、基準線２８ｂ上に位置している。領域Ｔ3の辺Ｓ3は領域Ｒの辺Ｓ13と接している。領域Ｔ3の辺Ｓ1は、基準線２８ｂ上に位置している。領域Ｒの辺Ｓ14は領域Ｔ2の辺Ｓ1及び領域Ｔ3の辺Ｓ1に接続され、一本の線分を形成する。図６(ａ)に示されるように、領域Ｔ1〜Ｔ4の各々は、辺Ｓ1及び辺Ｓ3の交点を領域Ｒの４つの頂点２８ｃ〜２８ｆに位置合せするように配置されている。
【００３４】
図５(ｂ)はコレクタマスク工程における断面図を示しており、図６(ｂ)はコレクタマスク層、エミッタコンタクト層及び第２のメサを示す平面図である。図５(ｂ)及び図６(ｂ)を参照すると、コレクタマスク層３２は、エミッタコンタクト層１４ａだけでなく第２のメサ２２の側面を覆うように設けられている。この覆いにより、コレクタマスク層３２を用いて行われるエッチング工程において、第２のメサ２２がエッチングされることが防止される。コレクタマスク層３２は、パターン２８の形状が反映された形状を有しているが、パターン２８の頂点に対応する部分は解像度不足のために丸まっている。
【００３５】
図６(ｂ)に示されるように、コレクタマスク層３２は、第２のメサ２２のエッジ２２ａに沿って伸びる辺３２ａと、エッジ２２ｂに沿って伸びる辺３２ｂと、エッジ２２ｃに沿って伸びる辺３２ｃと、エッジ２２ｄに沿って伸びる辺３２ｄとを有しており、また、辺３２ｃから突出する延出部３２ｅ及び３２ｆと、辺３２ｄから突出する延出部３２ｇ及び３２ｈとを有する。延出部３２ｅ〜３２ｈは、第２のメサ２２の＜０１０＞方向に伸びるエッジ２２ｅ〜２２ｈの位置に合わせて設けられている。延出部の例示的な寸法を示せば、Ｄ1＝Ｄ2＝０．３マイクロメートルである。
【００３６】
(コレクタエッチング工程)
コレクタマスク層３２を形成した後に、ＩｎＰ基板２をエッチング液に浸す。このエッチング液中のエッチャントにより、Ｃ半導体膜６の所定の部分がエッチングされる。エッチング液としては塩酸と純水との混合液(ＨＣｌ：Ｈ2Ｏ＝１：１)を使用できる。この混合液は、エッチング選択性を示す。この混合液を用いるエッチングでは、ＩｎＧａＡｓ半導体のＳＣ半導体膜に対するエッチングレートはＩｎＰ半導体のＣ半導体膜のエッチングレートに比べて極めて遅い。故に、ＩｎＰ膜をＩｎＧａＡｓ膜に対して選択的に除去できる。
【００３７】
図７(ａ)〜図７(ｃ)は、コレクタ半導体膜のエッチングが進行する様子を撮影したＳＥＭ写真のスケッチを示す。図７(ａ)は、８０秒のエッチング処理を受けたコレクタ半導体膜６１を示す。エッチングされたコレクタ半導体膜６１では、マスク層３２の延出部３２ｅ〜３２ｈ下にサイドエッチ部が形成されている。図７(ｂ)は、１２０秒のエッチング処理を受けたコレクタ半導体膜６２を示す。エッチングされたコレクタ半導体膜６２では、マスク層３２の延出部３２ｅ〜３２ｈ下のサイドエッチが更に進行している。＜００１＞方向のエッチングレートが＜０１１＞方向のエッチングレートに比べて大きいことを示している。図７(ｃ)は、１６０秒のエッチング処理を受けたコレクタ半導体膜６３を示す。エッチングされたコレクタ半導体膜６３では、マスク層３２の延出部３２ｅ〜３２ｈ下にサイドエッチが進行しており、コレクタ半導体膜６３の形状は、ベースメサの形状とほぼ同じ大きさである。
【００３８】
図７(ｃ)のエッチングパターンを図７(ａ)のエッチングパターンと比較すると、＜０１１＞方向に伸びるエッジは、ほとんどエッチングされていない。図７(ａ)〜図７(ｃ)に示されたエッチング進行の過程は、コレクタ半導体膜の厚さに適切な延出部の寸法を選べば、エッチングされたコレクタ半導体膜のエッジの位置をベースメサのエッジの位置に対して調整できることを示している。
【００３９】
マスク層３２は、ベースメサ２２の側面を覆っているので、エッチャントによってベースメサ２２内の半導体層８ａ、１０ａ、１２ａがエッチングされることはない。
【００４０】
図８(ａ)及び図８(ｂ)は、コレクタエッチング工程を示す断面図である。コレクタエッチング工程では、コレクタ半導体膜６がコレクタマスク層３２を用いてエッチングされ、コレクタ層６ａが形成される。
【００４１】
図９(ａ)は、エッチングにより形成されたコレクタメサのＳＥＭ写真のスケッチを示す平面図である。図９(ｂ)は、エッチングにより形成されたコレクタメサのＳＥＭ写真のスケッチを示す斜視図である。コレクタメサ３３において、[０１−１]方向に伸びるエッジ３３ｂは順テーパを有しており、このエッジ３３ｂには(１１１)面が現れている。[０１１]方向に伸びるエッジ３３ｄは逆テーパを有しており、このエッジ３３ｄには(１１１)面が現れている。[００１]方向に伸びるエッジ３３ｃは逆テーパを有しており、このエッジ３３ｃには(００１)面が現れている。
【００４２】
図１０(ａ)及び図１０(ｂ)は、延出部を備えないコレクタマスク層、つまりほぼ矩形のコレクタマスク層を用いてコレクタ半導体膜をエッチングした後に得られるコレクタ層の形状を示す。図１０(ａ)及び図１０(ｂ)を参照すると、コレクタ層３４ａは、ベースメサ３４ｂの下に大きくサイドエッチされている。このコレクタ層３４ａのサイドエッチは、コレクタ半導体膜を確実にエッチングするために不可避である。図１０(ａ)に示されたコレクタ層を図９(ａ)に示されたコレクタ層の形状と比べると、コレクタ層３４ａの＜００１＞方向に伸びるエッジは、ベースメサ３４ｂの＜００１＞方向に伸びるエッジから大きく離れており、エミッタ層３４ｃにかなり近づいている。故に、この構造のトランジスタを小型化すると、コレクタ層の形状に起因するコレクタ抵抗の増大が生じる可能性がある。
【００４３】
(サブコレクタメサ工程)
図１１(ａ)及び図１１(ｂ)は、サブコレクタメサを形成する工程を示す図面である。図１１(ａ)を参照すると、エッチングマスク層３６を形成する。本実施の形態では、マスク層３６はＳｉＮといった絶縁性シリコン無機化合物膜からフォトリソグラフィ法により形成されている。マスク層３６は、エミッタコンタクトメサ、ベースメサ、及びコレクタメサを覆うようにＳＣ半導体膜４の主面上に設けられている。
【００４４】
マスク層３６を形成した後に、ＳＣ半導体膜４をエッチングするために、ＩｎＰ基板２をエッチング液に浸す。エッチング液中のエッチャントにより、ＳＣ半導体膜４の所定の部分がエッチングされる。エッチング液としてはリン酸(Ｈ3ＰＯ4)と過酸化水素水(Ｈ2Ｏ2)と純水(Ｈ2Ｏ)との混合液(Ｈ3ＰＯ4：Ｈ2Ｏ2：Ｈ2Ｏ＝５：１：１０)を使用できる。この混合液は、エッチング選択性を示す。この混合液を用いるエッチングでは、ＩｎＰ半導体の基板に対するエッチングレートはＩｎＧａＡｓ半導体のＳＣ半導体膜に対するエッチングレートに比べて極めて遅い。故に、ＩｎＧａＡｓ膜をＩｎＰ膜に対して選択的に除去できる。このエッチングの結果、基板２が露出する。この工程により、図１１(ａ)及び図１１(ｂ)に示されるように、サブコレクタ層４ａが形成される。エッチングを終了した後に、マスク層３６を除く。
【００４５】
なお、このエッチング液を行うために、硫酸系エッチャントを用いることができる。エッチング液は、硫酸系エッチャントを含み、硫酸(Ｈ2ＳＯ4)と過酸化水素水(Ｈ2Ｏ2)と純水(Ｈ2Ｏ)が混合された混合液(Ｈ2ＳＯ4：Ｈ2Ｏ2：Ｈ2Ｏ＝１：１：５００)である。
【００４６】
サブコレクタメサが形成されると、トランジスタ毎に分離されたサブコレクタ層４ａが得られる。サブコレクタ層４ａの分離により、ＩｎＰ基板２上に形成される複数個のＨＢＴが互いに電気的に分離される。
【００４７】
(電極形成工程)
引き続いて、コレクタ、ベースおよびエミッタのための電極を形成する工程を実施する。図１２(ａ)及び図１２(ｂ)を参照すると、サブコレクタ層４ａ、ベース層１２ａ及びエミッタコンタクト層１４ａ上に電極を形成するための工程が示されている。窒化ケイ素ＳｉＮ(Ｓｉ3Ｎ4)膜といった絶縁性シリコン化合物から形成される絶縁膜を、サブコレクタ層４ａ、ベース層１２ａ、及びエミッタコンタクト層１４ａ上に形成する。絶縁膜上に、レジスト層といったエッチングマスク層４０を形成する。マスク層４０を用いて、絶縁膜から絶縁層３８を形成する。絶縁層３８及びエッチングマスク層４０は、ＩｎＰ基板２、サブコレクタ層４ａ、コレクタ層６ａ、ベースメサ２２、及びエミッタコンタクト層１４ａ上に形成される。エッチングマスク層４０は、サブコレクタ層４ａ、ベース層１２ａ、及びエミッタコンタクト層１４ａの各々上に所定の形状の開口４０ａ、４０ｂを有する。開口４０ａは、エミッタ電極及びベース電極を形成するために利用される。開口４０ｂは、コレクタ電極を形成するために利用される。
【００４８】
エッチングマスク層４０上に、チタン(Ｔｉ)膜、白金(Ｐｔ)膜、及び金(Ａｕ)膜を順に堆積して、金属膜４２を形成する。開口４０ａには、エミッタ電極のための金属膜４２ａ及びベース電極のための金属膜４２ｂが形成される。開口４０ｂは、コレクタ電極のための金属膜４２ｃが形成される。エッチングマスク層４０上には、金属膜４２ｄが形成される。開口４０ａにおいては、エミッタコンタクト層１４ａの［０１１］方向に伸びる縁は逆メサ構造であるので、これらのエミッタ縁下のベース層１２ａ上には、金属膜は堆積されない。したがって、エミッタ電極及びベース電極は、自己整合的に形成されるので、金属膜４２ａエミッタ電極とベース電極とが分離され得る。
【００４９】
金属膜４２ｄは、エッチングマスク層４０上に形成されているので、エッチングマスク層４０を剥離することにより除去される。リフトオフ法により、金属膜４２ａからエミッタ電極が形成され、金属膜４２ｂからベース電極が形成され、金属膜４２ｃからコレクタ電極が形成される。
【００５０】
(配線形成工程)
図１３は、トランジスタを示す平面図である。引き続いて、図１３を参照しながら、配線を形成する工程を説明する。図１４(ａ)及び図１４(ｂ)は、図１３に示された断面線に沿って取られたトランジスタを示す平面図である。ＩｎＰ基板２上に、各電極４４，４６，４８を覆うように絶縁性シリコン化合物膜といった絶縁膜を堆積する。この絶縁膜上に、レジスト膜／酸化ケイ素(ＳｉＯ2)膜／レジスト膜からなる３層の多層膜を形成する。この多層膜に、ベース電極４４及びコレクタ電極４６に対する配線２４及び２５を形成するための開口部を形成して多層膜マスクを得る。この多層膜マスクを用いて絶縁膜をエッチングして、ベース電極４４及びコレクタ電極４６に到達するスルーホールを形成する。この後に、Ａｌ膜といった配線膜を形成した後に、３層リフトオフ法によりレジスト膜上の金属膜を除去する。この結果、コレクタ配線５４、ベース配線５２が形成される。エミッタ配線５０を形成する工程においても、絶縁性シリコン化合物膜といった絶縁膜をＩｎＰ基板２上に形成する。配線５２，５４を形成した手順と同様の方法により、エミッタ配線５０を形成できる。
【００５１】
以上の工程により、トランジスタが得られる。図１３、図１４(ａ)及び図１４(ｂ)を参照すると、トランジスタ１ａは、半導体基板２ａと、サブコレクタ層４ａと、コレクタ層６ａと、コレクタ傾斜層８ａと、ベース層１０ａと、エミッタ層１２ａと、エミッタコンタクト層１４ａとを備える。エミッタ層１２ａは、化合物半導体から構成され半導体基板２上に設けられている。ベース層４ａを構成する化合物半導体の禁制帯幅は、コレクタ層６ａを構成する化合物半導体の禁制帯幅より狭い。ベース層１０ａを構成する化合物半導体の禁制帯幅は、エミッタ層１２ａを構成する化合物半導体の禁制帯幅より狭い。エミッタコンタクト層１４ａを構成する化合物半導体の禁制帯幅は、エミッタ層１２ａを構成する化合物半導体の禁制帯幅より狭い。トランジスタ１ａは、また、ベース電極４４，コレクタ電極４６，エミッタ電極４８を備える。トランジスタ１ａは、更に、エミッタ配線５０、ベース配線５２、コレクタ配線５４を備える。
【００５２】
本実施の形態におけるトランジスタ１ａにおいては、例えば、半導体基板２、コレクタ層６ａ及びエミッタ層１２ａは、ＩｎＰ半導体を含むことができる。ベース層１０ａはＩｎＧａＡｓ半導体を含むことができる。
【００５３】
図１３を再び参照すると、半導体基板２は、その主面上に第１及び第２の領域を有する。コレクタ層６ａは、化合物半導体から構成されており、半導体基板２の第１の領域２ａ上に設けられている。ベース層１０ａは、化合物半導体から構成されており、半導体基板２の第２の領域２ｂ上に設けられている。
【００５４】
本実施の形態のトランジスタ１ａでは、図１３に示される平面図において、コレクタ層６ａは実質的に８つの辺により表されており、ベース層１０ａは、実質的に８つの辺により表されている。コレクタ層６ａを実質的に規定する８つの辺は、それぞれ、ベース層１０ａを実質的に規定する８つの辺に対応づけられている。コレクタ層６ａを実質的に規定する任意の辺は、ベース層１０ａを実質的に規定する対応辺とほぼ同じ方向に伸びている、
本実施の形態のトランジスタ１ａでは、第１の領域２ａの面積は、第２の領域２ｂの面積と実質的に同じである。本発明の実施の形態の別の側面では、製造上にばらつきを考慮すると(第１の領域２ａの面積)／(第２の領域２ｂの面積)は、０．９以上１．１以下である。
【００５５】
本発明の実施の形態の更なる別の側面では、トランジスタ１ａでは、コレクタ層６ａは、＜０１１＞方向に伸びる第１の辺６ｂ、＜０１−１＞方向に伸びる第２の辺６ｃ、及び＜０１０＞方向に伸びる第３の辺６ｄを備える図形により実質的に表されている。第３の辺６ｄの長さは、第１の辺６ｂの長さより短い。第３の辺６ｄの長さは、第２の辺６ｃの長さより短い。ベース層１０ａ(又はベースメサ)は、＜０１１＞方向に伸びる第１の辺１０ｂ、＜０１−１＞方向に伸びる第２の辺１０ｃ、及び＜０１０＞方向に伸びる第３の辺１０ｄを備える図形により実質的に表されている。第３の辺１０ｄの長さは、第１の辺１０ｂの長さより短い。第３の辺１０ｄの長さは、第２の辺１０ｃの長さより短い。
【００５６】
製造上にばらつきを考慮すると、コレクタ層６ａの辺６ｄはベース層１０ａの辺１０ｄよりも内側に位置することもあり、ベース層１０ａの辺１０ｄはコレクタ層６ａの辺６ｄよりも内側に位置することもある。コレクタ層６ａがオーバーエッチングの場合、コレクタ層６ａの辺６ｄは、ベース層１０ａの辺１０ｄよりも内側に位置する。
【００５７】
本発明の実施の形態のまた更なる別の側面では、コレクタ層６ａの辺６ｄの長さとベース層１０ａの辺１０ｄとの比において、(コレクタ層６ａの辺６ｄ)／(ベース層１０ａの辺１０ｄ)は、０．９以上１．５以下であることが好ましい。
【００５８】
コレクタ層とベース層との関係が上記のような関係により表されるトランジスタでは、コレクタ抵抗の増加を低減でき、特に微細化されたトランジスタにおいて、コレクタ抵抗の増加を低減できる作用は重要になる。
【００５９】
(第２の実施の形態)
本実施の形態では、フォトマスクが有するパターンについて説明する。このフォトマスクは、コレクタエッチング工程で用いられるエッチングマスク層を形成するために用いられる。
【００６０】
図１５(ａ)は、第１の実施形態において用いられるフォトマスクが有するパターン２８を示す平面図である。図１５(ｂ)〜図１５(ｄ)は、第１の実施形態において用いられるフォトマスクが有するパターンの変形例を示す平面図である。図１５(ｂ)〜図１５(ｄ)の各々を用いると、第１の実施に形態において得られたコレクタ層の形状を実現できる。
【００６１】
図１５(ａ)〜図１５(ｄ)に示されたフォトマスク２８、６６，６８、７０が転写されたマスク層にパターンの形状は、＜０１１＞方向に伸びる第１の辺と、＜０１−１＞方向に伸びる第２の辺と、第１及び第２の辺のいずれか一方に交差する所定の軸に沿って伸びる第３の辺とを含む複数の辺から実質的に構成される図形により表されている。好適な実施例では、所定の軸は、第１及び第２の辺のいずれか他方が伸びる方向に向いている。或いは、所定の軸は、＜０１０＞方向に向いている。
【００６２】
図１５(ｂ)〜図１５(ｄ)を参照しながら、フォトマスクが有するパターンの変形例６６、６８、７０を具体的に説明する。
【００６３】
図１５(ｂ)を参照すると、変形例６６のパターンにおいては、マスクパターン６６は、実質的に、領域(第１のエリア部分)Ｒ1と複数の領域Ｕ1〜Ｕ4(第２のエリア部分)とを備える。領域Ｒ1は、形成されるべきコレクタ層の形状に関連づけられている。領域Ｕ1〜Ｕ4の各々は、領域Ｒ1の４つの頂点６６ｃ〜６６ｆに位置合せするように配置されている。
【００６４】
図１５(ｃ)を参照すると、変形例６８のパターンにおいて、マスクパターン６８は、実質的に、領域(第１のエリア部分)Ｒ2と複数の領域Ｖ1〜Ｖ4(第２のエリア部分)とを備える。領域Ｒ2は、形成されるべきコレクタ層の形状に関連づけられている。領域Ｖ1〜Ｖ4の各々は、領域Ｒ2の４つの頂点６８ｃ〜６８ｆに位置合せするように配置されている。
【００６５】
図１５(ｄ)を参照すると、変形例７０のパターンにおいて、マスクパターン７０は、実質的に、領域(第１のエリア部分)Ｒ3と複数の領域Ｗ1〜Ｗ4(第２のエリア部分)とを備える。領域Ｒ3は、形成されるべきコレクタ層の形状に関連づけられている。領域Ｒ1〜Ｒ3の各々は、領域Ｒに対応している。領域Ｗ1〜Ｗ4の各々は、領域Ｒ3の４つの頂点７０ｃ〜７０ｆに位置合せするように配置されている。
【００６６】
領域Ｕ1〜Ｕ4、Ｖ1〜Ｖ4、及びＷ1〜Ｗ4の各々は、鋭角を形成する辺Ｓ1及びＳ2と、辺Ｓ1を辺Ｓ2に接続する辺Ｓ3(破線で描かれている)とにより画定される三角形である。領域Ｕ1〜Ｕ4の各々は、領域Ｒ1に接するように配置されている。領域Ｖ1〜Ｖ4の各々は、領域Ｒ2に接するように配置されている。領域Ｗ1〜Ｗ4の各々は、領域Ｒ3に接するように配置されている。
【００６７】
フォトマスクが有するパターンの第２の領域は、コレクタマスク層３２における延出部３２ｅ〜３２ｈを形成するように設けられている。また、フォトマスクが有するパターンの第２の領域は、第２のメサ２２の＜０１０＞方向に伸びるエッジ２２ｅ〜２２ｈの位置に合わせて設けられている。
【００６８】
図１６(ａ)〜図１６(ｄ)は、第１の実施形態において用いられるフォトマスクが有するパターンの変形例を示す平面図である。図１６(ａ)〜図１６(ｄ)の各々を用いると、第１の実施に形態において得られたコレクタ層の形状を実現できる。延出部の形状は、三角形に限定されるものではなく、例えば、図１６(ａ)〜図１６(ｄ)に示される第２の領域の形状でも使用できる。図１６(ａ)〜図１６(ｄ)を参照しながら、フォトマスクが有するパターンの変形例７２、７４、７６、７８を具体的に説明する。
【００６９】
図１６(ａ)を参照すると、変形例７２のパターンにおいては、マスクパターン７２は、実質的には、領域(第１のエリア部分)Ｒ4と複数の領域Ｘ1〜Ｘ4(第２のエリア部分)とを備える。領域Ｒ4は、形成されるべきコレクタ層の形状に関連づけられている。領域Ｘ1〜Ｘ4の各々は、領域Ｒ4の４つの頂点７２ｃ〜７２ｆに位置合せするように配置されている。
【００７０】
図１６(ｂ)を参照すると、変形例７４のパターンにおいては、マスクパターン７４は、実質的には、領域(第１のエリア部分)Ｒ5と複数の領域 Ｙ1〜Ｙ4(第２のエリア部分)とを備える。領域Ｒ5は、形成されるべきコレクタ層の形状に関連づけられている。領域Ｙ1〜Ｙ4の各々は、領域Ｒ5の４つの頂点７４ｃ〜７４ｆに位置合せするように配置されている。
【００７１】
図１６(ｃ)を参照すると、変形例７６のパターンにおいて、マスクパターン７６は、実質的には、領域(第１のエリア部分)Ｒ6と複数の領域Ｚ1〜Ｚ4(第２のエリア部分)とを備える。領域Ｒ6は、形成されるべきコレクタ層の形状に関連づけられている。領域Ｚ1〜Ｚ4の各々は、領域Ｒ6の４つの頂点７６ｃ〜７６ｆに位置合せするように配置されている。
【００７２】
図１６(ｄ)を参照すると、変形例７８のパターンにおいて、マスクパターン７８は、実質的には、領域(第１のエリア部分)Ｒ7と複数の領域Ｑ1〜Ｑ4(第２のエリア部分)とを備える。領域Ｒ7は、形成されるべきコレクタ層の形状に関連づけられている。領域Ｑ1〜Ｑ4の各々は、領域Ｒに対応している。領域Ｑ1〜Ｑ4の各々は、領域Ｒ7の４つの頂点７８ｃ〜７８ｆに位置合せするように配置されている。
【００７３】
図１６(ａ)〜図１６(ｄ)に示される変形例７２、７４、７６、７８では、第２の領域の構成するいくつかの辺の各々は、第１の領域を構成するいくつの辺のいすかれと同じ方向に伸びている。
【００７４】
以上、いくつかの実施の形態に基づいて、本発明によるバイポーラトランジスタの製造方法を説明した。明らかなように、本発明は上記実施形態に限定されることなく種々の変形が可能である。例えば、領域Ｔ1〜Ｔ4の辺Ｓ1，Ｓ3の長さは適宜設定されて良い。また、第２の領域、例えば領域Ｔ1〜Ｔ4は、直角二等辺三角形、矩形に限らず変更することはできる。第２の領域の大きさは、コレクタ膜の厚さ、幅、長さに応じて決定される。つまり、コレクタ層の形状がベース層の形状と略同一となるように、エッチングマスク上のパターン形状を決定することが好ましい。
【００７５】
さらにまた、本発明によるトランジスタの製造方法及びトランジスタは、実施の形態において記述されたＩｎＰ系ヘテロ接合バイポーラトランジスタに限られない。例えば、ＧａＡｓ基板上に形成されるＡｌＧａＡｓ半導体／ＧａＡｓ半導体から構成されるバイポーラトランジスタにも適用し得る。
【００７６】
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることができることは、当業者によって認識される。実施の形態において示されたエッチング方法は、例示であり、記載された方法に限られない。また、実施の形態においては、半導体膜を形成するためにＭＯＣＶＤ法を用いたが、これに限られない。ＣＢＥ(Chemical Beam Epitaxy)法、及び液相エピタキシー法といった他の気相エピタキシー法を使用できる。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【００７７】
【発明の効果】
以上説明したように、本発明のヘテロ接合バイポーラトランジスタ、及びこのトランジスタを製造する方法によれば、トランジスタが微細になるにつれて生じる可能性のあるコレクタ抵抗の増大を縮小できる構造が提供される。
【図面の簡単な説明】
【図１】図１(ａ)〜図１(ｃ)、本発明の実施の形態に係わるダブルヘテロ接合バイポーラトランジスタを製造する方法の工程断面を示す図面である。
【図２】図２(ａ)は、ＥＣメサ工程において作製されたＥＣメサを示す平面図である。図２(ｂ)は、図２(ａ)におけるI−I線に沿った断面図を示しており、図２(ｃ)は、図２(ａ)におけるII−II線に沿った断面図を示している。
【図３】図３(ａ)〜図３(ｃ)は、第２のメサを形成する工程を示す図面である。
【図４】図４は、エミッタベースメサを示す平面図である。
【図５】図５(ａ)及び図５(ｂ)は、コレクタマスク層を形成する工程を示す図面である。
【図６】図６(ａ)は、コレクタマスクを形成する工程を示す図面である。図６(ｂ)は、コレクタマスク層を形成する工程を示す図面である。
【図７】図７(ａ)〜図７(ｃ)は、コレクタ半導体膜のエッチングが進行する様子を撮影したＳＥＭ写真のスケッチを示す図面である。
【図８】図８(ａ)及び図８(ｂ)は、コレクタエッチング工程を示す断面図である。
【図９】図９(ａ)は、エッチングにより形成されたコレクタメサのＳＥＭ写真のスケッチを示す平面図である。図９(ｂ)は、エッチングにより形成されたコレクタメサのＳＥＭ写真のスケッチを示す斜視図である。
【図１０】図１０(ａ)及び図１０(ｂ)は、延出部を備えないマスク層を用いてコレクタ半導体膜をエッチングした後に得られるコレクタ層の形状を示す図面である。
【図１１】図１１(ａ)及び図１１(ｂ)は、サブコレクタメサを形成する工程を示す図面である。
【図１２】図１２(ａ)及び図１２(ｂ)は、コレクタ、ベースおよびエミッタのための電極を形成する工程を示す図面である。
【図１３】図１３は、トランジスタを示す平面図である。
【図１４】図１４(ａ)は、図１３に示されたIII−III線に沿って取られたトランジスタを示す断面図である。図１４(ｂ)は、図１３に示されたIＶ−IＶ線に沿って取られたトランジスタを示す断面図である。
【図１５】図１５(ａ)〜図１５(ｄ)は、第１の実施形態において用いられるフォトマスクが有するパターンの変形例を示す平面図である。
【図１６】図１６(ａ)〜図１６(ｄ)は、第１の実施形態において用いられるフォトマスクが有するパターンの変形例を示す平面図である。
【符号の説明】
２…半導体基板、４…ＳＣ半導体膜、６…Ｃ半導体膜、８…ＣＧ半導体膜、１０…Ｂ半導体膜、１２…Ｅ半導体膜、１４…ＥＣ半導体膜、４ａ…サブコレクタ層、６ａ…コレクタ層、８ａ…コレクタ傾斜層、１０ａ…ベース層、１２ａ…エミッタ層、１４ａ…エミッタコンタクト層、２２…エミッタベースメサ、２４ａ…コレクタマスク層、３０…フォトマスク、２８、６６、６８、７０、７２、７４、７６、７８…マスクパターン、４４…ベース電極、４６…コレクタ電極、４８…エミッタ電極、５４…コレクタ配線、５２…ベース配線、５０…エミッタ配線、
【発明の属する技術分野】
本発明は、ヘテロ接合バイポーラトランジスタ、及びヘテロ接合バイポーラトランジスタを製造する方法に関する。
【０００２】
【従来の技術】
ヘテロ接合バイポーラトランジスタは、III−Ｖ族化合物半導体から構成されており、高い電流利得を達成できる。このトランジスタは、高周波特性と高速スイッチング特性に優れている。ヘテロ接合バイポーラトランジスタの一タイプは、エミッタにワイドバンドギャップを有する半導体を用いている。別のタイプは、ダブルヘテロ接合を備えるバイポーラトランジスタであり、バイポーラトランジスタは、ベース層の禁制帯幅は、コレクタの禁制帯幅及びエミッタの禁制帯幅より狭い。
【０００３】
【発明が解決しようとする課題】
発明者らは、ヘテロ接合バイポーラトランジスタの性能を更に向上させるためには、トランジスタのサイズを小さくすることが重要であると考えている。現在、発明者らは、ダブルヘテロ構造を有するバイポーラトランジスタを製造するための製造プロセスを開発している。このバイポーラトランジスタは、ＩｎＰ基板、ＩｎＧａＡｓサブコレクタ、ＩｎＰコレクタ、ＩｎＧａＡｓベース、ＩｎＰエミッタ、及びＩｎＧａＡｓエミッタコンタクトを有している。この開発において、ベースと同じマスク層を用いてＩｎＰ膜をエッチングする場合、コレクタは、マスク層の形状より小さくなる。発明者らは、今後、微細なトランジスタを作製していくとき、コレクタの真性領域も小さくなり、これにより、トランジスタが微細になるにつれてコレクタ抵抗が増大する可能性があることを発見した。
【０００４】
そこで、本発明の目的は、トランジスタが微細になるにつれて生じる可能性のあるコレクタ抵抗の増大を縮小できる構造を有するヘテロ接合バイポーラトランジスタ、及びこのトランジスタを製造する方法を提供することとした。
【０００５】
【課題を解決するための手段】
本発明の一側面は、コレクタ、ベース及びエミッタを備えるヘテロバイポーラトランジスタを製造する方法に係わる。ベースの化合物半導体の禁制帯幅は、コレクタの化合物半導体の禁制帯幅及びエミッタの化合物半導体の禁制帯幅より小さい。この方法は、(ａ)コレクタのための第１の化合物半導体膜、ベースのための第２の化合物半導体膜、及びエミッタのための第３の化合物半導体膜を基板上に備える基板生産物を準備する工程と、(ｂ)第３の化合物半導体膜をエッチングする工程と、(ｃ)マスク層を用いて第２の化合物半導体膜をエッチングする工程と、(ｅ)別のマスク層を形成する工程と、(ｆ)別のマスク層を用いて第１の化合物半導体膜をエッチングする工程と、を備える。別のマスク層の形状は、第１の種類の辺と、第２の種類の辺と、第３の種類の辺とを含む複数の辺から実質的に構成される図形により表されている。第１の種類の辺は、＜０１１＞方向に伸びる。第２の種類の辺は、＜０１−１＞方向に伸びる。第３の種類の辺は、第１及び第２の種類の辺のいずれか一方に交差する所定の軸に沿って伸びる。
【０００６】
マスク層を用いて第２の化合物半導体膜をエッチングすると共に別のマスク層を用いて第１の化合物半導体をエッチングすることにより、コレクタ層の形状をベース層の形状に関連づけるように別のマスク層の形状を決定できる。
【０００７】
本発明の製造方法において、別のマスク層のために好適な形態においては、所定の軸は、＜０１０＞方向に向いていることができる。或いは、所定の軸は、第１及び第２の種類の辺のいずれか他方が伸びる方向に向いていることができる。
【０００８】
本発明の製造方法は、第２の化合物半導体膜をエッチングする工程に先だって、マスク層を形成する工程を更に備えることができる。マスク層は、＜０１０＞方向と異なる方向に伸びる複数の種類の辺から構成されている。
【０００９】
本発明の製造方法においては、第１の化合物半導体膜はＩｎＰ半導体を含むことができ、第１の化合物半導体膜は塩酸溶液を用いてエッチングされる。
【００１０】
本発明の別の側面は、ヘテロ接合バイポーラトランジスタに係わる。ヘテロ接合バイポーラトランジスタは、半導体基板と、コレクタ層と、ベース層と、エミッタ層とを備える。半導体基板は、主面上に第１及び第２の領域を有する。コレクタ層は、化合物半導体から構成され半導体基板の第１の領域上に設けられている。ベース層は、化合物半導体から構成され半導体基板の第２の領域上に設けられている。エミッタ層は、化合物半導体から構成され半導体基板上に設けられている。ベース層を構成する化合物半導体の禁制帯幅は、コレクタ層を構成する化合物半導体の禁制帯幅より狭い。ベース層を構成する化合物半導体の禁制帯幅は、エミッタ層を構成する化合物半導体の禁制帯幅より狭い。ベース層は、＜０１１＞方向に伸びる第１の種類の辺、＜０１−１＞方向に伸びる第２の種類の辺、及び＜０１０＞方向に伸びる第３の種類の辺を備える図形により実質的に表されている。第１の領域の面積は、第２の領域の面積と実質的に同じである。
【００１１】
ヘテロ接合バイポーラトランジスタは、半導体基板と、コレクタ層と、ベース層と、エミッタ層とを備える。コレクタ層は、化合物半導体から構成されている。ベース層は、化合物半導体から構成されている。エミッタ層は、化合物半導体から構成されており、半導体基板上に設けられている。ベース層を構成する化合物半導体の禁制帯幅は、コレクタ層を構成する化合物半導体の禁制帯幅より狭く。ベース層を構成する化合物半導体の禁制帯幅は、エミッタ層を構成する化合物半導体の禁制帯幅より狭い。
【００１２】
コレクタ層は、＜０１１＞方向に伸びる第１の種類の辺、＜０１−１＞方向に伸びる第２の種類の辺、及び＜０１０＞方向に伸びる第３の種類の辺を備える図形により実質的に表されている。第３の種類の辺の長さは、第１及び第２の種類の辺の各々における辺の長さより短い。
【００１３】
或いは、コレクタ層は、＜０１１＞方向に伸びる第１の種類の辺、＜０１−１＞方向に伸びる第２の種類の辺、及び＜０１０＞方向に伸びる第３の種類の辺を備える図形により実質的に表されている。ベース層は、＜０１１＞方向に伸びる第４の種類の辺、＜０１−１＞方向に伸びる第５の種類の辺、及び＜０１０＞方向に伸びる第６の種類の辺を備える図形により実質的に表されている。第３の種類の辺の長さと第６の種類の辺の長さとの比は、０．２５以上１．４以下である。
【００１４】
これらのヘテロ接合バイポーラトランジスタは、トランジスタが微細になるにつれて生じる可能性のあるコレクタ抵抗の増大を縮小できる構造を提供できる。
【００１５】
本発明のヘテロ接合バイポーラトランジスタにおいては、半導体基板、コレクタ層及びエミッタ層は、ＩｎＰ半導体を含むことができる。ベースはＩｎＧａＡｓ半導体を含むことができる。
【００１６】
本発明の上記の目的及び他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述からより容易に明らかになる。
【００１７】
【発明の実施の形態】
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明のダブルヘテロ接合バイポーラトランジスタ、及びこのトランジスタを製造する方法に係わる実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【００１８】
(第１の実施の形態)
図１(ａ)〜図１(ｃ)、本発明の実施の形態に係わるダブルヘテロ接合バイポーラトランジスタ(以下、トランジスタと記す)を製造する方法の工程断面を示す図面である。
【００１９】
図１(ａ)に示されるように、半絶縁性ＩｎＰ基板２といった半導体基板を準備する。半絶縁性ＩｎＰ基板２は主面２ａを有しており、主面２ａの(１００)面を有する。
【００２０】
（結晶成長工程）
図１(ｂ)は、結晶成長工程を示す。この工程において、ＩｎＰ基板２の主面２ａ上に、サブコレクタ(ＳＣ)半導体膜４、コレクタ(Ｃ)半導体膜６、コレクタ傾斜(ＣＧ)半導体膜８、ベース(Ｂ)半導体膜１０、エミッタ(Ｅ)半導体膜１２及びエミッタコンタクト(ＥＣ)半導体膜１４を順次に成長する。これらの半導体膜２、４、６、８、１０、１２、１４の各々は、III−Ｖ族化合物半導体から構成されており、例えば、有機金属化学気相堆積(Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ)装置を用いて、エピタキシャル成長される。これらの半導体膜を形成するための原料として、トリエチルガリウム(Triethyl Gallium：ＴＥＧａ)、トリメチルインジウム(Trimethyl Indium：ＴＭＩｎ)、アルシン(ＡｓＨ3)、及びホスフィン(ＰＨ3)を使用できる。これらの半導体膜の材料、ドーパント、膜厚、及びキャリア濃度を例示すれば、
半導体基板２：半絶縁性Ｆｅ添加ＩｎＰ
ＳＣ半導体膜４：Ｓｉ添加ＩｎＧａＡｓ、３００ｎｍ、２×１０19ｃｍ-3；
Ｃ半導体膜６：アンドープＩｎＰ、３３０ｎｍ；
ＣＧ半導体膜８：Ｓｉ添加ＩｎＧａＡｌＡｓ、５０ｎｍ、１×１０17ｃｍ-3；
Ｂ半導体膜１０：炭素添加ＩｎＧａＡｓ、５０ｎｍ、４×１０19ｃｍ-3；
Ｅ半導体膜１２：Ｓｉ添加ＩｎＰ、１０ｎｍ、４×１０18ｃｍ-3；
ＥＣ半導体膜１４：Ｓｉ添加ＩｎＧａＡｓ、２５０ｎｍ、４×１０19ｃｍ-3。
【００２１】
引き続いて説明されるトランジスタの製造方法では、ＳＣ半導体膜４、及びＢ半導体膜１０がＩｎxＧａ1-xＡｓ半導体より構成され、Ｃ半導体膜６がＩｎＰ半導体で構成され、ＣＧ半導体膜８がＩｎＧａＡｌＡｓ半導体で構成される。組成比ｘは、ＩｎＰ基板２に対して格子整合するように選択され、好ましくは０．５７である。格子整合とは、格子定数の差が約＋０．１〜−０．１％の場合を意味する。
【００２２】
半導体膜４、８、１２、１４はｎ型導電性を示す。この導電型の半導体膜を得るためには、ドーピング原料ＳｉＨ4が所定のキャリア濃度を得るように使用される。ＥＣ半導体膜１４のキャリア濃度を高くすることにより、エミッタ電極とＥＣ半導体層とのオーム性接触が容易に実現される。
【００２３】
また、アクセプタ不純物として炭素(Ｃ)をベース層５に添加できる。ｐ型導電型ベース層１０のためのドーパントとして、四臭化炭素(ＣＢｒ4)が使用される。炭素添加により、ベース層５の正孔濃度をより高くでき、結果として高周波特性の優れたトランジスタを提供できる。また、四臭化炭素に替えてジエチル亜鉛(Diethyl Zinc：ＤＥＺｎ)を使用できる。
【００２４】
これまで工程により、半導体膜２、４、６、８、１０、１２、１４を基板２上に備えるエピタキシャル基板生産物１６が得られる。
【００２５】
(第１のメサ工程)
図１(ｃ)は、第１のメサを形成する工程を示す図面である。第１のメサは、エミッタコンタクト層を含む。エピタキシャル基板生産物１６の主面１６ａ、つまり、ＥＣ半導体膜１４の主面上にエッチングマスク層１８を形成する。本実施の形態では、マスク層１８は、ＳｉＮといった絶縁性シリコン無機化合物膜からフォトリソグラフィ法により形成されている。
【００２６】
マスク層１８を形成した後に、ＩｎＰ基板２をエッチング液に浸す。エッチング液中のエッチャントにより、エミッタ膜１４の所定の部分がエッチングされる。エッチング液としてはリン酸(Ｈ3ＰＯ4)と過酸化水素水(Ｈ2Ｏ2)と純水(Ｈ2Ｏ)との混合液(Ｈ3ＰＯ4：Ｈ2Ｏ2：Ｈ2Ｏ＝５：１：１０)を使用できる。この混合液は、エッチング選択性(etching selectivity)を示す。この混合液を用いるエッチングでは、ＩｎＰ半導体のＥ半導体膜に対するエッチングレートはＩｎＧａＡｓ半導体のＥＣ半導体膜に対するエッチングレートに比べて極めて遅い。故に、ＩｎＧａＡｓ膜をＩｎＰ膜に対して選択的に除去できる。この工程により、図２(ａ)に示されるように、エミッタコンタクト層１４ａが形成される。エッチングを終了した後に、マスク層１８を除く。
【００２７】
図２(ａ)は、ＥＣメサ工程において作製されたＥＣメサを示す平面図である。図２(ｂ)は、図２(ａ)におけるI−I線に沿った断面図を示しており、図２(ｃ)は、図２(ａ)におけるII−II線に沿った断面図を示している。ＥＣメサ１４ａは、[０１−１]方向に伸びる順メサ構造の側面１４ｂ及び１４ｃと、[０１１]方向に伸びる逆メサ構造の側面１４ｄ及び１４ｅとを備える。図２(ａ)に示された実施例では、ＥＣメサの形状はほぼ矩形であり、Ｅ半導体膜１２の主面上の第１の領域に設けられている。
【００２８】
(第２のメサ工程)
図３(ａ)〜図３(ｃ)は、第２のメサを形成する工程を示す図面である。第２のメサは、エミッタ層、ベース層、及びコレクタ傾斜層を含む。図３(ａ)を参照すると、Ｂ半導体膜１２の主面上にエッチングマスク層２０を形成する。本実施の形態では、マスク層２０はＳｉＮといった絶縁性無機シリコン化合物膜からフォトリソグラフィ法により形成されている。マスク層２０は、エミッタコンタクトメサを覆うように、Ｅ半導体膜１２の主面上の第１の領域を含む第２の領域に設けられている。
【００２９】
マスク層２０を形成した後に、ＩｎＰ基板２をエッチング液に浸す。エッチング液中のエッチャントにより、Ｅ半導体膜１２の所定の部分がエッチングされる。エッチング液としては塩酸と純水との混合液(ＨＣｌ：Ｈ2Ｏ＝３：５)を使用できる。この混合液は、エッチング選択性を示す。この混合液を用いるエッチングでは、ＩｎＧａＡｓ半導体のＢ半導体膜に対するエッチングレートはＩｎＰ半導体のＥ半導体膜に対するエッチングレートに比べて極めて遅い。故に、ＩｎＰ膜をＩｎＧａＡｓ膜に対して選択的に除去できる。この工程により、図３(ａ)に示されるように、エミッタ層１２ａが形成される。
【００３０】
次いで、マスク層２０を除去すること無く、基板を別のエッチング液に浸す。このエッチング液中のエッチャントにより、Ｂ半導体膜１０の所定の部分がエッチングされる。エッチング液としてはエッチング液としてはリン酸(Ｈ3ＰＯ4)と過酸化水素水(Ｈ2Ｏ2)と純水(Ｈ2Ｏ)との混合液(Ｈ3ＰＯ4：Ｈ2Ｏ2：Ｈ2Ｏ＝５：１：１０)を使用できる。この混合液は、エッチング選択性を示す。この混合液を用いるエッチングでは、ＩｎＰ半導体のＥ半導体層１２ａのエッチングレートは、ＩｎＧａＡｓ半導体のＢ半導体膜及びＩｎＧａＡｌＡｓ半導体のＣＧ半導体膜８に対するエッチングレートに比べて極めて遅い。故に、ＩｎＰ膜に対してＩｎＧａＡｓ膜及びＩｎＧａＡｌＡｓ半導体膜を選択的に除去できる。この工程により、図３(ｂ)に示されるように、ベース層１０ａ及びコレクタ傾斜層８ａが形成される。これらのエッチング工程が終了した後に、図３(ｃ)に示すように、マスク層２０を除去する。
【００３１】
図４は、エミッタベースメサを示す平面図である。図４においては、エミッタベースメサ２２上には、エッチングマスク層２０が残されている。エミッタベースメサ２２は、エミッタ層１２ａ、ベース層１０ａ、及びコレクタ傾斜層８ａを備える。エッチングマスク層２０の形状は、ほぼ矩形であり、[０１１]方向に伸びる一対の辺と、[０１−１]方向に伸びる一対の辺とを有している。一方、エミッタベースメサ２２は、マスク層２０の４頂点の近傍において、マスク層２０の下までエッチングが進行してアンダーカットが形成されて、実質的に八角形の形状を有する。この結果、エミッタベースメサ２２は、[０１１]方向に伸びる一対の第１の辺２２ａ及び２２ｂと、[０１−１]方向に伸びる一対の第２の辺２２ｃ及び２２ｄと、＜０１０＞方向に伸びる複数の第３の辺２２ｅ〜２２ｈとを備える図形から実質的に構成されている。第３の辺２２ｅ〜２２ｈの各々は、対応する第１の辺と対応する第２の辺とに接続されている。例えば、第３の辺２２ｅは、第１の辺２２ａの一端と第２の辺２２ｃの一端との間に設けられており、また、第１の辺２２ａと第２の辺２２ｃと接続している。
【００３２】
(コレクタマスク工程)
図５(ａ)、図５(ｂ)、図６(ａ)及び図６(ｂ)は、コレクタマスク層を形成する工程を示す図面である。この工程では、コレクタ層を形成するためのエッチングマスク層を形成する。図５(ａ)を参照すると、Ｃ半導体膜６、エミッタコンタクト層１４ａ及び第２のメサ２２上に、ＳｉＮ膜といった絶縁性シリコン無機化合物膜２４が形成される。絶縁性シリコン無機化合物膜２４上に、マスク層２６を形成する。マスク層２６は、図６(ａ)に示されるフォトマスク３０を介して感光性レジスト膜を露光することにより形成される。マスク層２６をマスクとして用いて、絶縁性シリコン無機化合物膜２４をドライエッチングする。ドライエッチングが終了した後にマスク層２６を除去すると、コレクタマスク層３２が形成される。
【００３３】
図６(ａ)は、フォトマスクのマスクパターンを示す平面図である。図６(ａ)を参照すると、フォトマスク３０のマスクパターン２８は、実質的には、領域Ｒ(第１のエリア部分)と複数の領域Ｔ1〜Ｔ4(第２のエリア部分)とを備える。領域Ｒは、形成されるべきコレクタ層の形状に関連づけられている。領域Ｒは、図中に示すｘ方向に伸びる一対の線Ｓ11及びＳ13と、ｙ方向に伸びる一対の別の線Ｓ12及びＳ14とによって規定される。また、領域Ｔ1〜Ｔ4の各々は、鋭角を形成する辺Ｓ1及びＳ2と、辺Ｓ1を辺Ｓ2に接続する辺Ｓ3(破線で描かれている)とにより画定される三角形である。領域Ｔ1〜Ｔ4は、領域Ｒに接するように配置されている。図６を参照すると、領域Ｔ1の辺Ｓ3は領域Ｒの辺Ｓ11と接している。辺Ｓ1は、基準線２８ａ上に位置しており、基準線２８ａ上には領域Ｒの辺Ｓ12も位置している。領域Ｔ4の辺Ｓ3は領域Ｒの辺Ｓ13と接している。領域Ｔ4の辺Ｓ1は、ｘ方向に伸びる基準線２８ａ上に位置している。領域Ｒの辺Ｓ12は、領域Ｔ1の辺Ｓ1及び領域Ｔ4の辺Ｓ1に接続されて、一本の線分を形成する。また、領域Ｔ2の辺Ｓ3は領域Ｒの辺Ｓ11と接している。領域Ｔ2の辺Ｓ1は、基準線２８ｂ上に位置している。領域Ｔ3の辺Ｓ3は領域Ｒの辺Ｓ13と接している。領域Ｔ3の辺Ｓ1は、基準線２８ｂ上に位置している。領域Ｒの辺Ｓ14は領域Ｔ2の辺Ｓ1及び領域Ｔ3の辺Ｓ1に接続され、一本の線分を形成する。図６(ａ)に示されるように、領域Ｔ1〜Ｔ4の各々は、辺Ｓ1及び辺Ｓ3の交点を領域Ｒの４つの頂点２８ｃ〜２８ｆに位置合せするように配置されている。
【００３４】
図５(ｂ)はコレクタマスク工程における断面図を示しており、図６(ｂ)はコレクタマスク層、エミッタコンタクト層及び第２のメサを示す平面図である。図５(ｂ)及び図６(ｂ)を参照すると、コレクタマスク層３２は、エミッタコンタクト層１４ａだけでなく第２のメサ２２の側面を覆うように設けられている。この覆いにより、コレクタマスク層３２を用いて行われるエッチング工程において、第２のメサ２２がエッチングされることが防止される。コレクタマスク層３２は、パターン２８の形状が反映された形状を有しているが、パターン２８の頂点に対応する部分は解像度不足のために丸まっている。
【００３５】
図６(ｂ)に示されるように、コレクタマスク層３２は、第２のメサ２２のエッジ２２ａに沿って伸びる辺３２ａと、エッジ２２ｂに沿って伸びる辺３２ｂと、エッジ２２ｃに沿って伸びる辺３２ｃと、エッジ２２ｄに沿って伸びる辺３２ｄとを有しており、また、辺３２ｃから突出する延出部３２ｅ及び３２ｆと、辺３２ｄから突出する延出部３２ｇ及び３２ｈとを有する。延出部３２ｅ〜３２ｈは、第２のメサ２２の＜０１０＞方向に伸びるエッジ２２ｅ〜２２ｈの位置に合わせて設けられている。延出部の例示的な寸法を示せば、Ｄ1＝Ｄ2＝０．３マイクロメートルである。
【００３６】
(コレクタエッチング工程)
コレクタマスク層３２を形成した後に、ＩｎＰ基板２をエッチング液に浸す。このエッチング液中のエッチャントにより、Ｃ半導体膜６の所定の部分がエッチングされる。エッチング液としては塩酸と純水との混合液(ＨＣｌ：Ｈ2Ｏ＝１：１)を使用できる。この混合液は、エッチング選択性を示す。この混合液を用いるエッチングでは、ＩｎＧａＡｓ半導体のＳＣ半導体膜に対するエッチングレートはＩｎＰ半導体のＣ半導体膜のエッチングレートに比べて極めて遅い。故に、ＩｎＰ膜をＩｎＧａＡｓ膜に対して選択的に除去できる。
【００３７】
図７(ａ)〜図７(ｃ)は、コレクタ半導体膜のエッチングが進行する様子を撮影したＳＥＭ写真のスケッチを示す。図７(ａ)は、８０秒のエッチング処理を受けたコレクタ半導体膜６１を示す。エッチングされたコレクタ半導体膜６１では、マスク層３２の延出部３２ｅ〜３２ｈ下にサイドエッチ部が形成されている。図７(ｂ)は、１２０秒のエッチング処理を受けたコレクタ半導体膜６２を示す。エッチングされたコレクタ半導体膜６２では、マスク層３２の延出部３２ｅ〜３２ｈ下のサイドエッチが更に進行している。＜００１＞方向のエッチングレートが＜０１１＞方向のエッチングレートに比べて大きいことを示している。図７(ｃ)は、１６０秒のエッチング処理を受けたコレクタ半導体膜６３を示す。エッチングされたコレクタ半導体膜６３では、マスク層３２の延出部３２ｅ〜３２ｈ下にサイドエッチが進行しており、コレクタ半導体膜６３の形状は、ベースメサの形状とほぼ同じ大きさである。
【００３８】
図７(ｃ)のエッチングパターンを図７(ａ)のエッチングパターンと比較すると、＜０１１＞方向に伸びるエッジは、ほとんどエッチングされていない。図７(ａ)〜図７(ｃ)に示されたエッチング進行の過程は、コレクタ半導体膜の厚さに適切な延出部の寸法を選べば、エッチングされたコレクタ半導体膜のエッジの位置をベースメサのエッジの位置に対して調整できることを示している。
【００３９】
マスク層３２は、ベースメサ２２の側面を覆っているので、エッチャントによってベースメサ２２内の半導体層８ａ、１０ａ、１２ａがエッチングされることはない。
【００４０】
図８(ａ)及び図８(ｂ)は、コレクタエッチング工程を示す断面図である。コレクタエッチング工程では、コレクタ半導体膜６がコレクタマスク層３２を用いてエッチングされ、コレクタ層６ａが形成される。
【００４１】
図９(ａ)は、エッチングにより形成されたコレクタメサのＳＥＭ写真のスケッチを示す平面図である。図９(ｂ)は、エッチングにより形成されたコレクタメサのＳＥＭ写真のスケッチを示す斜視図である。コレクタメサ３３において、[０１−１]方向に伸びるエッジ３３ｂは順テーパを有しており、このエッジ３３ｂには(１１１)面が現れている。[０１１]方向に伸びるエッジ３３ｄは逆テーパを有しており、このエッジ３３ｄには(１１１)面が現れている。[００１]方向に伸びるエッジ３３ｃは逆テーパを有しており、このエッジ３３ｃには(００１)面が現れている。
【００４２】
図１０(ａ)及び図１０(ｂ)は、延出部を備えないコレクタマスク層、つまりほぼ矩形のコレクタマスク層を用いてコレクタ半導体膜をエッチングした後に得られるコレクタ層の形状を示す。図１０(ａ)及び図１０(ｂ)を参照すると、コレクタ層３４ａは、ベースメサ３４ｂの下に大きくサイドエッチされている。このコレクタ層３４ａのサイドエッチは、コレクタ半導体膜を確実にエッチングするために不可避である。図１０(ａ)に示されたコレクタ層を図９(ａ)に示されたコレクタ層の形状と比べると、コレクタ層３４ａの＜００１＞方向に伸びるエッジは、ベースメサ３４ｂの＜００１＞方向に伸びるエッジから大きく離れており、エミッタ層３４ｃにかなり近づいている。故に、この構造のトランジスタを小型化すると、コレクタ層の形状に起因するコレクタ抵抗の増大が生じる可能性がある。
【００４３】
(サブコレクタメサ工程)
図１１(ａ)及び図１１(ｂ)は、サブコレクタメサを形成する工程を示す図面である。図１１(ａ)を参照すると、エッチングマスク層３６を形成する。本実施の形態では、マスク層３６はＳｉＮといった絶縁性シリコン無機化合物膜からフォトリソグラフィ法により形成されている。マスク層３６は、エミッタコンタクトメサ、ベースメサ、及びコレクタメサを覆うようにＳＣ半導体膜４の主面上に設けられている。
【００４４】
マスク層３６を形成した後に、ＳＣ半導体膜４をエッチングするために、ＩｎＰ基板２をエッチング液に浸す。エッチング液中のエッチャントにより、ＳＣ半導体膜４の所定の部分がエッチングされる。エッチング液としてはリン酸(Ｈ3ＰＯ4)と過酸化水素水(Ｈ2Ｏ2)と純水(Ｈ2Ｏ)との混合液(Ｈ3ＰＯ4：Ｈ2Ｏ2：Ｈ2Ｏ＝５：１：１０)を使用できる。この混合液は、エッチング選択性を示す。この混合液を用いるエッチングでは、ＩｎＰ半導体の基板に対するエッチングレートはＩｎＧａＡｓ半導体のＳＣ半導体膜に対するエッチングレートに比べて極めて遅い。故に、ＩｎＧａＡｓ膜をＩｎＰ膜に対して選択的に除去できる。このエッチングの結果、基板２が露出する。この工程により、図１１(ａ)及び図１１(ｂ)に示されるように、サブコレクタ層４ａが形成される。エッチングを終了した後に、マスク層３６を除く。
【００４５】
なお、このエッチング液を行うために、硫酸系エッチャントを用いることができる。エッチング液は、硫酸系エッチャントを含み、硫酸(Ｈ2ＳＯ4)と過酸化水素水(Ｈ2Ｏ2)と純水(Ｈ2Ｏ)が混合された混合液(Ｈ2ＳＯ4：Ｈ2Ｏ2：Ｈ2Ｏ＝１：１：５００)である。
【００４６】
サブコレクタメサが形成されると、トランジスタ毎に分離されたサブコレクタ層４ａが得られる。サブコレクタ層４ａの分離により、ＩｎＰ基板２上に形成される複数個のＨＢＴが互いに電気的に分離される。
【００４７】
(電極形成工程)
引き続いて、コレクタ、ベースおよびエミッタのための電極を形成する工程を実施する。図１２(ａ)及び図１２(ｂ)を参照すると、サブコレクタ層４ａ、ベース層１２ａ及びエミッタコンタクト層１４ａ上に電極を形成するための工程が示されている。窒化ケイ素ＳｉＮ(Ｓｉ3Ｎ4)膜といった絶縁性シリコン化合物から形成される絶縁膜を、サブコレクタ層４ａ、ベース層１２ａ、及びエミッタコンタクト層１４ａ上に形成する。絶縁膜上に、レジスト層といったエッチングマスク層４０を形成する。マスク層４０を用いて、絶縁膜から絶縁層３８を形成する。絶縁層３８及びエッチングマスク層４０は、ＩｎＰ基板２、サブコレクタ層４ａ、コレクタ層６ａ、ベースメサ２２、及びエミッタコンタクト層１４ａ上に形成される。エッチングマスク層４０は、サブコレクタ層４ａ、ベース層１２ａ、及びエミッタコンタクト層１４ａの各々上に所定の形状の開口４０ａ、４０ｂを有する。開口４０ａは、エミッタ電極及びベース電極を形成するために利用される。開口４０ｂは、コレクタ電極を形成するために利用される。
【００４８】
エッチングマスク層４０上に、チタン(Ｔｉ)膜、白金(Ｐｔ)膜、及び金(Ａｕ)膜を順に堆積して、金属膜４２を形成する。開口４０ａには、エミッタ電極のための金属膜４２ａ及びベース電極のための金属膜４２ｂが形成される。開口４０ｂは、コレクタ電極のための金属膜４２ｃが形成される。エッチングマスク層４０上には、金属膜４２ｄが形成される。開口４０ａにおいては、エミッタコンタクト層１４ａの［０１１］方向に伸びる縁は逆メサ構造であるので、これらのエミッタ縁下のベース層１２ａ上には、金属膜は堆積されない。したがって、エミッタ電極及びベース電極は、自己整合的に形成されるので、金属膜４２ａエミッタ電極とベース電極とが分離され得る。
【００４９】
金属膜４２ｄは、エッチングマスク層４０上に形成されているので、エッチングマスク層４０を剥離することにより除去される。リフトオフ法により、金属膜４２ａからエミッタ電極が形成され、金属膜４２ｂからベース電極が形成され、金属膜４２ｃからコレクタ電極が形成される。
【００５０】
(配線形成工程)
図１３は、トランジスタを示す平面図である。引き続いて、図１３を参照しながら、配線を形成する工程を説明する。図１４(ａ)及び図１４(ｂ)は、図１３に示された断面線に沿って取られたトランジスタを示す平面図である。ＩｎＰ基板２上に、各電極４４，４６，４８を覆うように絶縁性シリコン化合物膜といった絶縁膜を堆積する。この絶縁膜上に、レジスト膜／酸化ケイ素(ＳｉＯ2)膜／レジスト膜からなる３層の多層膜を形成する。この多層膜に、ベース電極４４及びコレクタ電極４６に対する配線２４及び２５を形成するための開口部を形成して多層膜マスクを得る。この多層膜マスクを用いて絶縁膜をエッチングして、ベース電極４４及びコレクタ電極４６に到達するスルーホールを形成する。この後に、Ａｌ膜といった配線膜を形成した後に、３層リフトオフ法によりレジスト膜上の金属膜を除去する。この結果、コレクタ配線５４、ベース配線５２が形成される。エミッタ配線５０を形成する工程においても、絶縁性シリコン化合物膜といった絶縁膜をＩｎＰ基板２上に形成する。配線５２，５４を形成した手順と同様の方法により、エミッタ配線５０を形成できる。
【００５１】
以上の工程により、トランジスタが得られる。図１３、図１４(ａ)及び図１４(ｂ)を参照すると、トランジスタ１ａは、半導体基板２ａと、サブコレクタ層４ａと、コレクタ層６ａと、コレクタ傾斜層８ａと、ベース層１０ａと、エミッタ層１２ａと、エミッタコンタクト層１４ａとを備える。エミッタ層１２ａは、化合物半導体から構成され半導体基板２上に設けられている。ベース層４ａを構成する化合物半導体の禁制帯幅は、コレクタ層６ａを構成する化合物半導体の禁制帯幅より狭い。ベース層１０ａを構成する化合物半導体の禁制帯幅は、エミッタ層１２ａを構成する化合物半導体の禁制帯幅より狭い。エミッタコンタクト層１４ａを構成する化合物半導体の禁制帯幅は、エミッタ層１２ａを構成する化合物半導体の禁制帯幅より狭い。トランジスタ１ａは、また、ベース電極４４，コレクタ電極４６，エミッタ電極４８を備える。トランジスタ１ａは、更に、エミッタ配線５０、ベース配線５２、コレクタ配線５４を備える。
【００５２】
本実施の形態におけるトランジスタ１ａにおいては、例えば、半導体基板２、コレクタ層６ａ及びエミッタ層１２ａは、ＩｎＰ半導体を含むことができる。ベース層１０ａはＩｎＧａＡｓ半導体を含むことができる。
【００５３】
図１３を再び参照すると、半導体基板２は、その主面上に第１及び第２の領域を有する。コレクタ層６ａは、化合物半導体から構成されており、半導体基板２の第１の領域２ａ上に設けられている。ベース層１０ａは、化合物半導体から構成されており、半導体基板２の第２の領域２ｂ上に設けられている。
【００５４】
本実施の形態のトランジスタ１ａでは、図１３に示される平面図において、コレクタ層６ａは実質的に８つの辺により表されており、ベース層１０ａは、実質的に８つの辺により表されている。コレクタ層６ａを実質的に規定する８つの辺は、それぞれ、ベース層１０ａを実質的に規定する８つの辺に対応づけられている。コレクタ層６ａを実質的に規定する任意の辺は、ベース層１０ａを実質的に規定する対応辺とほぼ同じ方向に伸びている、
本実施の形態のトランジスタ１ａでは、第１の領域２ａの面積は、第２の領域２ｂの面積と実質的に同じである。本発明の実施の形態の別の側面では、製造上にばらつきを考慮すると(第１の領域２ａの面積)／(第２の領域２ｂの面積)は、０．９以上１．１以下である。
【００５５】
本発明の実施の形態の更なる別の側面では、トランジスタ１ａでは、コレクタ層６ａは、＜０１１＞方向に伸びる第１の辺６ｂ、＜０１−１＞方向に伸びる第２の辺６ｃ、及び＜０１０＞方向に伸びる第３の辺６ｄを備える図形により実質的に表されている。第３の辺６ｄの長さは、第１の辺６ｂの長さより短い。第３の辺６ｄの長さは、第２の辺６ｃの長さより短い。ベース層１０ａ(又はベースメサ)は、＜０１１＞方向に伸びる第１の辺１０ｂ、＜０１−１＞方向に伸びる第２の辺１０ｃ、及び＜０１０＞方向に伸びる第３の辺１０ｄを備える図形により実質的に表されている。第３の辺１０ｄの長さは、第１の辺１０ｂの長さより短い。第３の辺１０ｄの長さは、第２の辺１０ｃの長さより短い。
【００５６】
製造上にばらつきを考慮すると、コレクタ層６ａの辺６ｄはベース層１０ａの辺１０ｄよりも内側に位置することもあり、ベース層１０ａの辺１０ｄはコレクタ層６ａの辺６ｄよりも内側に位置することもある。コレクタ層６ａがオーバーエッチングの場合、コレクタ層６ａの辺６ｄは、ベース層１０ａの辺１０ｄよりも内側に位置する。
【００５７】
本発明の実施の形態のまた更なる別の側面では、コレクタ層６ａの辺６ｄの長さとベース層１０ａの辺１０ｄとの比において、(コレクタ層６ａの辺６ｄ)／(ベース層１０ａの辺１０ｄ)は、０．９以上１．５以下であることが好ましい。
【００５８】
コレクタ層とベース層との関係が上記のような関係により表されるトランジスタでは、コレクタ抵抗の増加を低減でき、特に微細化されたトランジスタにおいて、コレクタ抵抗の増加を低減できる作用は重要になる。
【００５９】
(第２の実施の形態)
本実施の形態では、フォトマスクが有するパターンについて説明する。このフォトマスクは、コレクタエッチング工程で用いられるエッチングマスク層を形成するために用いられる。
【００６０】
図１５(ａ)は、第１の実施形態において用いられるフォトマスクが有するパターン２８を示す平面図である。図１５(ｂ)〜図１５(ｄ)は、第１の実施形態において用いられるフォトマスクが有するパターンの変形例を示す平面図である。図１５(ｂ)〜図１５(ｄ)の各々を用いると、第１の実施に形態において得られたコレクタ層の形状を実現できる。
【００６１】
図１５(ａ)〜図１５(ｄ)に示されたフォトマスク２８、６６，６８、７０が転写されたマスク層にパターンの形状は、＜０１１＞方向に伸びる第１の辺と、＜０１−１＞方向に伸びる第２の辺と、第１及び第２の辺のいずれか一方に交差する所定の軸に沿って伸びる第３の辺とを含む複数の辺から実質的に構成される図形により表されている。好適な実施例では、所定の軸は、第１及び第２の辺のいずれか他方が伸びる方向に向いている。或いは、所定の軸は、＜０１０＞方向に向いている。
【００６２】
図１５(ｂ)〜図１５(ｄ)を参照しながら、フォトマスクが有するパターンの変形例６６、６８、７０を具体的に説明する。
【００６３】
図１５(ｂ)を参照すると、変形例６６のパターンにおいては、マスクパターン６６は、実質的に、領域(第１のエリア部分)Ｒ1と複数の領域Ｕ1〜Ｕ4(第２のエリア部分)とを備える。領域Ｒ1は、形成されるべきコレクタ層の形状に関連づけられている。領域Ｕ1〜Ｕ4の各々は、領域Ｒ1の４つの頂点６６ｃ〜６６ｆに位置合せするように配置されている。
【００６４】
図１５(ｃ)を参照すると、変形例６８のパターンにおいて、マスクパターン６８は、実質的に、領域(第１のエリア部分)Ｒ2と複数の領域Ｖ1〜Ｖ4(第２のエリア部分)とを備える。領域Ｒ2は、形成されるべきコレクタ層の形状に関連づけられている。領域Ｖ1〜Ｖ4の各々は、領域Ｒ2の４つの頂点６８ｃ〜６８ｆに位置合せするように配置されている。
【００６５】
図１５(ｄ)を参照すると、変形例７０のパターンにおいて、マスクパターン７０は、実質的に、領域(第１のエリア部分)Ｒ3と複数の領域Ｗ1〜Ｗ4(第２のエリア部分)とを備える。領域Ｒ3は、形成されるべきコレクタ層の形状に関連づけられている。領域Ｒ1〜Ｒ3の各々は、領域Ｒに対応している。領域Ｗ1〜Ｗ4の各々は、領域Ｒ3の４つの頂点７０ｃ〜７０ｆに位置合せするように配置されている。
【００６６】
領域Ｕ1〜Ｕ4、Ｖ1〜Ｖ4、及びＷ1〜Ｗ4の各々は、鋭角を形成する辺Ｓ1及びＳ2と、辺Ｓ1を辺Ｓ2に接続する辺Ｓ3(破線で描かれている)とにより画定される三角形である。領域Ｕ1〜Ｕ4の各々は、領域Ｒ1に接するように配置されている。領域Ｖ1〜Ｖ4の各々は、領域Ｒ2に接するように配置されている。領域Ｗ1〜Ｗ4の各々は、領域Ｒ3に接するように配置されている。
【００６７】
フォトマスクが有するパターンの第２の領域は、コレクタマスク層３２における延出部３２ｅ〜３２ｈを形成するように設けられている。また、フォトマスクが有するパターンの第２の領域は、第２のメサ２２の＜０１０＞方向に伸びるエッジ２２ｅ〜２２ｈの位置に合わせて設けられている。
【００６８】
図１６(ａ)〜図１６(ｄ)は、第１の実施形態において用いられるフォトマスクが有するパターンの変形例を示す平面図である。図１６(ａ)〜図１６(ｄ)の各々を用いると、第１の実施に形態において得られたコレクタ層の形状を実現できる。延出部の形状は、三角形に限定されるものではなく、例えば、図１６(ａ)〜図１６(ｄ)に示される第２の領域の形状でも使用できる。図１６(ａ)〜図１６(ｄ)を参照しながら、フォトマスクが有するパターンの変形例７２、７４、７６、７８を具体的に説明する。
【００６９】
図１６(ａ)を参照すると、変形例７２のパターンにおいては、マスクパターン７２は、実質的には、領域(第１のエリア部分)Ｒ4と複数の領域Ｘ1〜Ｘ4(第２のエリア部分)とを備える。領域Ｒ4は、形成されるべきコレクタ層の形状に関連づけられている。領域Ｘ1〜Ｘ4の各々は、領域Ｒ4の４つの頂点７２ｃ〜７２ｆに位置合せするように配置されている。
【００７０】
図１６(ｂ)を参照すると、変形例７４のパターンにおいては、マスクパターン７４は、実質的には、領域(第１のエリア部分)Ｒ5と複数の領域 Ｙ1〜Ｙ4(第２のエリア部分)とを備える。領域Ｒ5は、形成されるべきコレクタ層の形状に関連づけられている。領域Ｙ1〜Ｙ4の各々は、領域Ｒ5の４つの頂点７４ｃ〜７４ｆに位置合せするように配置されている。
【００７１】
図１６(ｃ)を参照すると、変形例７６のパターンにおいて、マスクパターン７６は、実質的には、領域(第１のエリア部分)Ｒ6と複数の領域Ｚ1〜Ｚ4(第２のエリア部分)とを備える。領域Ｒ6は、形成されるべきコレクタ層の形状に関連づけられている。領域Ｚ1〜Ｚ4の各々は、領域Ｒ6の４つの頂点７６ｃ〜７６ｆに位置合せするように配置されている。
【００７２】
図１６(ｄ)を参照すると、変形例７８のパターンにおいて、マスクパターン７８は、実質的には、領域(第１のエリア部分)Ｒ7と複数の領域Ｑ1〜Ｑ4(第２のエリア部分)とを備える。領域Ｒ7は、形成されるべきコレクタ層の形状に関連づけられている。領域Ｑ1〜Ｑ4の各々は、領域Ｒに対応している。領域Ｑ1〜Ｑ4の各々は、領域Ｒ7の４つの頂点７８ｃ〜７８ｆに位置合せするように配置されている。
【００７３】
図１６(ａ)〜図１６(ｄ)に示される変形例７２、７４、７６、７８では、第２の領域の構成するいくつかの辺の各々は、第１の領域を構成するいくつの辺のいすかれと同じ方向に伸びている。
【００７４】
以上、いくつかの実施の形態に基づいて、本発明によるバイポーラトランジスタの製造方法を説明した。明らかなように、本発明は上記実施形態に限定されることなく種々の変形が可能である。例えば、領域Ｔ1〜Ｔ4の辺Ｓ1，Ｓ3の長さは適宜設定されて良い。また、第２の領域、例えば領域Ｔ1〜Ｔ4は、直角二等辺三角形、矩形に限らず変更することはできる。第２の領域の大きさは、コレクタ膜の厚さ、幅、長さに応じて決定される。つまり、コレクタ層の形状がベース層の形状と略同一となるように、エッチングマスク上のパターン形状を決定することが好ましい。
【００７５】
さらにまた、本発明によるトランジスタの製造方法及びトランジスタは、実施の形態において記述されたＩｎＰ系ヘテロ接合バイポーラトランジスタに限られない。例えば、ＧａＡｓ基板上に形成されるＡｌＧａＡｓ半導体／ＧａＡｓ半導体から構成されるバイポーラトランジスタにも適用し得る。
【００７６】
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることができることは、当業者によって認識される。実施の形態において示されたエッチング方法は、例示であり、記載された方法に限られない。また、実施の形態においては、半導体膜を形成するためにＭＯＣＶＤ法を用いたが、これに限られない。ＣＢＥ(Chemical Beam Epitaxy)法、及び液相エピタキシー法といった他の気相エピタキシー法を使用できる。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【００７７】
【発明の効果】
以上説明したように、本発明のヘテロ接合バイポーラトランジスタ、及びこのトランジスタを製造する方法によれば、トランジスタが微細になるにつれて生じる可能性のあるコレクタ抵抗の増大を縮小できる構造が提供される。
【図面の簡単な説明】
【図１】図１(ａ)〜図１(ｃ)、本発明の実施の形態に係わるダブルヘテロ接合バイポーラトランジスタを製造する方法の工程断面を示す図面である。
【図２】図２(ａ)は、ＥＣメサ工程において作製されたＥＣメサを示す平面図である。図２(ｂ)は、図２(ａ)におけるI−I線に沿った断面図を示しており、図２(ｃ)は、図２(ａ)におけるII−II線に沿った断面図を示している。
【図３】図３(ａ)〜図３(ｃ)は、第２のメサを形成する工程を示す図面である。
【図４】図４は、エミッタベースメサを示す平面図である。
【図５】図５(ａ)及び図５(ｂ)は、コレクタマスク層を形成する工程を示す図面である。
【図６】図６(ａ)は、コレクタマスクを形成する工程を示す図面である。図６(ｂ)は、コレクタマスク層を形成する工程を示す図面である。
【図７】図７(ａ)〜図７(ｃ)は、コレクタ半導体膜のエッチングが進行する様子を撮影したＳＥＭ写真のスケッチを示す図面である。
【図８】図８(ａ)及び図８(ｂ)は、コレクタエッチング工程を示す断面図である。
【図９】図９(ａ)は、エッチングにより形成されたコレクタメサのＳＥＭ写真のスケッチを示す平面図である。図９(ｂ)は、エッチングにより形成されたコレクタメサのＳＥＭ写真のスケッチを示す斜視図である。
【図１０】図１０(ａ)及び図１０(ｂ)は、延出部を備えないマスク層を用いてコレクタ半導体膜をエッチングした後に得られるコレクタ層の形状を示す図面である。
【図１１】図１１(ａ)及び図１１(ｂ)は、サブコレクタメサを形成する工程を示す図面である。
【図１２】図１２(ａ)及び図１２(ｂ)は、コレクタ、ベースおよびエミッタのための電極を形成する工程を示す図面である。
【図１３】図１３は、トランジスタを示す平面図である。
【図１４】図１４(ａ)は、図１３に示されたIII−III線に沿って取られたトランジスタを示す断面図である。図１４(ｂ)は、図１３に示されたIＶ−IＶ線に沿って取られたトランジスタを示す断面図である。
【図１５】図１５(ａ)〜図１５(ｄ)は、第１の実施形態において用いられるフォトマスクが有するパターンの変形例を示す平面図である。
【図１６】図１６(ａ)〜図１６(ｄ)は、第１の実施形態において用いられるフォトマスクが有するパターンの変形例を示す平面図である。
【符号の説明】
２…半導体基板、４…ＳＣ半導体膜、６…Ｃ半導体膜、８…ＣＧ半導体膜、１０…Ｂ半導体膜、１２…Ｅ半導体膜、１４…ＥＣ半導体膜、４ａ…サブコレクタ層、６ａ…コレクタ層、８ａ…コレクタ傾斜層、１０ａ…ベース層、１２ａ…エミッタ層、１４ａ…エミッタコンタクト層、２２…エミッタベースメサ、２４ａ…コレクタマスク層、３０…フォトマスク、２８、６６、６８、７０、７２、７４、７６、７８…マスクパターン、４４…ベース電極、４６…コレクタ電極、４８…エミッタ電極、５４…コレクタ配線、５２…ベース配線、５０…エミッタ配線、
Claims (9)
- コレクタ、ベース及びエミッタを備えるヘテロバイポーラトランジスタを製造する方法であって、前記ベースのための化合物半導体の禁制帯幅は、前記コレクタのための化合物半導体の禁制帯幅及び前記エミッタの化合物半導体のための禁制帯幅より小さいものであり、
前記コレクタのための第１の化合物半導体膜、前記ベースのための第２の化合物半導体膜、及び前記エミッタのための第３の化合物半導体膜を基板上に備える基板生産物を準備する工程と、
前記第３の化合物半導体膜をエッチングする工程と、
マスク層を用いて前記第２の化合物半導体膜をエッチングする工程と、
別のマスク層を形成する工程と、
前記別のマスク層を用いて前記第１の化合物半導体膜をエッチングする工程とを備え、
前記別のマスク層の形状は、＜０１１＞方向に伸びる第１の種類の辺と、＜０１−１＞方向に伸びる第２の辺と、前記第１及び第２の種類の辺のいずれか一方に交差する所定の軸に沿って伸びる第３の種類の辺とを含む複数の辺から実質的に構成される図形により表されている、方法。 - 前記所定の軸は＜０１０＞方向に向いている、請求項１に記載の方法。
- 前記所定の軸は前記第１及び第２の辺のいずれか他方が伸びる方向に向いている、請求項１に記載の方法。
- 前記第２の化合物半導体膜をエッチングする前記工程に先だって、前記マスク層を形成する工程を更に備え、
前記マスク層は、＜０１０＞方向と異なる方向に伸びる複数の辺から構成されている、請求項１〜請求項３のいずれかに記載の方法。 - 前記第１の化合物半導体膜は、ＩｎＰ半導体を含み、
前記第１の化合物半導体膜は塩酸溶液を用いてエッチングされる、請求項１〜請求項４のいずれかに記載の方法。 - 主面上に第１及び第２の領域を有する半導体基板と、
化合物半導体から構成され前記半導体基板の第１の領域上に設けられたコレクタ層と、
化合物半導体から構成され前記半導体基板の第２の領域上に設けられたベース層と、
化合物半導体から構成され前記半導体基板上に設けられたエミッタ層と
を備え、
前記ベース層を構成する化合物半導体の禁制帯幅は、前記コレクタ層を構成する化合物半導体の禁制帯幅より狭く、
前記ベース層を構成する化合物半導体の禁制帯幅は、前記エミッタ層を構成する化合物半導体の禁制帯幅より狭く、
前記ベース層は、＜０１１＞方向に伸びる第１の種類の辺、＜０１−１＞方向に伸びる第２の種類の辺、及び＜０１０＞方向に伸びる第３の種類の辺を備える図形により実質的に表されており、
前記第１の領域の面積は、前記第２の領域の面積と実質的に同じである、ヘテロ接合バイポーラトランジスタ。 - 半導体基板と、
化合物半導体から構成されたコレクタ層と、
化合物半導体から構成されたベース層と、
化合物半導体から構成され前記半導体基板上に設けられたエミッタ層と
を備え、
前記ベース層を構成する化合物半導体の禁制帯幅は、前記コレクタ層を構成する化合物半導体の禁制帯幅より狭く、
前記ベース層を構成する化合物半導体の禁制帯幅は、前記エミッタ層を構成する化合物半導体の禁制帯幅より狭く、
前記コレクタ層は、＜０１１＞方向に伸びる第１の種類の辺、＜０１−１＞方向に伸びる第２の種類の辺、及び＜０１０＞方向に伸びる第３の種類の辺を備える図形により実質的に表されており、
前記第３の種類の辺の長さは、前記第１及び第２の種類の辺の各々における辺の長さより短い、ヘテロ接合バイポーラトランジスタ。 - 半導体基板と、
化合物半導体から構成されたコレクタ層と、
化合物半導体から構成されたベース層と、
化合物半導体から構成され前記半導体基板上に設けられたエミッタ層と
を備え、
前記ベース層を構成する化合物半導体の禁制帯幅は、前記コレクタ層を構成する化合物半導体の禁制帯幅及び前記エミッタ層を構成する化合物半導体の禁制帯幅より狭く、
前記コレクタ層は、＜０１１＞方向に伸びる第１の種類の辺、＜０１−１＞方向に伸びる第２の種類の辺、及び＜０１０＞方向に伸びる第３の種類の辺を備える図形により実質的に表されており、
前記ベース層は、＜０１１＞方向に伸びる第４の種類の辺、＜０１−１＞方向に伸びる第５の種類の辺、及び＜０１０＞方向に伸びる第６の種類の辺を備える図形により実質的に表されており、
前記第３の種類の辺の長さと前記第６の種類の辺の長さとの比は、０．２５以上１．４以下である、ヘテロ接合バイポーラトランジスタ。 - 前記半導体基板、前記コレクタ層及び前記エミッタ層は、ＩｎＰ半導体を含み、
前記ベースはＩｎＧａＡｓ半導体を含む、請求項６〜請求項８のいずれかに記載のヘテロ接合バイポーラトランジスタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002208843A JP3873833B2 (ja) | 2002-07-17 | 2002-07-17 | ヘテロ接合バイポーラトランジスタ、及びヘテロ接合バイポーラトランジスタを製造する方法 |
| US10/620,805 US7030429B2 (en) | 2002-07-17 | 2003-07-17 | Hetero-junction bipolar transistor and the method for producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002208843A JP3873833B2 (ja) | 2002-07-17 | 2002-07-17 | ヘテロ接合バイポーラトランジスタ、及びヘテロ接合バイポーラトランジスタを製造する方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004055691A JP2004055691A (ja) | 2004-02-19 |
| JP3873833B2 true JP3873833B2 (ja) | 2007-01-31 |
Family
ID=31932883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002208843A Expired - Lifetime JP3873833B2 (ja) | 2002-07-17 | 2002-07-17 | ヘテロ接合バイポーラトランジスタ、及びヘテロ接合バイポーラトランジスタを製造する方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7030429B2 (ja) |
| JP (1) | JP3873833B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007173463A (ja) * | 2005-12-21 | 2007-07-05 | Ricoh Co Ltd | 基準電圧発生回路 |
| JP2012248812A (ja) * | 2011-05-31 | 2012-12-13 | Sumitomo Electric Ind Ltd | 半導体光集積素子の製造方法 |
| JP6262612B2 (ja) * | 2014-07-18 | 2018-01-17 | 日本電信電話株式会社 | ヘテロ接合バイポーラトランジスタ |
| US10622465B2 (en) * | 2017-12-20 | 2020-04-14 | Qualcomm Incorporated | Heterojunction bipolar transistor (HBT) |
| US11177374B1 (en) | 2020-08-11 | 2021-11-16 | Win Semiconductors Corp. | Heterojunction bipolar transistor and method for forming the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4288852B2 (ja) * | 2000-12-27 | 2009-07-01 | 住友電気工業株式会社 | バイポーラトランジスタの製造方法 |
| JP3945303B2 (ja) * | 2002-04-19 | 2007-07-18 | 住友電気工業株式会社 | ヘテロ接合バイポーラトランジスタ |
| JP3885658B2 (ja) * | 2002-05-13 | 2007-02-21 | 住友電気工業株式会社 | ヘテロ接合バイポーラトランジスタ |
| JP4788096B2 (ja) * | 2003-06-04 | 2011-10-05 | 住友電気工業株式会社 | ヘテロ接合バイポーラトランジスタ |
-
2002
- 2002-07-17 JP JP2002208843A patent/JP3873833B2/ja not_active Expired - Lifetime
-
2003
- 2003-07-17 US US10/620,805 patent/US7030429B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US7030429B2 (en) | 2006-04-18 |
| US20050230707A1 (en) | 2005-10-20 |
| JP2004055691A (ja) | 2004-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3319472B2 (ja) | 半導体装置とその製造方法 | |
| JP2007324617A (ja) | 横方向共振トンネリング | |
| JPH0918079A (ja) | 半導体装置の製造方法，及び半導体装置 | |
| US7923754B2 (en) | Bipolar transistor | |
| JP4288852B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP3873833B2 (ja) | ヘテロ接合バイポーラトランジスタ、及びヘテロ接合バイポーラトランジスタを製造する方法 | |
| JPH0864907A (ja) | 平面埋込型レーザダイオードの製造方法 | |
| JP3565274B2 (ja) | バイポーラトランジスタ | |
| US6828603B2 (en) | Hetero-bipolar transistor with a sub-collector layer having a first portion and plural second portions | |
| JP2009194225A (ja) | ショットキバリアダイオード、及びショットキバリアダイオードを作製する方法 | |
| JP4026347B2 (ja) | 化合物半導体バイポーラトランジスタの製造方法 | |
| JP3057679B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2001007118A (ja) | 半導体装置及びその製造方法 | |
| JP3869662B2 (ja) | 半導体層の形成方法 | |
| JP4224980B2 (ja) | バイポーラトランジスタ | |
| US7067898B1 (en) | Semiconductor device having a self-aligned base contact and narrow emitter | |
| JP4930269B2 (ja) | 化合物半導体バイポーラトランジスタ | |
| JPH0737900A (ja) | 半導体装置およびその製造方法 | |
| JPH1187363A (ja) | ヘテロ接合バイポーラトランジスタ | |
| KR20210058620A (ko) | 이종접합 바이폴라 트랜지스터 | |
| JP3941538B2 (ja) | バイポーラトランジスタ | |
| JP4819338B2 (ja) | 半導体結合超伝導三端子素子及びその製造方法 | |
| JPH0661268A (ja) | 選択再成長領域を有する化合物半導体装置及びその製造方法 | |
| JP2550715B2 (ja) | 半導体装置 | |
| JP2008198662A (ja) | 半導体発光素子を作製する方法および半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050311 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060519 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061003 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061016 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3873833 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |