JP2007324617A - 横方向共振トンネリング - Google Patents

横方向共振トンネリング Download PDF

Info

Publication number
JP2007324617A
JP2007324617A JP2007193482A JP2007193482A JP2007324617A JP 2007324617 A JP2007324617 A JP 2007324617A JP 2007193482 A JP2007193482 A JP 2007193482A JP 2007193482 A JP2007193482 A JP 2007193482A JP 2007324617 A JP2007324617 A JP 2007324617A
Authority
JP
Japan
Prior art keywords
cladding layer
tunneling
metal
layer
pmma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2007193482A
Other languages
English (en)
Inventor
Bryan D Smith
ディー．スミス ブリアン
John N Randall
エヌ．ランドール ジョン
Gary A Frazier
エイ．フレイザー ゲイリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of JP2007324617A publication Critical patent/JP2007324617A/ja
Ceased legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/125—Quantum wire structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/127—Quantum box structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes
    • H01L29/882—Resonant tunneling diodes, i.e. RTD, RTBD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/962—Quantum dots and lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/979—Tunnel diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】２つ以上のトンネリング障壁及びこれらの間に同時に形成される量子ウェルについて、線幅形成のための多数の角度付き堆積によって形成されるサブリソグラフィー構成要素を含んだ横方向共振トンネリング構造体及び簡単な製造方法を提供する。
【解決手段】共振トンネリング・ダイオード４００は、横方向量子ウェル４０６中にエッチングされると共に、量子ワイヤまたは量子ドットを形成する溝を再埋込みするときに成長するトンネリング障壁４０４，４０８を通した横方向のキャリア輸送を有している。製造方法は、トンネリング障壁位置に対するサブリソグラフィー分離を規定する開口部の頂部にオーバーハングを生成すべく、角度付き堆積を使用する。
【選択図】図４

Description

この発明は電子装置に関し、特に、量子機械的共振トンネリング装置並びにシステム及び製造方法に関する。
エンハンスト・トランジスタ及び集積回路性能に対する継続的要求は、例えばシリコンバイポーラ及びＣＭＯＳトランジスタ等の既存の装置における改良、及び新しい装置型式及び材料の導入に帰着してきた。特に、高周波性能を高めるために装置寸法を微細化することは、例えば電位障壁を通したキャリアのトンネリング等の観察可能な量子機械的効果につながっている。このことは、例えば、この種トンネリング現象の利点を有する共振トンネリング・ダイオード及び共振トンネリング・ホットエレクトロン・トランジスタ等の代替装置の開発につながった。
共振トンネリング・ダイオードは、負の微分抵抗を示す部分を有する電流−電圧曲線を生むべく、電位障壁を通した伝導キャリアトンネリングを有する２端子装置である。最初のエサキ・ダイオードが、高濃度にドープしたＰＮ接合ダイオードにおいて、バンド間トンネリング（例えば、伝導帯から価電子帯）を示したことを思い出されたい。代替的共振トンネリング・ダイオード構造は、単一バンドの量子ウェルを通した共振トンネリングに頼っている。即ち、ＡｌＧａＡｓ／ＧａＡｓ量子ウェルを図示する図１を参照されたい。更に、マース他（Ｍａｒｓｅｔ ａｌ．）のＡｌＡｓ／ＧａＡｓ二障壁共振トンネリング・ダイオードの再現可能な成長及び応用（Ｒｅｐｒｏｄｕｃｉｂｌｅ Ｇｒｏｗｔｈ ａｎｄ Ａｐｐｌｉｃａｔｉｏｎ ｏｆ ＡｌＡｓ／ＧａＡｓ Ｄｏｕｂｌｅ Ｂａｒｒｉｅｎ Ｒｅｓｏｎａｎｔ Ｔｕｎｎｅｌｉｎｇ Ｄｉｏｄｅｓ）、１１ ジャーナル・オブ・バキュームサイエンス・アンド・テクノロジー（Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈ．）Ｂ９６５（１９９３年）、及びオズベイ他の１１０ＧＨｚモノリシック共振トンネリング・ダイオードのトリガー回路（１１０−ＧＨｚ Ｍｏｎｏｌｉｓｈｉｃ Ｒｅｓｏｎａｎｔ−Ｔｕｎｎｅｌｉｎｇ−Ｄｉｏｄｅ Ｔｒｉｇｇｅｒ Ｃｉｒｃｕｉｔ）、１２アイトリプルイー・エレクトロン デバイシス・レターズ（ＩＥＥＥ Ｅｌｅｃ． Ｄｅｖ． Ｌｅｔｔ．）４８０（１９９１年）のおのおのは、量子ウェル共振トンネリング・ダイオードを形成すべく、ＧａＡｓ構造中に埋め込まれた２つのＡｌＡｓトンネリング障壁を使用している。量子ウェルは、１．７ｎｍのトンネリング障壁を有する４．５ｎｍ厚であって良い。図２は、室温における電流−電圧特性を図示している。この種共振トンネリング・「ダイオード」は、対称性であることに留意されたい。図３（ａ）に示したバイアス下において、量子ウェル中の離散的電子レベル（サブバンドの底部エッジ）は、陰極の伝導帯エッジと位置整合しており、電子のトンネリングは容易に生じて、電流は大きい。これに反して、図３（ｂ）に示すバイアス下において、陰極の伝導帯は、量子ウェルの間に位置しており、トンネリングを抑圧し、このために電流は小さい。
米国特許第４，９１２，５３１号は、ＭｏＳＦＥＴの動作に類似した量子ドットの電位を変調すべく、ＡｌＧａＡｓによって囲まれると共に、トンネリング量子ドットを覆った金属電極を有するＧａＡｓの量子ドットを通した横方向共振トンネリングを示している。同様に、米国特許第５，２３４，８４８号は、この種装置の簡単なレイアウト及び相互接続を許容する半導体ウェハ中に横方向に形成された共振トンネリング・ダイオードを開示している。
極めて薄いトンネリング障壁に対して平面状に成長した層状体を使用し得る垂直共振トンネリング構造体とは対照的に、横方向共振トンネリング構造体は、障壁の場所を規定し、次いでエッチング及び障壁材料を用いた充填を行うべく、リソグラフィーによって、本来、トンネリング障壁を形成する必要がある。１〜１５ｎｍ幅（トンネリング障壁厚さ）のラインのこの種リソグラフィーは、標準集積回路の光学的リソグラフィーの能力を十分に超えているので、例えば電子ビーム（ｅ−ビーム）またはイオンビーム・リソグラフィー等の特別なアプローチが採られてきた。しかしながら、既知の方法は、実施するのが困難である。
米国特許第４，５９９，７９０号は、０．１μｍのオーダのケート長を有するマイクロ波ＭＥＳＦＥＴの製造方法を開示している。該方法は、サブリソグラフィー開口部を形成すべく、フォトレジスト層中の開口部上に金属の斜め堆積を使用し、次いで、このサブリソグラフィー開口部を使用して、下方の層状体中に溝をエッチング形成している。最後に、埋込型ゲートを形成すべく、トレンチをゲート金属の堆積で埋める。
本発明は、２つ以上のトンネリング障壁及びこれらの間に同時に形成される量子ウェルについて、線幅形成のための多数の角度をつけた被着によって形成されるサブリソグラフィー構成要素を含んだ、横方向共振トンネリング構造体及びその製造方法を提供する。
このことは、粗処理段階を有する共振トンネリング装置の製造を含む、技術的利点を有している。
横方向トンネリング障壁ダイオードの全体像
図４（ａ）及び（ｂ）は、全てが半絶縁性ＧａＡｓ基板４３０上に形成された、アルミニウム・ガリウム・ヒ素（ＡｌxＧａ1-xＡｓ）クラッド４０３を有するガリウム・ヒ素（ＧａＡｓ）陽極４０２、ＡｌＧａＡｓトンネリング障壁４０４、ＡｌＧａＡｓクラッド４０７を有するＧａＡｓ量子ウェル４０６、ＡｌＧａＡｓトンネリング障壁４０８、ＡｌＧａＡｓクラッド４１１を有するＧａＡｓ陰極４１０、陽極金属コンタクト４２２、及び陰極金属コンタクト４２０を含んだ、断面図及び平面図にて、参照番号４００で一般に示された、第１の好ましい実施例の共振トンネリング・ダイオードを実践的に示している。図４（ｂ）における平面図は、アクティブ領域４５０及びその相補的電気的絶縁分離４５２を図示している。絶縁分離は、結晶損傷であっても良い。トンネリング障壁４０４／４０８は、おのおのが（図４（ａ）及び（ｂ）の水平方向にて）約２ｎｍ厚で、かつ（図４（ｂ）の垂直方向にて）約２０μｍ幅である。陽極４０２及び陰極４１０は、ＧａＡｓの各側にて約１００ｎｍ厚のＡｌＧａＡｓクラッド４０３及び４１１を有し、（図４（ａ）の垂直方向にて）約５０ｎｍ厚である。量子ウェル４０６は、ＧａＡｓの各側にて約１００ｎｍ厚のＡｌＧａＡｓクラッド４０７を有し、（図４（ａ）の水平方向にて）約６ｎｍ長で、かつ５０ｎｍ厚である。障壁４０４／４０８の厚さは、主として、トンネリング電流の大きさに影響を及ぼし、量子ウェルの寸法及び障壁の高さから得られる共振レベルには何ら影響を及ぼさないことに留意されたい。ＡｌＧａＡｓ中のアルミニウム・ヒ化物の小数部（即ち、添字ｘ）は、障壁の高さを決定し、ｘ＝０．４５は、約０．５５ｅＶの障壁高さを与える。ＧａＡｓ及びＡｌＧａＡｓは、ドープされたｎ型であり、伝導帯の不連続性は、ＧａＡｓ（陽極、量子ウェル、及び陰極）がＡｌＧａＡｓ（変調ドーピング）から伝導帯にある電子を捕獲して、ＡｌＧａＡｓ中に正の電荷を残すことを意味している。金属コンタクト４２０及び４２２は、幅が約１０μｍ、長さが約２０μｍ（平面図）であり、陽極及び陰極のＧａＡｓに接触している。
６ｎｍ×５０ｎｍの量子ウェル４０６の長さ及び厚さは、最も低い少数の伝導サブバンドのエッジが、量子ウェル中の結晶運動量の２つの量子化成分によって、伝導帯エッジの上方、１００ｍｅＶのオーダである必要があることを意味している。量子ウェルは、有効にも、（図４（ｂ）の垂直方向で）一次元特性を有し、量子ワイヤを横切る共振トンネリングを有する量子ワイヤと呼ぶことができることに留意されたい。
ＡｌＧａＡｓ／ＧａＡｓ界面での伝導帯オフセットは、約０．５ｅＶであるため、図５（ａ）〜（ｃ）は、ダイオード４００を通した室温の電子伝導に対するバンド・ダイヤグラムを表わしている。図５（ａ）において、零バイアスでは、電流は生じない。図５（ｂ）において、ダイオード４００間の略１００ｍＶのバイアスによって、最初の共振ピーク電流が流れる。また、図５（ｃ）において、ダイオード４００間の略１５０ｍＶのバイアスでは、最初の低点電流（ｎａｌｌｅｙ ｃｕｗｅｎｔ）が流れる。陽極及び陰極間に印加されたバイアスの殆んどは、障壁と量子ウェルの間に現われる。
トンネリング障壁４０４／４０８は、サブリソグラフィー溝切り、及びこれに続く、溝を埋めるためのＡｌＧａＡｓの再成長によって製造される。こうして、トンネリング障壁のＡｌＧａＡｓは、ＧａＡｓをクラッディングするＡｌＧａＡｓとは異なる組成を有し得る。
製造
図６（ａ）〜（ｃ）及び図７（ａ）は、以下の段階を含むダイオード４００の第１の好ましい実施例の製造方法を断面図で図示している。
（１）成長基板として、（１００）の配向及び５００μｍの厚さを有する、１０．１６ｃｍ（４インチ）直径の半絶縁性ＧａＡｓウェハ６００から開始する。次いで、（例えば、有機金属化学的気相成長または分子線エピタキシ等によって）以下の表Ｉにリストされたエピタキシャル層を成長させる。ＡｌＧａＡｓは、例えば０．４等の添字ｘに対して、ＡｌxＧａ1-xＡｓを表わすことと、シリコンがｎ型ドーピングをもたらすことに留意されたい。

バッファ層を用いることによって、クラッド及び量子ウェルの成長に対して、低欠陥の表面がもたらされる。ｎ型ＡｌＧａＡｓ及びＧａＡｓのドープ・レベルは、概ね１×１０18ａｔｏｍｓ／ｃｍ3である。
（２）ポリメタクリル酸メチル（ＰＭＭＡ）を、層化ウェハ６００上に、約１５０ｎｍの厚さにスピンコートする。ＰＭＭＡは、電子ビームレジストである。次いで、ＰＭＭＡで２５μｍ長である近最小線幅（２００ｎｍ幅）ラインを露光すべく、電子ビームを使用する。量子ウェルは、このラインの中心に沿って存することとなる。ＰＭＭＡを現像する。図６（ａ）を参照されたい。
（３）コートされたウェハ６００を、減圧化学的気相成長（ＬＰＣＶＤ）チャンバに入れ、低温のプラズマ・アシスタンス９５ｎｍで、シランとアンモニアからのコンフォーマルなシリコン窒化物（「窒化物」）６２０を堆積する。図示するように、約１０ｎｍ幅のくぼみを残すコンフォーマル堆積を図示する図６（ｂ）を参照されたい。窒化物６２０の厚さは、ゆっくりとした減圧堆積によって正確に制御することができ、窒化物の厚さは、くぼみの幅を決定する。堆積温度は、ＰＭＭＡが残り得るように十分に低い。
（４）窒化物化されたウェハ６００をプラズマエッチング装置中に入れて、約８０〜１００ｎｍを除去すべく、窒化物６２０に対して異方性エッチングを行う。これによって、水平領域から窒化物６２０が効果的に除去され、ＰＭＭＡの垂直側壁上の窒化物フィラメント６２２のみが残される。エッチングによって、ＡｌＧａＡｓが露出するが、エッチングにおいて、フッ化物の化学作用によって、ＡｌＧａＡｓを覆う窒化物に対して選択性がもたらされる。図６（ｃ）を参照されたい。適度のオーバーエッチは、図６（ｂ）に示すように、最初の窒化物６２０の側壁の垂直性のために、開口部の幅及びＡｌＧａＡｓの露出部分の寸法に何ら影響を与えない。
（５）窒化物がエッチングされたウェハ６００を金属蒸着チャンバ中に入れて、ウェハ表面に対して±４５°の角度で、かつ、露出したＡｌＧａＡｓのラインに垂直に、約１０ｎｍのアルミニウムを角度を付けて堆積させる。この堆積は、図７（ａ）に図示するように、各窒化物の側壁に、実質的に同一量の金属を被着すべく、２つの角度の間で交互する。これによって、露出したＡｌＧａＡｓの一面の開口部が、効果的かつ対称性を以って、約６ｎｍまで狭められる。
（６）金属を角度を付けて堆積した後、ウェハを再び正しい方向に置いて、ウェハ表面に垂直にアルミニウムを３０ｎｍ以上堆積させる。これによって、各窒化物フィラメント６２２上の既存のアルミニウムが厚くされると共に、露出したＡｌＧａＡｓ上に、約３０ｎｍの高さで、基部で約６ｎｍの幅で、かつ約２５μｍの長さの自立金属リッジ６３０が形成される。図７（ｂ）を参照されたい。角度付き堆積において被着された金属のオーバーハングによって、窒化物フィラメント６２２から金属リッジ６３０のベースの２ｎｍの分離幅が保証された。
（７）図７（ｃ）に示すように、窒化物フィラメント間の空間を埋めて平坦化すべく、ウェハ上に、約５０〜１００ｎｍのフォトレジスト（即ち、ＰＭＭＡ）をスピンコートする。次に、酸素プラズマ中でフォトレジストをアッシュ（プラズマ・エッチング）するが、図８（ａ）に図示するように、金属リッジ６３０上にフォトレジストを残すべく、完了前にエッチングを停止する。次いで、定時湿式エッチングまたは定時ＢＣｌ3＋Ｃｌ2プラズマエッチングによって、窒化物フィラメント６２２及びＰＭＭＡ上の露出した金属を薄くする。図８（ｂ）を参照されたい。ＰＭＭＡ上にある程度の金属６３２〜６３４を残すことは、再成長段階を簡単にするが、必ずしも必要ではない。しかしながら、次の段階において、ＡｌＧａＡｓ及びＧａＡｓを異方性エッチングすることを許容すべく、十分な金属を除去する必要がある。
（８）金属リッジ６３０上に残存しているフォトレジストを除去する。図８（ｃ）を参照されたい。次いで、金属リッジ６３０の腐食を制限すべく、塩素を用いるが、ブリークスルー（ｂｒｅａｋ ｔｈｒｏｕｇｈ）に対してはＢＣｌ3無しでＡｌＧａＡｓ及びＧａＡｓを異方性プラズマエッチングするためのエッチングマスクとして、金属６３０、６３２、６３４を使用する。これによって、金属リッジ６３０の各側に、２ｎｍの幅及び１３０ないし２００ｎｍの間の深さを有する溝が形成される。図９（ａ）を参照されたい。
（９）ＭＢＥ成長チャンバ中にウェハを入れて、金属リッジ６３０の周囲の溝を埋めるべく、ＡｌＧａＡｓを成長させる。これによって、トンネリング障壁が形成されることとなり、かつ、金属リッジ６３０の直下のＧａＡｓの部分が、量子ウェルを形成することとなる。ＡｌＧａＡｓは、金属または窒化物上では成長しない。図９（ｂ）を参照されたい。
（１０）ＧａＡｓを覆うアルミニウムを選択的にエッチングする、例えば水中でのＨＣｌによる湿式エッチング（またはプラズマエッチング）によって、金属６３０、６３２、６３４を除去する。次いで、フッ素プラズマを用いて窒化物フィラメント６２２を除去し、酸素プラズマを用いてＰＭＭＡをアッシングする。これによって、ウェハの頂面として、ＡｌＧａＡｓが残される。
（１１）絶縁分離領域を形成すべく、フォトレジストをスピンコートして、これをパターニングし、かつ、絶縁分離領域を形成すべくＡｌＧａＡｓ及びＧａＡｓ結晶構造体に損傷を与えるために、プロトンを注入する。陽極及び陰極オーミックコンタクトを形成すると共に、リフトオフによって金属コンタクトを形成すべく、フォトレジストを除去し、別のフォトレジスト層をスピンコートして、これをパターニングする。これによって、図４（ａ）及び（ｂ）に示すようなダイオードが完成する。
金属リッジ６３０を残しておく代替例は、段階（９）においてトンネリング障壁を形成すべく、ＡｌＧａＡｓ再成長までは同一の段階を踏み、段階（７）及び図７（ｃ）〜図８（ａ）におけるような、フォトレジストのスピンコート及び部分的エッチバックを繰り返す。次に、残存するフォトレジストによって金属リッジ６３０を保譲しながら、薄くした金属６３２〜６３４を湿式エッチング（またはプラズマエッチング）によって除去する。次いで、段階（１０）を踏み、窒化物及びＰＭＭＡ（及びフォトレジスト）を除去すると共に、リフトオフによってオーミックコンタクトを形成する。
量子ウェル中のエネルギーレベルを変調すべく、金属リッジ６３０に対するコンタクトを形成して使用することができる。
垂直堆積がＰＭＭＡと一方の側で接触することとなるとき、一方向のみからの角度を付けた堆積によって、単一の開口部が生じることとなることに留意されたい。これは、絶縁分離されたトンネリング障壁に対して使用することができよう。
多重横方向共振トンネリング構造体
図１０（ａ）及び図１０（ｂ）は、ＩｎＡｌＡｓクラッドを有するＩｎＧａＡｓ量子ウェル７１０、７１２、７１４、該量子ウェルに隣接するＩｎＡｌＡｓトンネリング障壁７２０、７２２、７２４、７２６、ＩｎＧａＡｓ陽極７０２、ＩｎＧａＡｓ陰極７０４、金属陽極コンタクト７３２、金属陰極コンタクト７３４、ＩｎＡｌＡｓバッファ層７３６、及びＩｎＰ基板ウェハ７０８を含んだ、それぞれ断面図及び平面図において、参照番号７００で一般に示した、好ましい実施例の多重ピークの横方向共振トンネリング構造体を示している。ＩｎＧａＡｓを有するＩｎＧａＡｓヘテロ接合は、約０．６ｅＶの伝導帯不連続性を有しているので、ＩｎＧａＡｓ上のＩｎＡｌＡｓクラッド中のｎ型ドーパントは、ＩｎＧａＡｓを変調ドープする。
多重量子ウェル及び障壁は、多ピークの電流−電圧特性を示す。
多重トンネリングの製造方法
多重横方向共振トンネリングの製造方法の好ましい実施例は、図６（ａ）ないし図９（ｂ）の方法に従うが、金属リッジの形成を繰り返すことによって、多重トンネリング障壁を達成している。特に、多重横方向共振トンネリングの製造方法は、以下の段階を含む。
（１）（１００）の配向及び５００μｍの厚さを有する１０．１６ｃｍ（４インチ）直径の半絶縁性ＩｎＰウェハ８００から開始する。次いで、（例えば、有機金属化学的気相成長または分子線エピタキシによって）以下の表ＩＩにリストされているエピタキシャル層を成長させる。ＩｎＧａＡｓは、０．５３に等しいｘに対してＩｎxＧａ1-xＡｓを表わし、ＡｌＧａＡｓは、０．５２に等しいｘに対してＩｎxＡ1-xＡｓを表わし、かつ、シリコンはｎ型ドープをもたらすことに留意されたい。

バッファ層によって、クラッド及び量子ウェルの成長に対して、低欠陥の表面がもたらされる。ｎ型ＩｎＡｌＡｓ及びＩｎＧａＡｓのドープ・レベルは、概ね１×１０18ａｔｏｍｓ／ｃｍ3である。
（２）ポリメタクリル酸メチル（ＰＭＭＡ）を、層化ウェハ８００上に、約１５０ｎｍの厚さにスピンコートする。次いで、ＰＭＭＡにおいて２５μｍ長の近最小線幅（約１００ｎｍ幅）ラインを露光するために、電子ビームを用いる。横方向量子ウェルは、このラインと平行で、かつこのライン内にあることとなる。ＰＭＭＡを現像する。図１１（ａ）を参照されたい。
（３）コートされたウェハ８００をＬＰＣＶＤチャンバ中に入れて、シラン及びアンモニアからのコンフォーマル窒化物８２０を、低温で４０ｎｍ堆積する。図示するように約２０ｎｍ幅のくぼみを残すコンフォーマル堆積を図示する図１１（ｂ）を参照されたい。窒化物８２０の厚さは、ゆっくりとした低温の減圧堆積によって正確に制御することができ、窒化物の厚さは、くぼみの幅を決定する。
（４）窒化物化されたウェハ８００をプラズマエッチング装置中に入れて、約１００ｎｍを除去すべく、窒化物８２０に対して異方性エッチングを行う。これによって、水平領域から窒化物８２０が効果的に除去され、ＰＭＭＡの垂直側壁上の窒化物フィラメント８２２のみが残る。このエッチングによって、ＩｎＡｌＡｓが露出されるが、フッ素のエッチングの化学作用によって、Ａｌ成分を覆う窒化物に対して選択性がもたらされる。図１１（ｃ）を参照されたい。適度のオーバーエッチは、図１１（ｂ）に示すように、最初の窒化物８２０の側壁の垂直性のために、開口部の幅及びＩｎＡｌＡｓの露出部分の寸法に何ら影響を及ぼさない。
（５）窒化物がエッチングされたウェハ８００を、金属蒸着チャンバ中に入れて、ウェハ表面に対して±４５°の角度で、かつ露出したＩｎＡｌＡｓのラインに垂直に、１０ｎｍのアルミニウムを角度を付けて堆積させる。この堆積は、図１２（ａ）に図示するように、各窒化物の側壁上に実質的に同一量の金属を被着すべく、２つの角度の間で交互する。これによって、露出したＩｎＡｌＡｓを覆う開口部が、効果的かつ対称的に、約１０ｎｍに狭められる。
（６）金属を角度を付けて堆積した後、ウェハを再び正しい方向に向けて、ウェハ表面に垂直にアルミニウムを２０ｎｍ以上堆積する。これによって、各窒化物フィラメント８２２上の既存のアルミニウムが厚くなり、かつ基部において２０ｎｍの高さと１０ｎｍの幅を有すると共に、露出したＩｎＡｌＡｓ上にて２０μｍの長さを有する自立金属リッジ８３０が形成される。図１２（ｂ）を参照されたい。角度付き堆積において堆積した金属のオーバーハングによって、窒化物フィラメント８２２から金属リッジ８３０の基部のおよそ５ｎｍの分離がもたらされる。
（７）図１２（ｃ）に示すように、窒化物フィラメント間の空間を埋めてこれを平坦化すべく、ウェハ上に約５０〜１００ｎｍのフォトレジスト（即ちＰＭＭＡ）をスピンコートする。次に、酸素プラズマ中でフォトレジストをアッシング（プラズマエッチング）するが、図１３（ａ）に図示するように、金属リッジ８３０上にフォトレジストを残すべく、完了する前にエッチングを停止する。次いで、窒化物フィラメント８２２及びＰＭＭＡを、ＫＯＨの湿式エッチングまたはＢＣｌ3＋Ｃｌ2のプラズマエッチングによってむき出しにすべく、露出した金属を除去する。図１３（ｂ）を参照されたい。
（８）フルオロフォーム（ＣＨＦ3：ｆｌｕｏｒｏｆｏｒｍ）のプラズマエッチングによって、窒化物フィラメント８２２を除去し、この際、エッチングは、ＡｌＦ3の不揮発性のために、ＩｎＡｌＡｓを腐食することはない。これによって、金属リッジ８３０を覆うフォトレジストと、隣接するＰＭＭＡとの間に、約４０ｎｍ幅の開口部が残される。次いで、ＬＰＣＶＤ中にウェハ８００を入れて、低温で、コンフォーマル窒化物８４０を１０ｎｍ堆積させる。図１３（ｃ）を参照されたい。次いで、約１０〜１５ｎｍを除去すべく、窒化物に対して再度異方性エッチングを行うことによって、水平領域をクリアにするが、ＰＭＭＡ及びフォトレジストで覆われた金属リッジ８３０上に、窒化物フィラメント８４２を残すようにする。図１４（ａ）を参照されたい。
（９）窒化物をエッチングしたウェハ８００を金属蒸着チャンバ中に入れて、ウェハ表面に垂直に、約２０ｎｍの金属（アルミニウム）を堆積する。これによって、露出したＩｎＡｌＡｓ上に、２０ｎｍ高さで、２０ｎｍ幅の２つ以上の金属リッジ８３２〜８３４が形成されると共に、水平のＰＭＭＡ表面上に金属が被着される。図１４（ｂ）を参照されたい。
（１０）図１４（ｃ）に示すように、窒化物フィラメント間の空間を埋めて、これを平坦化すべく、ウェハ上に、約５０〜１００ｎｍのフォトレジスト（即ちＰＭＭＡ）をスピンコートする。次に、窒化物フィラメントの頂部を露出すべく、酸素プラズマ中でフォトレジストをアッシング（プラズマエッチング）するが、図１５（ａ）に示すように、金属リッジ８３０，８３２〜８３４上にフォトレジストを残すべく、完了の前にエッチングを停止する。次いで、前述したように、下層のＩｎＡｌＡｓに対して選択性があるフッ素プラズマによって、露出した窒化物フィラメントを除去する。図１５（ｂ）を参照されたい。そして、金属リッジ８３０，８３２，８３４によって、上層のフォトレジストに対する支持がもたらされることに留意されたい。フォトレジストの薄いリッジが、ＩｎＡｌＡｓ上に直接配設されるとすれば、表面に固着するという問題が生じて、リッジの大きな高さ対幅の比率によって悪化される。しかしながら、金属リッジ８３０，８３２，８３４は十分にＩｎＡｌＡｓに固着し、フォトレジストに対する支持をもたらす。
（１１）金属リッジ８３０，８３２，８３４の間と、金属リッジ及びＰＭＭＡの間とに溝を形成すべく、塩素を用いたＩｎＡｌＡｓ及びＩｎＧａＡｓの異方性プラズマエッチングに対するエッチングマスクとして、金属リッジ８３０，８３２，８３４を覆うフォトレジスト及びＰＭＭＡを使用する。フォトレジストが金属リッジを覆っているため、エッチングは金属に対して選択的である必要がないことに留意されたい。各溝は、１０ｎｍの幅と、１３０及び２００ｎｍの間の深さを有している。図１５（ｃ）を参照されたい。
（１２）ＰＭＭＡ及びフォトレジストを除去して、ウェハをＭＢＥ成長チャンバ中に入れ、溝を埋めるべく、ＩｎＡｌＡｓを成長させる。これによって、トンネリング障壁が形成され、かつ、金属リッジの真下のＩｎＧａＡｓの部分は、横方向量子ウェルを形成することとなる。ＡｌＧａＡｓは金属上では成長しないが、頂面のＩｎＡｌＡｓを厚くする。図１５（ｄ）を参照されたい。ここで、金属リッジ８３０，８３２，８３４は、下層の量子ウェルの変調を考慮すべく、付加された可能コンタクトによって維持し得るか、または多重ピーク式ダイオードを形成すべく、金属リッジを除去することができよう。
（１３）フォトレジストをスピンコートして、絶縁分離領域を形成すべく、該レジストをパターニングし、かつ、分離領域を形成すべく、ＩｎＡｌＡｓ及びＩｎＧａＡｓ結晶構造に損傷を与えるために、プロトンを注入する。フォトレジストをスピンコートし、別のフォトレジスト層をスピンコートして、陽極及び陰極を形成すると共に、リフトオフによって金属コンタクトを形成すべく、パターニングを行う。これによって、多重ピークダイオードが完成する。
結合量子ドットのアレイ
図１６は、トンネリング障壁によって量子ドットを分離した状態で、アレイにおける量子ドットを覆う金属コンタクトを含む、参照番号９００によって一般に示された、量子ドットアレイの好ましい実施例を、斜視図で実践的に図示している。アレイの寸法は、前述した実施例のサブリソグラフィー・ライン形成と類似した製造プロセスを繰り返すことによって、容易に増加することができる。
アレイの製造
量子ドット９００のアレイは、多重共振トンネリング・ダイオードの製造方法を、実質的に２回繰り返すことによって製造することができる。特に、図１１（ａ）ないし図１５（ｂ）におけるような３つの金属リッジを形成する。次いで、ＰＭＭＡの別の層を塗布し、金属リッジにつながる、ラインに垂直な別の１００ｎｍの幅の広いラインを電子ビームで形成する。図１７（ａ）は、開口部が３つの金属リッジと交差するＰＭＭＡ中の１００ｎｍの幅の広い開口部の露出したＩｎＧａＡｓクラッドを示す部分の平面図を図示している。
２０ｎｍ幅のくぼみを残すべく、窒化物を４０ｎｍ再度堆積し、ＩｎＡｌＡｓクラッドと既に作った３つの金属リッジのセクションを再度露出させる２０ｎｍの広い開口部を有する４０ｎｍ厚の窒化物フィラメントを生成すべく、異方性エッチングを行う。図１７（ｂ）は、その平面図である。２つの窒化物フィラメントの間の開口部をスピンコーティングで埋めて、平坦化及びエッチバックを行う。次に、リン酸を用いて、２つの窒化物フィラメントを選択的に除去する。次いで、窒化物を１０ｎｍだけ等角的に堆積して、異方性エッチングを行い、その間に２つの２０ｎｍのギャップを有する４つの１０ｎｍ厚の窒化物フィラメント（１つは各ＰＭＭＡの側壁上にあり、１つは各レジストの側壁上にある）を残すようにする。次いで、スピンコーティング及びエッチバックによって、レジストを用いて、２つのギャップを埋める。再度、リン酸を用いて、窒化物フィラメントを除去する。図１７（ｃ）の平面図を参照されたい。最後に、露出した金属をエッチングし、レジストを除去して、金属コンタクトのアレイを残すようにする。最後に、エッチングマスクとして金属コンタクトを使用して、溝切りを行い、該溝中にＩｎＡｌＡｓを成長させて、金属コンタクトの下方となる隣接する量子ドット（零次元量子ウェル）間にトンネリング障壁を形成するようにする。
コンフォーマル誘電体無しでの開口部の縮小の製造
好ましい実施例は、図６（ｂ）、（ｃ）及び図１１（ａ）〜（ｃ）におけるように、ＰＭＭＡ中の電子ビームで形成した開口部を縮小するのに使用するコンフォーマル窒化物（または他の誘電体）層を省略することによって、変更することができる。特に、コンフォーマル誘電体の堆積無しでの開口部縮小の好ましい実施例方法は、次下の段階を踏む。
（１）成長基板としての１０．１６ｃｍ（４インチ）直径の半絶縁性ＩｎＰウェハ１１００から開始する。次いで、以下の表ＩＩＩにリストするドープしない各エピタキシャル層を成長させる。ＩｎＧａＡｓは、例えば０．４等の添字ｘに対するＩｎxＧａ1-xＡｓを表わすことに留意されたい。

バッファ層によって、量子ウェル成長に対して低欠陥の表面がもたらされる。
（２）層化ウェハ１１００上に、ＰＭＭＡを約１５０ｎｍの厚さにスピンコートする。次いで、電子ビームを使用して、ＰＭＭＡで２５μｍ長の最小線幅（５０ｎｍ幅）のラインを露光する。量子ウェルは、このラインの中心に沿ってある。ＰＭＭＡを現像する。図１８（ａ）を参照されたい。
（３）ウェハ１１００を金属蒸着チャンバ中に入れ、ウェハ表面に対して４５°の角度でかつ露出したＩｎＰのラインに対して垂直に、約１２．５ｎｍのアルミニウムの最初の角度付き堆積を行い、次いで、ウェハ表面に対して４５°であるが、第１の堆積角度に対して垂直であると共に、露出したＩｎＰに対しても垂直に、１７．５ｎｍのアルミニウムの第２の角度付き堆積に切り換える。アルミニウムは全てＰＭＭＡ上に堆積すると共に、露出したＩｎＰに対してオーバーハングとなる。矢印によって２つのアルミニウム堆積方向が示されている図１８（ｂ）を参照されたい。
（４）アルミニウムを角度を付けて堆積した後、ウェハ表面に垂直にチタンを４５ｎｍ堆積する。このことによって、ＰＭＭＡ上の既存のアルミニウム上への堆積が行われると共に、露出したＩｎＰ上に基部で約４５ｎｍの高さと４０ｎｍの幅を有し、２５μｍ長の目立つ金属リッジ１１３０が形成される。図１８（ｃ）を参照されたい。角度付き堆積で被着したアルミニウムのオーバーハングによって、ＰＭＭＡからの金属リッジ１１３０の基部の５ｎｍの分離が保証された。
（５）アルミニウム（及びこれを覆うチタン）を、ＫＯＨの溶液中で分解することによって、リフトオフする。これによって、ＰＭＭＡ及び露出したＩｎＰの２本の５ｎｍ幅のストリップを有するチタンのリッジ１１３０が残される。次いで、イオンビーム・アシステッドエッチングチャンバ中にウェハを入れて、ＰＭＭＡ及びチタンリッジをエッチングマスクとして使用して、ＩｎＰ及びＩｎＧａＡｓ中に溝をエッチング形成する。エッチング用混合ガスは、ほぼ等しい流量で、約１０-3Ｔｏｒｒの全圧の塩素及びアルゴンである。これによって、金属リッジ１１３０の各側に溝１１４１，１１４２が形成され、各溝は、５ｎｍの幅と、１３０及び２００ｎｍの間の深さを有している。次に、アセトンを次いで酸素プラズマを用いて、ＰＭＭＡを除去する。図１８（ｄ）を参照されたい。
（６）ＭＯＣＶＤ成長チャンバ中にウェハを入れて、以下の各層、即ち、（溝１１４１，１１４２を埋めるべく）５ｎｍの非ドープトＩｎＰ、２０ｎｍのシリコンをドープしたＩｎＰ（ドーパント濃度：１×１０18／ｃｍ3）、２０ｎｍの非ドープトＩｎＰ、及び５ｎｍの５×１０18／ｃｍ3にシリコンをドープしたキャップＩｎＧａＡｓを成長させる。再度、溝を埋めることで（ＩｎＰ）、横方向共振トンネリングに対するトンネリング障壁が形成されることとなり、かつ、金属リッジ１１３０直下のＩｎＧａＡｓの部分は、量子ウェルを形成することとなる。ＩｎＰ及びＩｎＧａＡｓは、チタン１１３０上で高抵抗率の多結晶として成長し得る。破線でエピタキシャル成長と多結晶成長の間の境界を示す図１８（ｅ）を参照されたい。代替的に、ＩｎＰ及びＩｎＧａＡｓは、図９（ａ）、（ｂ）に類似して、チタン上では核を形成し得ること無く、全く成長し得ることがなくて良い。ＭＯＣＯＤ条件は、成長型式を決定する。ＩｎＧａＡｓ量子ウェル中のキャリア（電子）は、ｎ+ＩｎＰからの変調ドーピングによってもたらされ、このｎ+ＩｎＰに隣接するＩｎＧａＡｓ−ＩｎＰ界面１１５０に蓄積される。溝中のＩｎＰは、これらのキャリアに対するトンネリング障壁を形成し、トンネリング障壁間の界面の領域は、前述したように量子ワイヤを形成する。
（７）ＰＭＭＡをスピンコートして、量子ウェルの幅を限定する第１のメサ領域を形成すべく、電子ビームでパターニングを行う。このことは、図１７（ｂ）及び図１７（ｃ）の横方向リソグラフィーに類似している。電子ビームは、約５０ｎｍまでの線幅をもたらすことができる。こうして、分離された平行の共振トンネリング電流路を形成することができる。再度、塩素及びアルゴンの混合ガスを使用したイオンビーム・アシステッドエッチングによって、パターニングしたＰＭＭＡをマスクとして、半導体層をエッチングする。再度、エッチングは、量子ウェルＩｎＧａＡｓ層中に食い込むのにのみ必要である。ＰＭＭＡを除去し、フォトレジスト層をスピンコートし、各電流路に対する絶縁分離メサの位置を限定すべく、該フォトレジスト層をパターニングし、湿式エッチングを行う（ＩｎＧａＡｓには硫酸及び過酸化水素、次に、ＩｎＰにはリン酸、次いで、ＩｎＧａＡｓ量子ウェルには、再度、硫酸及び過酸化水素を用い、ＩｎＰバッファ上で停止する）。最後に、リフトオフによって、金属コンタクトを形成する。即ち、フォトレジストをスピンコートし、陽極及び陰極位置を規定すべく、該レジストをパターニングし、金ゲルマニウム、次いでニッケル、最後に厚い金を蒸着して、リフトオフを行う。これによって、破線の矢印で共振トンネル電流の流れを示す図１８（ｆ）に図示するように、ダイオードが完成する。
変形例
トンネリング障壁の厚さを規定すべきシャドーイング、と同時に量子ウェル及びトンネリング障壁の横方向寸法を規定すべき２方向シャドーイングに対する角度付き堆積の特徴のうちの１つ以上を維持すると共に、厚さを規定すべく、角度付きコンフォーマル堆積を繰り返すことによる単一の溝のエッチング及び再埋込みによって、多数の隣接する（結合した）共振トンネリング障壁及び量子ウェルを形成し、かつ、半導体表面に対するレジストの付着を助ける金属を形成しつつ、好ましい実施例を、多くの方法で変更することができる。
例えば、オーバーハングを生成するための材料の堆積に関する角度は、多数であり得ると共に、（ｉ）半導体表面に何ら堆積が生じない場合、垂直に近づくこと（こうして、ＰＭＭＡ若しくはレジストまたは窒化物フィラメント中の開口部の高さ対幅のアスペクト比が、堆積方向をどのようにして垂直にし得るかを決定する）、及び（ｉｉ）オーバーハングを形成すべく、十分な材料を組み込むことができた場合に、並行に近づくこと、の間で変更することができる。そして、角度付き堆積を繰り返すことができよう。例えば、図１４（ａ）の構造において、窒化物及びオーバーハングによる垂直に堆積した金属の間の小さな厚さを再度限定すべく、角度付き堆積と、再度、窒化物上に行うことができよう。こうして、トンネリング障壁及び量子ウェルの寸法を変えることができよう。即ち、大きい電流に対してはトンネリング障壁をより薄くすることができ、トンネリング障壁を異なる厚さにすることができ、かつ、共振レベルをアップまたはダウンに調整すべく、量子ウェルの厚さを変えることができよう。トンネリング障壁の厚さは、角度付き堆積のオーバーハングによって制御されるので、広範囲の厚さは、容易に可能である。材料は、例えば、ＩｎＰ中のＩｎＧＨａＡｓウェルに対してはＩｎＡｌＡｓ等と、変更することができよう。
以上の説明に関して更に以下の項を開示する。
（１）横方向共振トンネリング構造体を製造する方法において、
（ａ）半導体本体上に第１の材料から成る層状体を設けるステップであって、前記層状体が、前記半導体本体の表面の一部分を露出させる開口部を有してなるステップと、
（ｂ）前記表面の前記一部分に垂直な方向とは異なる方向に、前記開口部に第２の材料を被着するステップと、
（ｃ）前記表面の前記一部分に垂直な方向にて、前記開口部に第３の材料を被着するステップと、
（ｄ）前記第１の材料を覆う前記第３の材料の少なくとも一部を除去するステップと、
（ｅ）前記第３の材料から離隔して、前記表面の前記一部分の前記半導体材料を溝切りするステップと、を具備したことを特徴とする方法。
（２）第１項記載の方法において、
（ａ）前記半導体材料が、ＩＩＩ−Ｖ族化合物であることを特徴とする方法。
（３）第１項記載の方法において、
（ａ）前記第１の材料が、ＰＭＭＡであり、
（ｂ）前記第２の材料が、アルミニウムであり、
（ｃ）前記第３の材料が、アルミニウムであることを特徴とする方法。
（４）第１項記載の方法において、
（ａ）前記第１の材料が、ＰＭＭＡであり、
（ｂ）前記第２の材料が、アルミニウムであり、
（ｃ）前記第３の材料が、チタンであることを特徴とする方法。
（５）第１項記載の方法において、
（ａ）前記溝切りは、イオンビーム・アシステッドエッチングによるものであることを特徴とする方法。
（６）第１項記載の方法において、
（ａ）前記半導体材料の前記溝切りによって形成した溝を再び埋めるステップを更に具備したことを特徴とする方法。
（７）（ａ）第１の表面と平行な量子ウェルを有する半導体本体と、
（ｂ）前記第１の表面に垂直で、前記量子ウェルを少なくとも３つの部分に分割し、サブリソグラフィー厚さを有する、少なくとも２つのトンネリング障壁と、
（ｃ）前記少なくとも３つの部分のうちの２つに対するコンタクトであって、前記２つの部分はおのおのが、前記トンネリング障壁の１つから離隔してなる前記コンタクトと、を具備したことを特徴とする横方向共振トンネリング構造体。
（８）第７項記載の横方向共振トンネリング構造体において、
（ａ）前記トンネリング障壁のうちの２つに位置整合すると共に、前記部分を覆っている電極を、更に具備したことを特徴とする横方向共振トンネリング構造体。
（９）パターニングされたフォトレジストを半導体に付着させる方法において、
（ａ）半導体本体上であって、第１の領域内に位置する金属構造体を形成するステップと、
（ｂ）前記金属構造体及び半導体本体上にフォトレジスト層を形成するステップと、
（ｃ）前記パターニングされたフォトレジスト内の前記領域において、前記フォトレジストをパターニングするステップと、を具備したことを特徴とする方法。
（１０）第９項記載の方法において、
（ａ）前記金属構造体は、サブリソグラフィー厚さを有していることを特徴とする方法。
（１１）横方向量子ウェル４１０中にエッチングされると共に、量子ワイヤまたは量子ドット４０６を形成する溝を再埋込みするときに成長するトンネリング障壁４０４，４０８を通した横方向のキャリアの輸送を有する共振トンネリング・ダイオード４００。製造方法は、トンネリング障壁位置に対するサブリソグラフィー分離を規定する開口部の頂部にオーバーハングを生成すべく、角度付き堆積を使用する。
既知の共振トンネリング・ダイオードのバンド・ダイヤグラムである。 既知の共振トンネリング・ダイオードの電流−電圧特性を示す略図である。 既知の共振トンネリング・ダイオードのバンド・ダイヤグラムである。 （ａ）は第１の好ましい実施例の共振トンネリング・ダイオードの縦断面、（ｂ）は第１の好ましい実施例の共振トンネリング・ダイオードの平面図である。 種々のバスアス下における第１の好ましい実施例ダイオードに対するバンド・ダイヤグラムである。 第１の好ましい実施例方法の製造段階を示す断面図である。 第１の好ましい実施例方法の製造段階を示す断面図である。 第１の好ましい実施例方法の製造段階を示す断面図である。 第１の好ましい実施例方法の製造段階を示す断面図である。 （ａ）は多重共振トンネリングの好ましい実施例構造体の縦断面図であり、（ｂ）は多重共振トンネリングの好ましい実施例構造体の平面図である。 第２の好ましい実施例方法の製造段階を示す断面図である。 第２の好ましい実施例方法の製造段階を示す断面図である。 第２の好ましい実施例方法の製造段階を示す断面図である。 第２の好ましい実施例方法の製造段階を示す断面図である。 第２の好ましい実施例方法の製造段階を示す断面図である。 量子ドットの好ましい実施例の共振トンネリング構造体のアレイを示す斜視図である。 量子ドットのアレイの製造段階を示す平面図である。 別の好ましい実施例方法の製造段階を示す断面図である。
符号の説明
４００ 共振トンネリング・ダイオード
４０２ 陽極（ＧａＡｓ）
４０３ クラッド（ＡｌＧａＡｓ）
４０４ トンネリング障壁（ＡｌＧａＡｓ）
４０６ 量子ウェル（ＧａＡｓ）
４０７ クラッド（ＡｌＧａＡｓ）
４０８ トンネリング障壁（ＡｌＧａＡｓ）
４１０ 陰極（ＧａＡｓ）
４１１ クラッド（ＡｌＧａＡｓ）
４２０ 陰極金属コンタクト
４２２ 陽極金属コンタクト
４３０ 半絶縁性基板（ＧａＡｓ）
４５０ アクティブ領域
４５２ 絶縁分離領域

Claims (8)

  1. 横方向共振トンネリング構造体を製造する方法において、
    上部クラッド層と、底部クラッド層と、該上部クラッド層と該底部クラッド層との間のウェル層とを含む半導体本体を形成して、半導体本体上前記上部クラッド層に第１の材料から成る層状体を設けるステップであって、前記層状体第１の材料が、前記半導体本体上部クラッド層の表面の一部分を露出させる開口部を有してなるステップと、
    前記上部クラッド層の前記表面の前記一部分に垂直な方向とは異なる方向に、前記開口部に第２の材料を前記第１の材料上に被着するし、前記第２の材料は前記開口部にオーバーハング状に形成されるステップと、
    前記上部クラッド層の前記表面の前記一部分に垂直な方向にて、前記開口部に第３の材料を被着し、前記第２の材料が前記開口部にオーバーハング状に形成することにより、前記半導体本体上部クラッド層上に且つ前記開口部に絶縁分離されたリッジを形成するステップと、
    前記第１の材料を覆う前記第３の材料の少なくとも一部を除去するステップと、
    前記絶縁分離されたリッジから離隔して、前記表面の前記一部分の前記半導体材料を溝切り前記上部クラッド層を通り、前記ウェル層を通り、前記底部クラッド層へ入り込む一対の溝を前記絶縁分離されたリッジの両側に形成するステップと、
    を具備したことを特徴とする方法。
  2. 請求項１記載の方法において、
    前記半導体本体が、ＩＩＩ−Ｖ族化合物であることを特徴とする方法。
  3. 請求項１記載の方法において、
    前記第１の材料が、ＰＭＭＡであり、
    前記第２の材料が、アルミニウムであり、
    前記第３の材料が、アルミニウムであることを特徴とする方法。
  4. 請求項１記載の方法において、
    前記第１の材料が、ＰＭＭＡであり、
    前記第２の材料が、アルミニウムであり、
    前記第３の材料が、チタンであることを特徴とする方法。
  5. 請求項１記載の方法において、
    前記溝切りは、イオンビーム・アシステッドエッチングによるものであることを特徴とする方法。
  6. 請求項１記載の方法において、
    前記半導体材料の前記溝切りによって形成した溝を再び埋めるステップを更に具備したことを特徴とする方法。
  7. 半導体本体と、
    前記半導体本体上の第１のクラッド層と、
    前記第１のクラッド層上の量子ウェルと、
    前記量子ウェル上の第２のクラッド層と、
    前記第１第２のクラッド層と前記量子ウェルとを通して少なくとも部分的には前記第２第１のクラッド層にまで垂直に延びている少なくとも２つのトンネリング障壁であって、前記第２のクラッド層は、前記量子ウェルを少なくとも３つの絶縁分離された部分に分割し、サブリソグラフィー厚さを有するし、前記第１のクラッド層および前記第２のクラッド層と同じ材料を有する前記少なくとも２つのトンネリング障壁と、
    前記少なくとも３つの絶縁分離された部分のうちの２つに対するコンタクトであって、前記２つの部分はおのおのが、前記トンネリング障壁の１つから離隔してなる前記コンタクトと、を具備したことを特徴とする横方向共振トンネリング構造体。
  8. 請求項７記載の横方向共振トンネリング構造体において、
    前記トンネリング障壁のうちの２つに位置整合すると共に、前記部分を覆っている電極を、更に具備したことを特徴とする横方向共振トンネリング構造体。
JP2007193482A 1994-09-20 2007-07-25 横方向共振トンネリング Ceased JP2007324617A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/309,994 US5529952A (en) 1994-09-20 1994-09-20 Method of fabricating lateral resonant tunneling structure

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP7241538A Division JPH08181335A (ja) 1994-09-20 1995-09-20 横方向共振トンネリング

Publications (1)

Publication Number Publication Date
JP2007324617A true JP2007324617A (ja) 2007-12-13

Family

ID=23200543

Family Applications (2)

Application Number Title Priority Date Filing Date
JP7241538A Pending JPH08181335A (ja) 1994-09-20 1995-09-20 横方向共振トンネリング
JP2007193482A Ceased JP2007324617A (ja) 1994-09-20 2007-07-25 横方向共振トンネリング

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP7241538A Pending JPH08181335A (ja) 1994-09-20 1995-09-20 横方向共振トンネリング

Country Status (3)

Country Link
US (1) US5529952A (ja)
EP (1) EP0703626A3 (ja)
JP (2) JPH08181335A (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5654558A (en) * 1994-11-14 1997-08-05 The United States Of America As Represented By The Secretary Of The Navy Interband lateral resonant tunneling transistor
US6667492B1 (en) * 1997-11-10 2003-12-23 Don L. Kendall Quantum ridges and tips
US6479368B1 (en) 1998-03-02 2002-11-12 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device having a shallow trench isolating region
US6967140B2 (en) * 2000-03-01 2005-11-22 Intel Corporation Quantum wire gate device and method of making same
DE60313140T2 (de) * 2002-02-27 2007-07-19 Japan Science And Technology Agency, Kawaguchi Quanten-nanozusammensetzungshalbleiterlaser und quanten-nanozusammensetzungsarray
EP2096670B1 (en) * 2002-05-22 2011-12-21 Fujitsu Ltd. Quantum semiconductor device and method for fabricating the same
US7138341B1 (en) * 2004-07-07 2006-11-21 Hewlett-Packard Development Company, L.P. Process for making a memory structure
FR2876498B1 (fr) * 2004-10-12 2008-03-14 Commissariat Energie Atomique Procede de realisation d'heterostructures resonnantes a transport planaire
JP2009500815A (ja) * 2005-06-30 2009-01-08 コミッサリア タ レネルジー アトミーク 負性微分抵抗を有する、０、１、２、及び３次元のナノ構造及びこれを作るための方法
FR2896239B1 (fr) * 2006-01-16 2008-04-18 Commissariat Energie Atomique Nanostructures a 0, 1, 2 et 3 dimensions, a resistance differentielle negative et procede de fabrication de ces nanostructures
US8318520B2 (en) * 2005-12-30 2012-11-27 Lin Ming-Nung Method of microminiaturizing a nano-structure
CN100449713C (zh) * 2006-12-14 2009-01-07 上海交通大学 量子逻辑器件的隧穿二极管制备方法
US10927450B2 (en) * 2018-12-19 2021-02-23 Applied Materials, Inc. Methods and apparatus for patterning substrates using asymmetric physical vapor deposition
US10927451B2 (en) * 2019-02-08 2021-02-23 Applied Materials, Inc. Methods and apparatus for patterning substrates using asymmetric physical vapor deposition

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251713A (ja) * 1991-11-05 1993-09-28 Texas Instr Inc <Ti> 横型共鳴トンネリングトランジスタ
JPH06244157A (ja) * 1993-02-12 1994-09-02 Nippon Steel Corp 半導体装置の製造方法
US5346851A (en) * 1992-11-20 1994-09-13 Texas Instruments Incorporated Method of fabricating Shannon Cell circuits

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5277682A (en) * 1975-12-24 1977-06-30 Fujitsu Ltd Manufacture of semiconductor device
US4214966A (en) * 1979-03-20 1980-07-29 Bell Telephone Laboratories, Incorporated Process useful in the fabrication of articles with metallized surfaces
JPS5671981A (en) * 1979-11-19 1981-06-15 Sumitomo Electric Ind Ltd Preparation method of semiconductor system
US4525919A (en) * 1982-06-16 1985-07-02 Raytheon Company Forming sub-micron electrodes by oblique deposition
US4599790A (en) * 1985-01-30 1986-07-15 Texas Instruments Incorporated Process for forming a T-shaped gate structure
US4872947A (en) * 1986-12-19 1989-10-10 Applied Materials, Inc. CVD of silicon oxide using TEOS decomposition and in-situ planarization process
JPH01241132A (ja) * 1988-03-23 1989-09-26 Oki Electric Ind Co Ltd 半導体素子の電極およびその製造方法
JPH022142A (ja) * 1988-06-13 1990-01-08 Mitsubishi Electric Corp 電界効果トランジスタ及びその製造方法
JP3034709B2 (ja) * 1992-10-20 2000-04-17 沖電気工業株式会社 ゲート電極の形成方法
US5362372A (en) * 1993-06-11 1994-11-08 Applied Materials, Inc. Self cleaning collimator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251713A (ja) * 1991-11-05 1993-09-28 Texas Instr Inc <Ti> 横型共鳴トンネリングトランジスタ
US5346851A (en) * 1992-11-20 1994-09-13 Texas Instruments Incorporated Method of fabricating Shannon Cell circuits
JPH06244157A (ja) * 1993-02-12 1994-09-02 Nippon Steel Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0703626A2 (en) 1996-03-27
US5529952A (en) 1996-06-25
JPH08181335A (ja) 1996-07-12
EP0703626A3 (en) 1996-08-07

Similar Documents

Publication Publication Date Title
JP2007324617A (ja) 横方向共振トンネリング
US5593908A (en) Lateral resonant tunneling
JP3319472B2 (ja) 半導体装置とその製造方法
US20010040246A1 (en) GaN field-effect transistor and method of manufacturing the same
JP2002518851A (ja) 量子ワイヤー電界効果トランジスタ及びその製造方法
US5270223A (en) Multiple layer wide bandgap collector structure for bipolar transistors
JPS636877A (ja) ヘテロ接合型バイポ−ラトランジスタの製造方法
EP0478923B1 (en) Method of fabricating self-aligned heterojunction bipolar transistors
US20060276043A1 (en) Method and systems for single- or multi-period edge definition lithography
EP0855748A1 (en) Heterojunction field effect transistor and method of fabricating the same
EP0507434A2 (en) Method of making semiconductor devices
TW202002295A (zh) 穿隧式場效電晶體
US5471078A (en) Self-aligned heterojunction bipolar transistor
US7157299B2 (en) Nanofabrication of InAs/A1Sb heterostructures
JP3109590B2 (ja) 半導体装置の製造方法
JPH0927612A (ja) 量子効果半導体装置とその製造方法
US5629215A (en) Method of fabricating and contacting ultra-small three terminal semiconductor devices
US11411080B2 (en) Heterojunction bipolar transistor and method for forming the same
CN110047923A (zh) 半导体垂直结构和半导体器件的制造方法
EP1174913A2 (en) Process for etching heterojunction interfaces and corresponding layer structures
EP0731502A2 (en) Ultra-small semiconductor devices and methods of fabricating and connecting said devices
US20220052188A1 (en) Heterojunction bipolar transistor and method for forming the same
JP3244795B2 (ja) 半導体装置の製造方法
JP2655490B2 (ja) 半導体装置の製造方法
KR20210058620A (ko) 이종접합 바이폴라 트랜지스터

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110824

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110926

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20120420