JPH0864907A - 平面埋込型レーザダイオードの製造方法 - Google Patents
平面埋込型レーザダイオードの製造方法Info
- Publication number
- JPH0864907A JPH0864907A JP7199989A JP19998995A JPH0864907A JP H0864907 A JPH0864907 A JP H0864907A JP 7199989 A JP7199989 A JP 7199989A JP 19998995 A JP19998995 A JP 19998995A JP H0864907 A JPH0864907 A JP H0864907A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor substrate
- current blocking
- laser diode
- crystal growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2054—Methods of obtaining the confinement
- H01S5/2081—Methods of obtaining the confinement using special etching techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
- H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/34306—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000nm, e.g. InP based 1300 and 1500nm lasers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
- H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/34313—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Nanotechnology (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biophysics (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Geometry (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】半導体基板と第１の電流遮断層との接合面から
の漏泄電流と、サイリスタ構造による漏泄電流とを減少
する。 【解決手段】マスク２９を介して第２のクラッド層２
７、活性層２５、第１のクラッド層２３および半導体基
板２１を非選択エッチング液で、円錐台形になるように
エッチングしたのち、活性層２５以外の各層２７，２
３，２１を、結晶面が正確に露出するように選択的にエ
ッチングし、第２のクラッド層２７の側面上方から半導
体基板２１上面にかけて全体を覆うように、第１の電流
遮断層と第２の電流遮断層とを形成する。
の漏泄電流と、サイリスタ構造による漏泄電流とを減少
する。 【解決手段】マスク２９を介して第２のクラッド層２
７、活性層２５、第１のクラッド層２３および半導体基
板２１を非選択エッチング液で、円錐台形になるように
エッチングしたのち、活性層２５以外の各層２７，２
３，２１を、結晶面が正確に露出するように選択的にエ
ッチングし、第２のクラッド層２７の側面上方から半導
体基板２１上面にかけて全体を覆うように、第１の電流
遮断層と第２の電流遮断層とを形成する。
Description
【０００１】
【産業上の利用分野】この発明はレーザダイオードの製
造方法に関し、特に、高速で変調できる平面埋込型の異
種接合（ｐｌａｎａｒ ｂｕｒｉｅｄ ｈｅｔｅｒｏｓ
ｔｒｕｃｔｕｒｅ）の構造を有するレーザダイオードの
製造方法に関するものである。
造方法に関し、特に、高速で変調できる平面埋込型の異
種接合（ｐｌａｎａｒ ｂｕｒｉｅｄ ｈｅｔｅｒｏｓ
ｔｒｕｃｔｕｒｅ）の構造を有するレーザダイオードの
製造方法に関するものである。
【０００２】
【従来の技術】一般に、高速の変調ができ、光通信用の
光源として広く用られているレーザダイオードは埋込型
異種接合構造を有する。この埋込型異種接合構造のレー
ザダイオードは、低い発振開始電流、高い量子効率、お
よび、高い特性温度（ｃｈａｒａｃｔｅｒｉｓｔｉｃ
ｔｅｍｐｅｒａｔｕｒｅ）値などのいくつかの利点を備
える。これは、このレーザダイオードでは、２つのクラ
ッド（ｃｌａｄ）層の間に形成された活性層の側面に電
流遮断層が形成されるため、作動中に電流のひろがりが
抑制されるからである。
光源として広く用られているレーザダイオードは埋込型
異種接合構造を有する。この埋込型異種接合構造のレー
ザダイオードは、低い発振開始電流、高い量子効率、お
よび、高い特性温度（ｃｈａｒａｃｔｅｒｉｓｔｉｃ
ｔｅｍｐｅｒａｔｕｒｅ）値などのいくつかの利点を備
える。これは、このレーザダイオードでは、２つのクラ
ッド（ｃｌａｄ）層の間に形成された活性層の側面に電
流遮断層が形成されるため、作動中に電流のひろがりが
抑制されるからである。
【０００３】図２（ａ）〜（ｄ）に、従来の平面埋込型
レーザダイオードの製造工程図を示す。
レーザダイオードの製造工程図を示す。
【０００４】まず、図２（ａ）に示すように、ｎ型Ｉｎ
Ｐの半導体基板１上に、ｎ型ＩｎＰの第１のクラッド層
２、多層量子井戸（Ｍｕｌｔｉｐｌｅ Ｑｕａｎｔｕｍ
Ｗｅｌｌ：以下、「ＭＱＷ」と記す）構造を有する活
性層３、および、ｐ型ＩｎＰの第２のクラッド層４を、
第１の結晶成長工程によって順次形成する。ＭＱＷ構造
は、複数の、不純物がドーピングされていないＩｎＧａ
Ａｓ／ＩｎＧａＡｓＰの対（ｐａｉｒ）により形成され
る。上記第１の結晶成長工程において、ＭＱＷ構造を有
する活性層３は、有機金属化学気相蒸着（Ｍｅｔａｌ
ＯｒｇａｎｉｃＣｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐ
ｏｓｉｔｉｏｎ：以下、ＭＯＣＶＤと記す）法により形
成される。
Ｐの半導体基板１上に、ｎ型ＩｎＰの第１のクラッド層
２、多層量子井戸（Ｍｕｌｔｉｐｌｅ Ｑｕａｎｔｕｍ
Ｗｅｌｌ：以下、「ＭＱＷ」と記す）構造を有する活
性層３、および、ｐ型ＩｎＰの第２のクラッド層４を、
第１の結晶成長工程によって順次形成する。ＭＱＷ構造
は、複数の、不純物がドーピングされていないＩｎＧａ
Ａｓ／ＩｎＧａＡｓＰの対（ｐａｉｒ）により形成され
る。上記第１の結晶成長工程において、ＭＱＷ構造を有
する活性層３は、有機金属化学気相蒸着（Ｍｅｔａｌ
ＯｒｇａｎｉｃＣｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐ
ｏｓｉｔｉｏｎ：以下、ＭＯＣＶＤと記す）法により形
成される。
【０００５】つぎに、図２（ｂ）に示すように、前記第
２のクラッド層４の上部に通常のフォトリソグラフィ法
により、パターン化されたＳｉＯ2またＳｉ3ＮX（Ｘ≒
４）のマスク層５を形成し、このマスク層５をエッチン
グマスクとして使用して、第２のクラッド層４、活性層
３、および第１のクラッド層２を、半導体基板１が露出
するまでエッチング液でメサ（ｍｅｓａ）エッチングす
る。
２のクラッド層４の上部に通常のフォトリソグラフィ法
により、パターン化されたＳｉＯ2またＳｉ3ＮX（Ｘ≒
４）のマスク層５を形成し、このマスク層５をエッチン
グマスクとして使用して、第２のクラッド層４、活性層
３、および第１のクラッド層２を、半導体基板１が露出
するまでエッチング液でメサ（ｍｅｓａ）エッチングす
る。
【０００６】活性層３のＭＱＷ構造を構成するＩｎＧａ
ＡｓとＩｎＧａＡｓＰとの、選択性エッチング液による
エッチング速度が互いに異なるため、エッチングの工程
では、非選択性エッチング液が用いられる。第１のクラ
ッド層２、活性層３および第２のクラッド層４は、湿式
エッチング法により等方性エッチングされるため、基板
表面のなす面に水平な断面の輪郭が円状である構造が形
成される。
ＡｓとＩｎＧａＡｓＰとの、選択性エッチング液による
エッチング速度が互いに異なるため、エッチングの工程
では、非選択性エッチング液が用いられる。第１のクラ
ッド層２、活性層３および第２のクラッド層４は、湿式
エッチング法により等方性エッチングされるため、基板
表面のなす面に水平な断面の輪郭が円状である構造が形
成される。
【０００７】つぎに、図２（ｃ）に示すように、得られ
た円錐台状構造の側面に、第２の結晶成長工程により、
第１のおよび第２の電流遮断層６，７を形成する。第１
の電流遮断層６はｐ型ＩｎＰからなり、第２の電流遮断
層７はｎ型ＩｎＰからなる。第１のおよび第２の電流遮
断層６，７は、液相結晶成長（Ｌｉｑｕｉｄ Ｐｈａｓ
ｅ Ｅｐｉｔａｘｙ：以下、ＬＰＥと記す）法により形
成される。この時、前記第１のおよび第２の電流遮断層
６，７はマスク層５の上部には形成されないので、第２
の電流遮断層７の表面はほぼ平坦になる。
た円錐台状構造の側面に、第２の結晶成長工程により、
第１のおよび第２の電流遮断層６，７を形成する。第１
の電流遮断層６はｐ型ＩｎＰからなり、第２の電流遮断
層７はｎ型ＩｎＰからなる。第１のおよび第２の電流遮
断層６，７は、液相結晶成長（Ｌｉｑｕｉｄ Ｐｈａｓ
ｅ Ｅｐｉｔａｘｙ：以下、ＬＰＥと記す）法により形
成される。この時、前記第１のおよび第２の電流遮断層
６，７はマスク層５の上部には形成されないので、第２
の電流遮断層７の表面はほぼ平坦になる。
【０００８】図２（ｄ）に示すように、マスク層５を除
去した後、第２の電流遮断層７上に、第３の結晶成長工
程により、ｐ型ＩｎＰの第３のクラッド層８とＰ型Ｉｎ
ＧａＡｓのオーミック接触層（ｏｈｍｉｃ ｃｏｎｔａ
ｃｔ層）９が順次形成される。第３のクラッド層８とオ
ーミック接触層９とは、ＬＰＥ法によって形成される。
つぎに、半導体基板１の露出面にｎ型電極１０を形成
し、オーミック接触層９の表面にｐ型電極１１を形成す
る。
去した後、第２の電流遮断層７上に、第３の結晶成長工
程により、ｐ型ＩｎＰの第３のクラッド層８とＰ型Ｉｎ
ＧａＡｓのオーミック接触層（ｏｈｍｉｃ ｃｏｎｔａ
ｃｔ層）９が順次形成される。第３のクラッド層８とオ
ーミック接触層９とは、ＬＰＥ法によって形成される。
つぎに、半導体基板１の露出面にｎ型電極１０を形成
し、オーミック接触層９の表面にｐ型電極１１を形成す
る。
【０００９】前述した従来技術による平面埋込型レーザ
ダイオードは、第３のクラッド層−第２の電流遮断層−
第１の電流遮断層−半導体基板により構成されるサイリ
スタ（ｔｈｙｒｉｓｔｏｒ）構造が形成されている。こ
のサイリスタ構造では、第１の電流遮断層は、漏泄電流
が流れることを防止するために、半導体基板上の厚さｄ
1を厚くし、ドーピング濃度をｐ型クラッド層より高く
しなければならない。
ダイオードは、第３のクラッド層−第２の電流遮断層−
第１の電流遮断層−半導体基板により構成されるサイリ
スタ（ｔｈｙｒｉｓｔｏｒ）構造が形成されている。こ
のサイリスタ構造では、第１の電流遮断層は、漏泄電流
が流れることを防止するために、半導体基板上の厚さｄ
1を厚くし、ドーピング濃度をｐ型クラッド層より高く
しなければならない。
【００１０】しかし、第１の電流遮断層の半導体基板上
の厚さｄ1を厚くし、ドーピング濃度を高くすると、第
１の電流遮断層の抵抗が低くなり電流がよく流れること
になるので、半導体基板と第１の電流遮断層との接合面
に漏泄電流が流れることとなる。この漏泄電流は活性層
と第２の電流遮断層との間の間隔ｄ2に比例する。ゆえ
に、半導体基板と第１の電流遮断層との接合面の漏泄電
流を減少させるためには、第１の電流遮断層の形成時
に、できるだけ活性層と第２の電流遮断層との間の間隔
ｄ2を狭くしなければならない。
の厚さｄ1を厚くし、ドーピング濃度を高くすると、第
１の電流遮断層の抵抗が低くなり電流がよく流れること
になるので、半導体基板と第１の電流遮断層との接合面
に漏泄電流が流れることとなる。この漏泄電流は活性層
と第２の電流遮断層との間の間隔ｄ2に比例する。ゆえ
に、半導体基板と第１の電流遮断層との接合面の漏泄電
流を減少させるためには、第１の電流遮断層の形成時
に、できるだけ活性層と第２の電流遮断層との間の間隔
ｄ2を狭くしなければならない。
【００１１】
【発明が解決しようとする課題】従来の平面埋込型レー
ザダイオードの製造方法には、サイリスタ構造による漏
泄電流を防止するために第１の電流遮断層を半導体基板
上に厚く形成すれば、活性層と第２の電流遮断層の間の
間隔ｄ2が大きくなって半導体基板と第１の電流遮断層
の間の接合面からの漏泄電流が増加するという問題点が
あった。また、活性層と第２の電流遮断層との間の間隔
ｄ2を狭くすることで半導体基板と第１の電流遮断層と
の間の接合面の漏泄電流を減少させるため、第１の電流
遮断層の厚さｄ1を薄くすれば、サイリスタ構造による
漏泄電流が増加するという問題点があった。
ザダイオードの製造方法には、サイリスタ構造による漏
泄電流を防止するために第１の電流遮断層を半導体基板
上に厚く形成すれば、活性層と第２の電流遮断層の間の
間隔ｄ2が大きくなって半導体基板と第１の電流遮断層
の間の接合面からの漏泄電流が増加するという問題点が
あった。また、活性層と第２の電流遮断層との間の間隔
ｄ2を狭くすることで半導体基板と第１の電流遮断層と
の間の接合面の漏泄電流を減少させるため、第１の電流
遮断層の厚さｄ1を薄くすれば、サイリスタ構造による
漏泄電流が増加するという問題点があった。
【００１２】そこで、本発明は、サイリスタ構造による
漏泄電流を減少させ、半導体基板と第１の電流遮断層の
接合面から漏泄する漏泄電流を減少させることができる
平面埋込型レーザダイオード製造方法を提供することを
目的としている。
漏泄電流を減少させ、半導体基板と第１の電流遮断層の
接合面から漏泄する漏泄電流を減少させることができる
平面埋込型レーザダイオード製造方法を提供することを
目的としている。
【００１３】
【課題を解決するための手段】前記目的を達成するた
め、本発明による平面埋込型レーザダイオードの製造方
法は、第１の導電型の半導体基板の上に第１の導電型の
第１のクラッド層と、不純物がドーピングされない活性
層と、第２導電型の第１のクラッド層とを順次形成する
第１の結晶成長工程と；前記第１のクラッド層上の所定
の部位にマスクパータンを形成する工程と、前記マスク
パータンをエッチングマスクとして利用して、前記第２
のクラッド層、活性層、第１のクラッド層および半導体
基板を非選択的にエッチングする第１のエッチング工程
と；前記半導体基板、第１および第２のクラッド層を選
択的にエッチングする第２のエッチング工程と；記第２
のクラッド層側面上方から半導体基板上面にかけて全体
を覆うように、第２の導電型の第１の電流遮断層と第１
の導電型の第２の電流遮断層を順次形成する第２の結晶
成長工程と；前記マスクパータンを除去し、第２導電型
の第３のクラッド層と第２導電型のオーミック接触層と
を順次形成する第３の結晶成長工程と；前記半導体基板
と第３のクラッド層との表面に、第１および第２電極を
形成する工程とを有する。
め、本発明による平面埋込型レーザダイオードの製造方
法は、第１の導電型の半導体基板の上に第１の導電型の
第１のクラッド層と、不純物がドーピングされない活性
層と、第２導電型の第１のクラッド層とを順次形成する
第１の結晶成長工程と；前記第１のクラッド層上の所定
の部位にマスクパータンを形成する工程と、前記マスク
パータンをエッチングマスクとして利用して、前記第２
のクラッド層、活性層、第１のクラッド層および半導体
基板を非選択的にエッチングする第１のエッチング工程
と；前記半導体基板、第１および第２のクラッド層を選
択的にエッチングする第２のエッチング工程と；記第２
のクラッド層側面上方から半導体基板上面にかけて全体
を覆うように、第２の導電型の第１の電流遮断層と第１
の導電型の第２の電流遮断層を順次形成する第２の結晶
成長工程と；前記マスクパータンを除去し、第２導電型
の第３のクラッド層と第２導電型のオーミック接触層と
を順次形成する第３の結晶成長工程と；前記半導体基板
と第３のクラッド層との表面に、第１および第２電極を
形成する工程とを有する。
【００１４】
【作用】本発明による平面埋込型レーザダイオードは、
つぎのようにして作製される。まず、マスクパータンを
エッチングマスクとして使用して、第２のクラッド層、
活性層、第１のクラッド層および半導体基板をメサ（ｍ
ｅｓａ）構造を成すように非選択エッチング液で、円錐
台形になるように第１のエッチングを行う。つぎに、活
性層を除いた各層、すなわち、半導体基板と、第１およ
び第２のクラッド層とを、結晶面が正確に露出するよう
に選択的に第２のエッチングを行なった後、第１の電流
遮断層と第２の電流遮断層とを、結晶を成長させること
により形成する。このようにすれば、結晶面が正確に露
出された半導体基板と、第１および第２のクラッド層と
の表面より、結晶面が正確に露出されていない活性層の
側面の方が結晶の成長速度が遅いため、第２の電流遮断
層の活性層側面部分は薄く形成され、活性層と第２の電
流遮断層の間の距離（図１にＤとして図示）が狭くな
る。
つぎのようにして作製される。まず、マスクパータンを
エッチングマスクとして使用して、第２のクラッド層、
活性層、第１のクラッド層および半導体基板をメサ（ｍ
ｅｓａ）構造を成すように非選択エッチング液で、円錐
台形になるように第１のエッチングを行う。つぎに、活
性層を除いた各層、すなわち、半導体基板と、第１およ
び第２のクラッド層とを、結晶面が正確に露出するよう
に選択的に第２のエッチングを行なった後、第１の電流
遮断層と第２の電流遮断層とを、結晶を成長させること
により形成する。このようにすれば、結晶面が正確に露
出された半導体基板と、第１および第２のクラッド層と
の表面より、結晶面が正確に露出されていない活性層の
側面の方が結晶の成長速度が遅いため、第２の電流遮断
層の活性層側面部分は薄く形成され、活性層と第２の電
流遮断層の間の距離（図１にＤとして図示）が狭くな
る。
【００１５】
【実施例】以下、添付した図面を参照して本発明の実施
例を詳しく説明する。図１（ａ）〜（ｅ）に、本発明の
平面埋込型レーザダイオードの製造工程図を示す。
例を詳しく説明する。図１（ａ）〜（ｅ）に、本発明の
平面埋込型レーザダイオードの製造工程図を示す。
【００１６】図１（ａ）に示すように、ｎ型ＩｎＰの半
導体基板２１上にｎ型ＩｎＰの第１のクラッド層２３、
不純物がドーピングされない活性層２５、および、ｐ型
ＩｎＰの第２のクラッド層２７を、第１の結晶成長工程
によって順次形成する。
導体基板２１上にｎ型ＩｎＰの第１のクラッド層２３、
不純物がドーピングされない活性層２５、および、ｐ型
ＩｎＰの第２のクラッド層２７を、第１の結晶成長工程
によって順次形成する。
【００１７】前記半導体基板２１は、３×１０18ｃｍ-3
〜５×１０18ｃｍ-3程度の濃度でＳｉなどがドーピング
されており、第１のクラッド層２３は、１×１０18ｃｍ
-3〜３×１０18ｃｍ-3程度の濃度でＳｉなどがドーピン
グされて５００〜１５００オングストローム程度の厚さ
で形成される。なお、活性層２５は不純物がドーピング
されない、複数のＩｎＧａＡｓ／ＩｎＧａＡｓＰ対（ｐ
ａｉｒ）からなるＭＱＷ構造を有する。ＭＱＷ構造の厚
さは、５００〜１５００オングストローム程度である。
第２のクラッド層２７は１×１０17ｃｍ-3〜１×１０18
ｃｍ-3程度の濃度でＺｎなどがドーピングされ、２００
０〜４０００オングストローム程度の厚さで形成され
る。この第１の結晶成長工程は、活性層２５をＭＷＱ構
造で形成しなければならないので、ＭＯＣＶＤ法により
形成する。
〜５×１０18ｃｍ-3程度の濃度でＳｉなどがドーピング
されており、第１のクラッド層２３は、１×１０18ｃｍ
-3〜３×１０18ｃｍ-3程度の濃度でＳｉなどがドーピン
グされて５００〜１５００オングストローム程度の厚さ
で形成される。なお、活性層２５は不純物がドーピング
されない、複数のＩｎＧａＡｓ／ＩｎＧａＡｓＰ対（ｐ
ａｉｒ）からなるＭＱＷ構造を有する。ＭＱＷ構造の厚
さは、５００〜１５００オングストローム程度である。
第２のクラッド層２７は１×１０17ｃｍ-3〜１×１０18
ｃｍ-3程度の濃度でＺｎなどがドーピングされ、２００
０〜４０００オングストローム程度の厚さで形成され
る。この第１の結晶成長工程は、活性層２５をＭＷＱ構
造で形成しなければならないので、ＭＯＣＶＤ法により
形成する。
【００１８】つぎに、図１（ｂ）に示すように、前記第
２のクラッド層２７上の所定の部位に、通常のフォトリ
ソグラフィ法により、ＳｉＯ2またはＳｉ3Ｎx（Ｘ≒
４）などからなる、活性層２５の幅を定めるためのマス
クパータン２９を、１０００〜３０００オングストロー
ム程度の厚さで形成する。
２のクラッド層２７上の所定の部位に、通常のフォトリ
ソグラフィ法により、ＳｉＯ2またはＳｉ3Ｎx（Ｘ≒
４）などからなる、活性層２５の幅を定めるためのマス
クパータン２９を、１０００〜３０００オングストロー
ム程度の厚さで形成する。
【００１９】そして、前記マスクパータン２９をエッチ
ングマスクとして使用して、半導体基板２１が露出する
まで、第２のクラッド層２７、活性層２５および第１の
クラッド層２３がメサ構造になるようにエッチング液で
第１のエッチングをする。なお、活性層２５のＭＱＷ構
造を形成するＩｎＧａＡｓとＩｎＧａＡｓＰとは、選択
的エッチング液によるエッチング速度が異なる。そこ
で、この工程では、ＨＢｒとＨ3ＰＯ4とＫ2Ｃｒ2Ｏ7と
の混合液（混合比（体積比）は、ＨＢｒ：Ｈ3ＰＯ4：Ｋ
2Ｃｒ2Ｏ7＝２：２：１）などの非選択性エッチング液
でエッチングする。このため、第１のクラッド層２３、
活性層２５および第２のクラッド層２７は、湿式エッチ
ング法によって等方性エッチングされるので、断面が円
形である外周面が形成されることになり、結晶面が正確
に露出されない。
ングマスクとして使用して、半導体基板２１が露出する
まで、第２のクラッド層２７、活性層２５および第１の
クラッド層２３がメサ構造になるようにエッチング液で
第１のエッチングをする。なお、活性層２５のＭＱＷ構
造を形成するＩｎＧａＡｓとＩｎＧａＡｓＰとは、選択
的エッチング液によるエッチング速度が異なる。そこ
で、この工程では、ＨＢｒとＨ3ＰＯ4とＫ2Ｃｒ2Ｏ7と
の混合液（混合比（体積比）は、ＨＢｒ：Ｈ3ＰＯ4：Ｋ
2Ｃｒ2Ｏ7＝２：２：１）などの非選択性エッチング液
でエッチングする。このため、第１のクラッド層２３、
活性層２５および第２のクラッド層２７は、湿式エッチ
ング法によって等方性エッチングされるので、断面が円
形である外周面が形成されることになり、結晶面が正確
に露出されない。
【００２０】つぎに、図１（ｃ）に示すように、前述し
た構造をＨＣｌとＨ3ＰＯ4とを所定の比率（ＨＣｌ：Ｈ
3ＰＯ4＝１：５〜１０）で混合した、選択的にＩｎＰを
除去する選択性エッチング液で第２のエッチングをす
る。これにより、活性層２５を除く各層、すなわち、Ｉ
ｎＰの形成されている半導体基板２１と、第１および第
２のクラッド層２３，２７とが選択的にエッチングされ
る。このとき、半導体基板２１は斜めにエッチングされ
るが、第１のクラッド層２３は上部に活性層２５が結晶
成長されているのでアンダカット（ｕｎｄｅｒｃｕｔ）
されず、垂直にエッチングされ、第２のクラッド層２７
はエッチングされて幅が狭くなる。この第１のエッチン
グ工程において、結晶面が正確に露出されない部分が除
去され、活性層２５の側面を除いた、半導体基板２１と
第１および第２のクラッド層２３，２７との側面には、
結晶面が正確に露出される。
た構造をＨＣｌとＨ3ＰＯ4とを所定の比率（ＨＣｌ：Ｈ
3ＰＯ4＝１：５〜１０）で混合した、選択的にＩｎＰを
除去する選択性エッチング液で第２のエッチングをす
る。これにより、活性層２５を除く各層、すなわち、Ｉ
ｎＰの形成されている半導体基板２１と、第１および第
２のクラッド層２３，２７とが選択的にエッチングされ
る。このとき、半導体基板２１は斜めにエッチングされ
るが、第１のクラッド層２３は上部に活性層２５が結晶
成長されているのでアンダカット（ｕｎｄｅｒｃｕｔ）
されず、垂直にエッチングされ、第２のクラッド層２７
はエッチングされて幅が狭くなる。この第１のエッチン
グ工程において、結晶面が正確に露出されない部分が除
去され、活性層２５の側面を除いた、半導体基板２１と
第１および第２のクラッド層２３，２７との側面には、
結晶面が正確に露出される。
【００２１】図１（ｄ）に示すように、第２のクラッド
層２７側面上方から半導体基板上面にかけて全体を覆う
ように、ｐ型ＩｎＰの第１の電流遮断層３１とｎ型Ｉｎ
Ｐの第２の電流遮断層３３とを、ＬＰＥ法またはＭＯＣ
ＶＤ法による第２の結晶成長工程によって順次形成す
る。第１の電流遮断層３１は１×１０18ｃｍ-3〜３×１
０18ｃｍ-3程度の濃度で亜鉛（Ｚｎ）などがドーピング
され、第２の電流遮断層３３は３×１０18ｃｍ-3〜５×
１０18ｃｍ-3程度の濃度でテルル（Ｔｅ）などがドーピ
ングされており、サイリスタから漏泄電流を減らすため
に、各々１．３〜１．７μｍ程度の厚さで形成される。
層２７側面上方から半導体基板上面にかけて全体を覆う
ように、ｐ型ＩｎＰの第１の電流遮断層３１とｎ型Ｉｎ
Ｐの第２の電流遮断層３３とを、ＬＰＥ法またはＭＯＣ
ＶＤ法による第２の結晶成長工程によって順次形成す
る。第１の電流遮断層３１は１×１０18ｃｍ-3〜３×１
０18ｃｍ-3程度の濃度で亜鉛（Ｚｎ）などがドーピング
され、第２の電流遮断層３３は３×１０18ｃｍ-3〜５×
１０18ｃｍ-3程度の濃度でテルル（Ｔｅ）などがドーピ
ングされており、サイリスタから漏泄電流を減らすため
に、各々１．３〜１．７μｍ程度の厚さで形成される。
【００２２】通常、結晶成長時の特性上、結晶の成長速
度は、結晶面が正確に露出された部分より正確に露出さ
れていない部分の方が遅い。従って、第１の電流遮断層
３１は、活性層２５の側面には、半導体基板２１、第１
のクラッド層２３、および第２のクラッド層２７の露出
された側面より薄く形成される。また、第２の電流遮断
層３３は、マスクパータン２９によって、うさぎのみみ
（ｒａｂｂｉｔ ｅａｒ）状に結晶が成長する現像が抑
制されるため、表面が平坦に形成される。
度は、結晶面が正確に露出された部分より正確に露出さ
れていない部分の方が遅い。従って、第１の電流遮断層
３１は、活性層２５の側面には、半導体基板２１、第１
のクラッド層２３、および第２のクラッド層２７の露出
された側面より薄く形成される。また、第２の電流遮断
層３３は、マスクパータン２９によって、うさぎのみみ
（ｒａｂｂｉｔ ｅａｒ）状に結晶が成長する現像が抑
制されるため、表面が平坦に形成される。
【００２３】つぎに、図１（ｅ）に示すように、マスク
パータン２９を除去した後、第２のクラッド層２７と、
第１および第２の電流遮断層３１，３３との上にｐ型Ｉ
ｎＰの第３のクラッド層２５およびｐ型ＩｎＧａＡｓの
オーミック接触層３７を、ＬＰＥ法またはＭＯＣＶＤ法
による第３の結晶成長工程によって順次形成する。
パータン２９を除去した後、第２のクラッド層２７と、
第１および第２の電流遮断層３１，３３との上にｐ型Ｉ
ｎＰの第３のクラッド層２５およびｐ型ＩｎＧａＡｓの
オーミック接触層３７を、ＬＰＥ法またはＭＯＣＶＤ法
による第３の結晶成長工程によって順次形成する。
【００２４】第３のクラッド層３５は、第１の電流遮断
層３１より低い不純物の濃度を有するように、１×１０
17ｃｍ-3〜１×１０18ｃｍ-3程度の濃度でＺｎなどがド
ーピングされ、１．３〜１．７μｍ程度の厚さで形成さ
れる。オーミック接触層３７はＺｎなどが１×１０19ｃ
ｍ-3以上の高濃度でドーピングされ、３０００〜５００
０オングストローム程度の厚さで形成される。
層３１より低い不純物の濃度を有するように、１×１０
17ｃｍ-3〜１×１０18ｃｍ-3程度の濃度でＺｎなどがド
ーピングされ、１．３〜１．７μｍ程度の厚さで形成さ
れる。オーミック接触層３７はＺｎなどが１×１０19ｃ
ｍ-3以上の高濃度でドーピングされ、３０００〜５００
０オングストローム程度の厚さで形成される。
【００２５】最後に、半導体基板２１表面に、導電性が
よい金属からなるｎ型電極３８を形成し、オーミック接
触層３７表面に、導電性がよい金属からなるｎ型電極３
９を形成する。
よい金属からなるｎ型電極３８を形成し、オーミック接
触層３７表面に、導電性がよい金属からなるｎ型電極３
９を形成する。
【００２６】図３は、活性層２５と第２の電流遮断層３
３との間の距離Ｄを変えて、−０．５Ｖの電圧を印加
し、半導体基板２１と第１の電流遮断層３１の接合面の
漏泄電流の変化を測定した結果を示すグラフである。
３との間の距離Ｄを変えて、−０．５Ｖの電圧を印加
し、半導体基板２１と第１の電流遮断層３１の接合面の
漏泄電流の変化を測定した結果を示すグラフである。
【００２７】このグラフの作成において、半導体基板２
１と第１の電流遮断層３１との接合面の漏泄電流の変化
を測定するのに使用された素子は、第１の電流遮断層３
１の厚さを変えることによって、活性層２５と第２の電
流遮断層３３との間の距離Ｄを変えた以外は、同一の工
程によって作成した。図１からわかるように、半導体基
板２１と第１の電流遮断層３１の接合面の漏泄電流は、
距離Ｄに比例して変化する。
１と第１の電流遮断層３１との接合面の漏泄電流の変化
を測定するのに使用された素子は、第１の電流遮断層３
１の厚さを変えることによって、活性層２５と第２の電
流遮断層３３との間の距離Ｄを変えた以外は、同一の工
程によって作成した。図１からわかるように、半導体基
板２１と第１の電流遮断層３１の接合面の漏泄電流は、
距離Ｄに比例して変化する。
【００２８】例えば、半導体基板２１と第１の電流遮断
層３１との接合面での漏泄電流は、活性層２５と第２の
電流遮断層３３との間の距離Ｄが１．１３μｍであれ
ば、約２１０μＡであるが、距離Ｄを０．６μｍと２倍
程度狭くすると、約９０μＡと１／２以下に削減するこ
とができる。さらに、活性層２５と第２の電流遮断層３
３との間の距離Ｄを０．４μｍに狭めれば、半導体基板
２１と第１の電流遮断層３１との接合面の漏泄電流は、
約３０μＡとなり、無視する程度に減少する。
層３１との接合面での漏泄電流は、活性層２５と第２の
電流遮断層３３との間の距離Ｄが１．１３μｍであれ
ば、約２１０μＡであるが、距離Ｄを０．６μｍと２倍
程度狭くすると、約９０μＡと１／２以下に削減するこ
とができる。さらに、活性層２５と第２の電流遮断層３
３との間の距離Ｄを０．４μｍに狭めれば、半導体基板
２１と第１の電流遮断層３１との接合面の漏泄電流は、
約３０μＡとなり、無視する程度に減少する。
【００２９】
【発明の効果】上述のように、本発明は、活性層と第２
の電流遮断層の間の距離Ｄを狭めることによって半導体
基板と第１の電流遮断層との接合面から漏泄する漏泄電
流を減少させ、素子の性能を向上させることができる。
の電流遮断層の間の距離Ｄを狭めることによって半導体
基板と第１の電流遮断層との接合面から漏泄する漏泄電
流を減少させ、素子の性能を向上させることができる。
【図１】図１は、本発明による平面埋込型レーザダイオ
ードの製造工程図である。
ードの製造工程図である。
【図２】図２は、従来の平面埋込型レーザダイオードの
製造工程図である。
製造工程図である。
【図３】活性層と電流遮断層との距離と漏泄電流値との
関係を示すグラフである。
関係を示すグラフである。
２１…半導体基板、２３…第１のクラッド層、２５…活
性層、２７…第２のクラッド層、２９…マスクパータ
ン、３１…第１の電流遮断層、３３…第２の電流遮断
層、３５…第３のクラッド層、３７…オーミック接触
層、３８…ｎ型電極、３９…ｐ型電極。
性層、２７…第２のクラッド層、２９…マスクパータ
ン、３１…第１の電流遮断層、３３…第２の電流遮断
層、３５…第３のクラッド層、３７…オーミック接触
層、３８…ｎ型電極、３９…ｐ型電極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 朴 景鉉 大韓民国大田直轄市儒城区魚隱洞ハンビッ トアパート102棟1803戸
Claims (7)
- 【請求項１】第１の導電型の半導体基板の上に、第１の
導電型の第１のクラッド層と、不純物がドーピングされ
ていない活性層と、第２の導電型の第２のクラッド層と
を順次形成する第１の結晶成長工程と；前記第１のクラ
ッド層上の所定の位置にマスクパターンを形成する工程
と；前記マスクパータンをエッチングマスクとして、前
記第２のクラッド層、活性層、第１のクラッド層および
半導体基板を非選択的にエッチングする第１のエッチン
グ工程と；前記半導体基板、第１のクラッド層、および
第２のクラッド層を選択的にエッチングする第２のエッ
チング工程と；前記第２のクラッド層側面上方から半導
体基板上面にかけて全体を覆うように、第２の導電型の
第１の電流遮断層と、第１の導電型の第２の電流遮断層
とを順次形成する第２の結晶成長工程と；前記マスクパ
ータンを除去し、第２のクラッド層と、第１の電流遮断
層と、第２の電流遮断層との表面に、第２導電型の第３
のクラッド層と、第２導電型のオーミック接触層とを順
次形成する第３の結晶成長工程と；前記半導体基板の表
面に第１の電極を形成し、前記第３のクラッド層の表面
に第２の電極を形成する工程とを備えることを特徴とす
る平面埋込型レーザダイオードの製造方法。 - 【請求項２】前記半導体基板はＩｎＰであることを特徴
とする請求項１記載の平面埋込型レーザダイオードの製
造方法。 - 【請求項３】前記第１の結晶成長工程は、有機金属の化
学気相蒸着法により行われることを特徴とする請求項１
記載の平面埋込型レーザダイオードの製造方法。 - 【請求項４】前記活性層は、複数の、ＩｎＧａＡｓ／Ｉ
ｎＧａＡｓＰ対からなる多層量子井戸構造を有するよう
に形成されることを特徴とする請求項１記載の平面埋込
型レーザダイオードの製造方法。 - 【請求項５】前記第１のエッチング工程は、ＨＢｒとＨ
3ＰＯ4とＫ2Ｃｒ2Ｏ7とを混合（混合比（体積比）は、
ＨＢｒ：Ｈ3ＰＯ4：Ｋ2Ｃｒ2Ｏ7＝２：２：１）して得
られる非選択性エッチング液を用いて行われることを特
徴とする請求項１記載の平面埋込型レーザダイオードの
製造方法。 - 【請求項６】前記第１の結晶成長工程および第２の結晶
成長工程は、液相結晶成長法または有機金属化学気相蒸
着法により行われることを特徴とする請求項１記載の平
面埋込型レーザダイオードの製造方法。 - 【請求項７】前記第２のエッチング工程は、ＨＣｌとＨ
3ＰＯ4とを混合（混合比（体積比）は、ＨＣｌ：Ｈ3Ｐ
Ｏ4＝１：５〜１０）して得られる選択性エッチング液
を用いて行われることを特徴とする請求項１記載の平面
埋込型レーザダイオードの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR94-19496 | 1994-08-08 | ||
| KR1019940019496A KR0146714B1 (ko) | 1994-08-08 | 1994-08-08 | 평면 매립형 레이저 다이오드의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0864907A true JPH0864907A (ja) | 1996-03-08 |
| JP3053357B2 JP3053357B2 (ja) | 2000-06-19 |
Family
ID=19389969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7199989A Expired - Fee Related JP3053357B2 (ja) | 1994-08-08 | 1995-08-04 | 平面埋込型レーザダイオードの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5665612A (ja) |
| JP (1) | JP3053357B2 (ja) |
| KR (1) | KR0146714B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011249766A (ja) * | 2010-04-27 | 2011-12-08 | Sumitomo Electric Device Innovations Inc | 光半導体装置およびその製造方法 |
| JP2019071397A (ja) * | 2017-10-11 | 2019-05-09 | 住友電工デバイス・イノベーション株式会社 | 光半導体素子およびその製造方法 |
| JPWO2019193679A1 (ja) * | 2018-04-04 | 2020-12-10 | 三菱電機株式会社 | 半導体レーザおよびその製造方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3907854B2 (ja) * | 1998-12-07 | 2007-04-18 | 富士通株式会社 | 半導体レーザ及びその製造方法 |
| EP1134858A1 (en) * | 2000-03-06 | 2001-09-19 | Agilent Technologies Inc. a Delaware Corporation | Buried mesa semiconductor device |
| US6664605B1 (en) | 2000-03-31 | 2003-12-16 | Triquint Technology Holding Co. | Dopant diffusion blocking for optoelectronic devices using InAlAs and/or InGaAlAs |
| KR20020078189A (ko) | 2001-04-06 | 2002-10-18 | 한국전자통신연구원 | 매립형 리지 구조의 전류 차단층을 갖는 광소자 및 그제조 방법 |
| KR100620912B1 (ko) * | 2003-12-05 | 2006-09-13 | 한국전자통신연구원 | 반도체 레이저 및 그 제작 방법 |
| JP4552549B2 (ja) * | 2004-07-16 | 2010-09-29 | 住友電気工業株式会社 | 半導体光素子 |
| DE102004037191B4 (de) * | 2004-07-30 | 2008-04-03 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Halbleiterbautelement mit einer Passivierungsschicht und Verfahren zu seiner Herstellung |
| JP4853008B2 (ja) * | 2005-12-14 | 2012-01-11 | 住友電気工業株式会社 | 半導体光素子を作製する方法 |
| JP5151627B2 (ja) * | 2008-04-02 | 2013-02-27 | 住友電気工業株式会社 | 半導体レーザの製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60154689A (ja) * | 1984-01-25 | 1985-08-14 | Hitachi Ltd | 発光素子およびこれを用いた光通信装置 |
| JPS61150393A (ja) * | 1984-12-25 | 1986-07-09 | Fujitsu Ltd | 半導体レ−ザおよびその製造方法 |
| JPH0821751B2 (ja) * | 1986-02-28 | 1996-03-04 | 株式会社日立製作所 | 半導体装置 |
| JPS62159486A (ja) * | 1986-01-07 | 1987-07-15 | Fujitsu Ltd | 半導体発光装置 |
| GB8622767D0 (en) * | 1986-09-22 | 1986-10-29 | British Telecomm | Semiconductor structures |
| JPS63169086A (ja) * | 1987-01-06 | 1988-07-13 | Fujikura Ltd | 埋込型半導体レ−ザの製造方法 |
| KR910008439B1 (ko) * | 1989-04-06 | 1991-10-15 | 재단법인 한국전자통신연구소 | 매립형 레이저 다이오드의 제조방법 |
| NL8902292A (nl) * | 1989-09-14 | 1991-04-02 | Philips Nv | Werkwijze voor het vervaardigen van een een mesa bevattende halfgeleiderinrichting. |
| JP2827326B2 (ja) * | 1989-09-27 | 1998-11-25 | 住友電気工業株式会社 | 半導体レーザの製造方法 |
| JP2561163B2 (ja) * | 1990-02-28 | 1996-12-04 | 富士通株式会社 | メサ埋め込み型光半導体装置の製造方法 |
| US5227015A (en) * | 1990-07-30 | 1993-07-13 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating semiconductor laser |
| JP2943510B2 (ja) * | 1991-08-09 | 1999-08-30 | 日本電気株式会社 | 可変波長半導体レーザ装置 |
| JP2950028B2 (ja) * | 1992-07-23 | 1999-09-20 | 日本電気株式会社 | 光半導体素子の製造方法 |
-
1994
- 1994-08-08 KR KR1019940019496A patent/KR0146714B1/ko not_active IP Right Cessation
-
1995
- 1995-08-04 JP JP7199989A patent/JP3053357B2/ja not_active Expired - Fee Related
- 1995-08-07 US US08/512,224 patent/US5665612A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011249766A (ja) * | 2010-04-27 | 2011-12-08 | Sumitomo Electric Device Innovations Inc | 光半導体装置およびその製造方法 |
| JP2019071397A (ja) * | 2017-10-11 | 2019-05-09 | 住友電工デバイス・イノベーション株式会社 | 光半導体素子およびその製造方法 |
| JPWO2019193679A1 (ja) * | 2018-04-04 | 2020-12-10 | 三菱電機株式会社 | 半導体レーザおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3053357B2 (ja) | 2000-06-19 |
| US5665612A (en) | 1997-09-09 |
| KR0146714B1 (ko) | 1998-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2547001B2 (ja) | 半導体構造の製造方法 | |
| JP2827326B2 (ja) | 半導体レーザの製造方法 | |
| JPH05304337A (ja) | 半導体素子の製造方法 | |
| JP3053357B2 (ja) | 平面埋込型レーザダイオードの製造方法 | |
| JPH0918079A (ja) | 半導体装置の製造方法，及び半導体装置 | |
| JPS609356B2 (ja) | 半導体発光装置の製法 | |
| US5271028A (en) | Semiconductor laser device | |
| US5561681A (en) | Semiconductor laser | |
| JPS6080292A (ja) | 半導体レ−ザ | |
| JP2003283047A (ja) | リッジ導波路型分布帰還レーザ | |
| JP2629678B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| JP3108183B2 (ja) | 半導体レーザ素子とその製造方法 | |
| JP3451818B2 (ja) | 半導体レーザー | |
| JPH07283482A (ja) | 半導体レーザ装置及びその作製方法 | |
| JPH084180B2 (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPH1174624A (ja) | レーザダイオード及びその製造方法 | |
| JPH10510102A (ja) | チャネル内のリッジ状レーザ | |
| JPS59181084A (ja) | 半導体レ−ザ装置 | |
| JP2736382B2 (ja) | 埋め込み型半導体レーザおよびその製造方法 | |
| JPS6361793B2 (ja) | ||
| JPS60258987A (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPS6318875B2 (ja) | ||
| JPS62193189A (ja) | 半導体発光装置 | |
| JPH10107367A (ja) | 半導体レーザ及びその製造方法 | |
| JPS59222984A (ja) | 半導体レ−ザ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000314 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090407 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |