JPS59222984A - 半導体レ−ザ装置 - Google Patents
半導体レ−ザ装置Info
- Publication number
- JPS59222984A JPS59222984A JP9824983A JP9824983A JPS59222984A JP S59222984 A JPS59222984 A JP S59222984A JP 9824983 A JP9824983 A JP 9824983A JP 9824983 A JP9824983 A JP 9824983A JP S59222984 A JPS59222984 A JP S59222984A
- Authority
- JP
- Japan
- Prior art keywords
- ridges
- layer
- width
- ridge
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2232—Buried stripe structure with inner confining structure between the active layer and the lower electrode
- H01S5/2234—Buried stripe structure with inner confining structure between the active layer and the lower electrode having a structured substrate surface
- H01S5/2235—Buried stripe structure with inner confining structure between the active layer and the lower electrode having a structured substrate surface with a protrusion
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体レーザ装置に関するものである。
従来例の構成とその問題点
近年、光デイスクファイルの書き込み用、あるいはレー
ザプリンタなどの広い分野での用途のために基本横モー
ド発振をする高出力半導体レーザの需要が高まってさて
いる。この要求に応えるべく、本発明者らはすでにＴ
ＲＳ （Ｔｗｉｎ −Ｒｉｄｇｅ −３ｕｂｓｔｒ、ａ
ｔｅ ）構造の半導体レーザを提案した。その断面図を
第１図に示す。基板１土に２つの平行なリッジを形成し
、その上に活性層３を含む各層（ｎ型Ｇ ａ １−ｘＡ
ｌ ｘ Ａｓクラッド層２ＩノンドープＧａ １ｙ Ａ
ｌ ｙ ＡＳ活性層３．１）型Ｇａ ｉ ｘ Ａｌ ｘ
Ａｓクラッド層４．ｎ型ＧａＡｓ キャ、プ層５）を成
長させ、電流注入のため亜鉛を表面より拡散させて亜鉛
鉱ζ 散領域８を形成した後、電極７．−１ｉｉ＋＝を形成し
て作成する。結晶成長の異方性により、リッジ上の成長
はり・ノジ側面に比べて抑制されるために、リッジ上で
は極めて薄い活性層を形成することができる。この活性
層の薄膜化の結果、活性層内への光の閉じ込め係数が小
さくなるために、光はクラッド層に大きくしみ出す。第
１クラッド層２内にしみ出した光は溝部以外のリッジ上
では基板に吸収されるためにリッジ間の溝部に閉じ込め
られ、ここで百足な基本横モード発振が得られる。
ザプリンタなどの広い分野での用途のために基本横モー
ド発振をする高出力半導体レーザの需要が高まってさて
いる。この要求に応えるべく、本発明者らはすでにＴ
ＲＳ （Ｔｗｉｎ −Ｒｉｄｇｅ −３ｕｂｓｔｒ、ａ
ｔｅ ）構造の半導体レーザを提案した。その断面図を
第１図に示す。基板１土に２つの平行なリッジを形成し
、その上に活性層３を含む各層（ｎ型Ｇ ａ １−ｘＡ
ｌ ｘ Ａｓクラッド層２ＩノンドープＧａ １ｙ Ａ
ｌ ｙ ＡＳ活性層３．１）型Ｇａ ｉ ｘ Ａｌ ｘ
Ａｓクラッド層４．ｎ型ＧａＡｓ キャ、プ層５）を成
長させ、電流注入のため亜鉛を表面より拡散させて亜鉛
鉱ζ 散領域８を形成した後、電極７．−１ｉｉ＋＝を形成し
て作成する。結晶成長の異方性により、リッジ上の成長
はり・ノジ側面に比べて抑制されるために、リッジ上で
は極めて薄い活性層を形成することができる。この活性
層の薄膜化の結果、活性層内への光の閉じ込め係数が小
さくなるために、光はクラッド層に大きくしみ出す。第
１クラッド層２内にしみ出した光は溝部以外のリッジ上
では基板に吸収されるためにリッジ間の溝部に閉じ込め
られ、ここで百足な基本横モード発振が得られる。
ところで従来のＴＲ３型レーザでは２つのリッジと溝部
を含めたりッジ全長（第１図のＷＲ）を約１００μｍと
いう比較的長い値にしていたが、との場合、リッジ上に
最適な活性層膜厚（約０．０４〜ｏ、０５μｍ）を成長
させるには成長時間は０．５秒という非常に短いもので
あった。そのため、再現性良くθ「望の膜厚を制御でき
ないという欠点かあつ ／こ〇 発明の目的 本発明は上記欠点に鑑み、ＴＲ３構造の特性を生かしつ
つ、従来のものに比べて極めて膜厚の制御性のよい半導
体レーザ装置を提供するものである。
を含めたりッジ全長（第１図のＷＲ）を約１００μｍと
いう比較的長い値にしていたが、との場合、リッジ上に
最適な活性層膜厚（約０．０４〜ｏ、０５μｍ）を成長
させるには成長時間は０．５秒という非常に短いもので
あった。そのため、再現性良くθ「望の膜厚を制御でき
ないという欠点かあつ ／こ〇 発明の目的 本発明は上記欠点に鑑み、ＴＲ３構造の特性を生かしつ
つ、従来のものに比べて極めて膜厚の制御性のよい半導
体レーザ装置を提供するものである。
発明の構成
この目的を達成するために本発明の半導体レーザ装置は
、リッジ全幅がＷＲが６ｏμｍ以下であることを特徴と
する１“Ｒ８構造となっている。
、リッジ全幅がＷＲが６ｏμｍ以下であることを特徴と
する１“Ｒ８構造となっている。
実施例の説明
以下本発明の一実施例について図面を参照しながら説明
する。
する。
ｎ型ＧａＡｓ基板１の（１００）面上にく０１１〉方向
に、２つの平行なリッジを形成する。リッジの幅は２０
μｍ、リッジｌ’、ｉＪの溝の幅は４μｍとし、リッジ
の高さは１．５μｍとする（第２図体））。この基板上
に液相エピタキンヤル法により、第１層ｎ型”’０．７
５八’０．４３ＡＳクラ・２ド層２をり、ジ上の平坦部
で０．２μｍ、第２層ノンドープ”ａＯ，９２Ａｌｏ、
。８ＡＳ活性層３を同じ場所で約ｏ、ｏ５μｍ 、第
３層ｐ型ＧａＯ，５７”０．４３ＡＳクラッド層４を同
じ場所で約１．５μｍ、第４層ｎ型Ｇ ａ Ａ ｓキャ
ラ１層５を約０．５μｍの厚さになるように連続成長を
行なう（第２図０）））。次に成長表面よりｐ型不純物
を基板上のリッジ間の溝部直上にストライプ状に選択拡
散し、拡散ノロントが第３屠ｐ型Ｇａ ｏ 、ｓ□Ａ７
７ｏ、４３ＡＳクラッド層４に達するようにする（第２
図（Ｃ））。その後、成長表面に付けた選択拡散のだめ
の拡散防止膜９を除去した後、ｐ側電極用金属を蒸着し
、合金処理を行なってｐ側オーミック電極６を形成する
。基板側にはｎ側電極用金属を蒸着し、合金処理を行な
ってｎ側オーミ、り電極７を形成する（第２図（ｄ））
。このウェー・−をへき開し、Ｓｌ チップの上にマ
ウントして完成する。
に、２つの平行なリッジを形成する。リッジの幅は２０
μｍ、リッジｌ’、ｉＪの溝の幅は４μｍとし、リッジ
の高さは１．５μｍとする（第２図体））。この基板上
に液相エピタキンヤル法により、第１層ｎ型”’０．７
５八’０．４３ＡＳクラ・２ド層２をり、ジ上の平坦部
で０．２μｍ、第２層ノンドープ”ａＯ，９２Ａｌｏ、
。８ＡＳ活性層３を同じ場所で約ｏ、ｏ５μｍ 、第
３層ｐ型ＧａＯ，５７”０．４３ＡＳクラッド層４を同
じ場所で約１．５μｍ、第４層ｎ型Ｇ ａ Ａ ｓキャ
ラ１層５を約０．５μｍの厚さになるように連続成長を
行なう（第２図０）））。次に成長表面よりｐ型不純物
を基板上のリッジ間の溝部直上にストライプ状に選択拡
散し、拡散ノロントが第３屠ｐ型Ｇａ ｏ 、ｓ□Ａ７
７ｏ、４３ＡＳクラッド層４に達するようにする（第２
図（Ｃ））。その後、成長表面に付けた選択拡散のだめ
の拡散防止膜９を除去した後、ｐ側電極用金属を蒸着し
、合金処理を行なってｐ側オーミック電極６を形成する
。基板側にはｎ側電極用金属を蒸着し、合金処理を行な
ってｎ側オーミ、り電極７を形成する（第２図（ｄ））
。このウェー・−をへき開し、Ｓｌ チップの上にマ
ウントして完成する。
以上のように本実施例によれば、２つのリッジの幅の和
に溝幅を加えた長さくリッジ全幅ＷＲ）は約４６μｍと
なり、活性層の成長に約２秒間かけることができるよう
になった。
に溝幅を加えた長さくリッジ全幅ＷＲ）は約４６μｍと
なり、活性層の成長に約２秒間かけることができるよう
になった。
リッジ全幅ＷＲとリッジ上での膜ノ早（ここでは活性層
膜厚ｄ１１）との関係を第３図に示す。同図から明らか
なように、リッジ全幅ＷＲが短くなるに従って、活性層
膜厚ｄｎは薄おなる傾向がある。
膜厚ｄ１１）との関係を第３図に示す。同図から明らか
なように、リッジ全幅ＷＲが短くなるに従って、活性層
膜厚ｄｎは薄おなる傾向がある。
このため、ｄ ＩＩ＝ ０．０５μｍという膜厚を得る
ためにはＷｎ＝＝ １ｏｏμｍの場合は、約０．５秒と
いう極めて短い成長時間の制御が必要となるが、ＷＲ−
６０／１ｍとすれば、同じ膜厚を得るのに成長時間は約
２秒間とれることになり、従来に比べて格段に制御が容
易となシ、膜厚の再現性も向上する。
ためにはＷｎ＝＝ １ｏｏμｍの場合は、約０．５秒と
いう極めて短い成長時間の制御が必要となるが、ＷＲ−
６０／１ｍとすれば、同じ膜厚を得るのに成長時間は約
２秒間とれることになり、従来に比べて格段に制御が容
易となシ、膜厚の再現性も向上する。
発明の効果
上述の如くＷＲを６０μｍ以下にした場合は、０．０５
μｍの厚さの成長をするのに２秒程度の時間を侠し、厚
さの制御が非常に容易になる。このように従来のＷＲが
１００μｍの場合に比べ、ＷＲを６０μｍ以下にするこ
とによシ、レーザ用のウェハの歩留が２倍以上になり、
またウェハ内での均一性も非常に改善された。
μｍの厚さの成長をするのに２秒程度の時間を侠し、厚
さの制御が非常に容易になる。このように従来のＷＲが
１００μｍの場合に比べ、ＷＲを６０μｍ以下にするこ
とによシ、レーザ用のウェハの歩留が２倍以上になり、
またウェハ内での均一性も非常に改善された。
第１図はＴＲ８型半導体レーザの断面図、第２図（ａ）
〜（ｄ）は本発明の一実施例による半導体レーザ装置の
製造時の各工程における断面図、第３図はリッジ全長Ｗ
Ｒとリッジ上での活性層膜厚ｄＩｌ との関係を示した
図である。 １−−＝ ｎ型Ｇ ａ Ａ ｓ基板、２ ・−＝−ｎ型
Ｇａ１−ｘＡｌ、ＡＢクラ９．ド層、３・・・・・・ノ
ンドープＧａ１−アＡｌ ｙ Ａｓ 活性層、４・・・
・・・ｐ型Ｇａ １− ｘＡｌ ｘＡｓクラッド層、５
・・・・・ｎ型ＧａＡｓ キャップ層、６・・・・・ｐ
側オーξツク電極用金属膜、７・・・・・・ｎ側オー４
’７り電極用金属膜、８・・・・・・亜鉛拡散領域、
９・・・山絶縁膜。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第
２ （ａ−） 第１図 （（Ｌ）
〜（ｄ）は本発明の一実施例による半導体レーザ装置の
製造時の各工程における断面図、第３図はリッジ全長Ｗ
Ｒとリッジ上での活性層膜厚ｄＩｌ との関係を示した
図である。 １−−＝ ｎ型Ｇ ａ Ａ ｓ基板、２ ・−＝−ｎ型
Ｇａ１−ｘＡｌ、ＡＢクラ９．ド層、３・・・・・・ノ
ンドープＧａ１−アＡｌ ｙ Ａｓ 活性層、４・・・
・・・ｐ型Ｇａ １− ｘＡｌ ｘＡｓクラッド層、５
・・・・・ｎ型ＧａＡｓ キャップ層、６・・・・・ｐ
側オーξツク電極用金属膜、７・・・・・・ｎ側オー４
’７り電極用金属膜、８・・・・・・亜鉛拡散領域、
９・・・山絶縁膜。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第
２ （ａ−） 第１図 （（Ｌ）
Claims (1)
- ２つの平行なリッジが形成された基板と、前記基板に′
に形成された活性層を含む各層とよシなり、前記２つの
り・ノジの幅の和に前記す、フジ間の溝の幅を加えた長
さが６０μｍ以下であることを特徴とする半導体レーザ
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9824983A JPS59222984A (ja) | 1983-06-01 | 1983-06-01 | 半導体レ−ザ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9824983A JPS59222984A (ja) | 1983-06-01 | 1983-06-01 | 半導体レ−ザ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59222984A true JPS59222984A (ja) | 1984-12-14 |
Family
ID=14214678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9824983A Pending JPS59222984A (ja) | 1983-06-01 | 1983-06-01 | 半導体レ−ザ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59222984A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4745611A (en) * | 1985-10-25 | 1988-05-17 | Matsushita Electric Industrial Co., Ltd. | Buried twin ridge substrate laser |
| US5168018A (en) * | 1990-05-17 | 1992-12-01 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing zinc-alkaline batteries |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55124292A (en) * | 1979-03-19 | 1980-09-25 | Matsushita Electric Ind Co Ltd | Semiconductor laser device and method of fabricating the same |
| JPS5646593A (en) * | 1979-09-12 | 1981-04-27 | Xerox Corp | Heteroostructure semiconductor laser |
-
1983
- 1983-06-01 JP JP9824983A patent/JPS59222984A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55124292A (en) * | 1979-03-19 | 1980-09-25 | Matsushita Electric Ind Co Ltd | Semiconductor laser device and method of fabricating the same |
| JPS5646593A (en) * | 1979-09-12 | 1981-04-27 | Xerox Corp | Heteroostructure semiconductor laser |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4745611A (en) * | 1985-10-25 | 1988-05-17 | Matsushita Electric Industrial Co., Ltd. | Buried twin ridge substrate laser |
| US5168018A (en) * | 1990-05-17 | 1992-12-01 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing zinc-alkaline batteries |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4296387A (en) | Semiconductor laser | |
| JPS6318877B2 (ja) | ||
| JPH07112091B2 (ja) | 埋め込み型半導体レ−ザの製造方法 | |
| JPH0864907A (ja) | 平面埋込型レーザダイオードの製造方法 | |
| JPS60789A (ja) | 半導体レ−ザ装置 | |
| JPH0474877B2 (ja) | ||
| JPS59222984A (ja) | 半導体レ−ザ装置 | |
| JP2629678B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| JPS63124484A (ja) | 半導体レ−ザ素子 | |
| JPS6184888A (ja) | 埋込みヘテロ型半導体レ−ザ | |
| JPS5834988A (ja) | 半導体レ−ザの製造方法 | |
| JPS59127889A (ja) | 半導体レ−ザ | |
| JP2736382B2 (ja) | 埋め込み型半導体レーザおよびその製造方法 | |
| JP3164041B2 (ja) | 半導体レーザの製造方法 | |
| JPS5956783A (ja) | 半導体レ−ザ | |
| JPS6361793B2 (ja) | ||
| JPS6297384A (ja) | 半導体レ−ザ装置 | |
| JPS6072288A (ja) | 半導体レ−ザアレイ装置 | |
| JPS62245691A (ja) | 半導体レ−ザの製造方法 | |
| JPS59144192A (ja) | 半導体レ−ザ装置 | |
| JPS59125686A (ja) | 半導体レ−ザ | |
| JPS6318875B2 (ja) | ||
| JPH0574237B2 (ja) | ||
| JPS60257583A (ja) | 半導体レ−ザ装置 | |
| JPS59227182A (ja) | 半導体レ−ザ装置の製造方法 |