JPS62245691A - 半導体レ−ザの製造方法 - Google Patents
半導体レ−ザの製造方法Info
- Publication number
- JPS62245691A JPS62245691A JP8931286A JP8931286A JPS62245691A JP S62245691 A JPS62245691 A JP S62245691A JP 8931286 A JP8931286 A JP 8931286A JP 8931286 A JP8931286 A JP 8931286A JP S62245691 A JPS62245691 A JP S62245691A
- Authority
- JP
- Japan
- Prior art keywords
- bank
- layer
- face
- growth
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 14
- 230000000903 blocking effect Effects 0.000 claims abstract description 13
- 238000005253 cladding Methods 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 239000012808 vapor phase Substances 0.000 claims description 7
- 230000000694 effects Effects 0.000 abstract description 2
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000001259 photo etching Methods 0.000 abstract 1
- 238000000927 vapour-phase epitaxy Methods 0.000 abstract 1
- 239000013078 crystal Substances 0.000 description 7
- 238000001947 vapour-phase growth Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000003486 chemical etching Methods 0.000 description 3
- 150000004678 hydrides Chemical class 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体レーザの製造方法に関する。
８２、（１）
（従来の技術）
従来の半導体基板上に形成したストライプ状の堤の上部
に活性領域を有する半導体レーザの製造工程は、堤を化
学エツチングにより形成する第１の工程と、液相成長法
特有の成長機構を利用して前記堤の斜面で分離された活
性層、Ｐ形第１クラッド層、前記堤の上部に窓を有する
ｎ形電流ブロック層、及びＰ形第２クラッド層を順次形
成する第２の工程より成っている（ジャーナル・オブ・
ライトウェーブ・テクノロジー・ＬＴ−２巻、１９８４
年８月号、４９６頁−５０３頁） （発明が解決しようとする問題点） しかしながら、堤上部の活性層厚を制御することは半導
体レーザの設計上最も重要な点の１つであるが、液相成
長法を用いた場合、その成長特性上、前記堤の形状のば
らつきに活性層厚が大きく影響を受けるため、高い再現
性を得ることが困難であった。又、電流を活性領域に狭
さくするために、ｎ形電流ブロック層を前記堤の両側に
のみ選択的に成長させることが重要である。
に活性領域を有する半導体レーザの製造工程は、堤を化
学エツチングにより形成する第１の工程と、液相成長法
特有の成長機構を利用して前記堤の斜面で分離された活
性層、Ｐ形第１クラッド層、前記堤の上部に窓を有する
ｎ形電流ブロック層、及びＰ形第２クラッド層を順次形
成する第２の工程より成っている（ジャーナル・オブ・
ライトウェーブ・テクノロジー・ＬＴ−２巻、１９８４
年８月号、４９６頁−５０３頁） （発明が解決しようとする問題点） しかしながら、堤上部の活性層厚を制御することは半導
体レーザの設計上最も重要な点の１つであるが、液相成
長法を用いた場合、その成長特性上、前記堤の形状のば
らつきに活性層厚が大きく影響を受けるため、高い再現
性を得ることが困難であった。又、電流を活性領域に狭
さくするために、ｎ形電流ブロック層を前記堤の両側に
のみ選択的に成長させることが重要である。
（２） 、
従来の工程では、前Ａｄ ｎ形電流ブロック層成長時に
は、前記光の」二部は堤の両側の平担な面と同一の結晶
面であるため、堤の両側の面に選択的に前記ｎ形電流ブ
ロックを形成し堤上部に形成しないように成長条件を精
密に制御する必要があった。
は、前記光の」二部は堤の両側の平担な面と同一の結晶
面であるため、堤の両側の面に選択的に前記ｎ形電流ブ
ロックを形成し堤上部に形成しないように成長条件を精
密に制御する必要があった。
ところが、前記成長条件は前記光の幅、高さに大きく影
響されるため、再現性よく、設計した断面形状を得るこ
とが困難であった。
響されるため、再現性よく、設計した断面形状を得るこ
とが困難であった。
以上、２つの理由により従来の製造方法では高い歩留り
を得ることが困難であった。
を得ることが困難であった。
（問題点を解決するための手段）
本発明によれば表面が（４ｏｏ）面の半導体基板上に（
（Ｊｌ’ｌ’）方向と平行な方向にストライブ状堤を形
成する工程と、この堤を形成した基板上に活性層と、基
板と逆導電形の第１クラッド層を形成し、しかる後に、
前記基板と同導電形の電流ブロック層を前記光の両側に
選択的に形成し、続いて前記光と前記電流ブロック層上
に前記基板と逆導電形の第２クラッド層を形成する気相
エピタキシャル成長工程とを備えていることを特徴とす
る半導体レーザの製造方法が得られる。
（Ｊｌ’ｌ’）方向と平行な方向にストライブ状堤を形
成する工程と、この堤を形成した基板上に活性層と、基
板と逆導電形の第１クラッド層を形成し、しかる後に、
前記基板と同導電形の電流ブロック層を前記光の両側に
選択的に形成し、続いて前記光と前記電流ブロック層上
に前記基板と逆導電形の第２クラッド層を形成する気相
エピタキシャル成長工程とを備えていることを特徴とす
る半導体レーザの製造方法が得られる。
（作用）
本発明による製造方法においては、（１００）表面を有
する半導体基板に、（ＯＩ Ｔ ）方向と平行な方向に
延びるストライブ状堤を形成するため堤の斜面が（１１
１）Ｂ面となる。本発明ではこれらの面方位と気相成長
（ハイドライドＶＰＥ、クロライドＶＰＥ及び減圧ＯＭ
Ｖ）’Ｅ ）との組み合わせが重要な役割をする。すな
わち、気相成長の、前記光を有する半導体基板への成長
特性を利用している。第１に、液相成長にくらべ気相成
長では材料分子の拡散速度が著しく太きい。その結果、
前記光の巾が変動した場合においても活性領域等の層層
の変動は極めて微かとなる。第２に、（１１１）Ｂ面へ
結晶成長しない。この特性により、前記光の上面に前記
活性層と前記第１クラッド層を順次成長すると堤全体が
（」、ｘｔ）Ｂ面で構成された突起となる。この後に、
ブロック層を成長すると、前記光の両側にのみブロック
層を選択的に成長する。この選択性は成長条件の広い範
囲において成立するま ため、再現性にすぐれている。
する半導体基板に、（ＯＩ Ｔ ）方向と平行な方向に
延びるストライブ状堤を形成するため堤の斜面が（１１
１）Ｂ面となる。本発明ではこれらの面方位と気相成長
（ハイドライドＶＰＥ、クロライドＶＰＥ及び減圧ＯＭ
Ｖ）’Ｅ ）との組み合わせが重要な役割をする。すな
わち、気相成長の、前記光を有する半導体基板への成長
特性を利用している。第１に、液相成長にくらべ気相成
長では材料分子の拡散速度が著しく太きい。その結果、
前記光の巾が変動した場合においても活性領域等の層層
の変動は極めて微かとなる。第２に、（１１１）Ｂ面へ
結晶成長しない。この特性により、前記光の上面に前記
活性層と前記第１クラッド層を順次成長すると堤全体が
（」、ｘｔ）Ｂ面で構成された突起となる。この後に、
ブロック層を成長すると、前記光の両側にのみブロック
層を選択的に成長する。この選択性は成長条件の広い範
囲において成立するま ため、再現性にすぐれている。
以上、２つの気相成長の成長特性により、従来の製造方
法にくらべ高い歩留りを得ることができる。
法にくらべ高い歩留りを得ることができる。
（実施例）
図面を用いＣ本発明の詳細な説明する。
第１図は本発明に係る製造方法の一実施例を説明する半
導体レーザの工程説明図である。まず、（１００）面を
有するｎ形Ｉｎｐ基板１０の上にフォトリソグラフィー
と化学エツチングにより、（ＯｉＴ）面と平行な方向に
ストライプ状の堤を形成した（第１図１））。
導体レーザの工程説明図である。まず、（１００）面を
有するｎ形Ｉｎｐ基板１０の上にフォトリソグラフィー
と化学エツチングにより、（ＯｉＴ）面と平行な方向に
ストライプ状の堤を形成した（第１図１））。
この堤の上部の幅は半導体レーザな単一モードで発振さ
せるために３μｍ以下とした。
せるために３μｍ以下とした。
次に、前記基板上に活性層１１と、Ｐ形第１クラッド層
を気相エピタキシャル成長した（第１図（２））。
を気相エピタキシャル成長した（第１図（２））。
堤の斜面は（１１，１）Ｂ面であるため、この面上への
気相エピタキシャル成長はさまたげられ、活性層１１は
前記光の斜面で分離され堤の上部と堤の両側に形成され
る。また、前記第１クラッド層１２の成長中、前記光の
上部では、（１１１）Ｂ面よりなる前記突起１３が形成
されるため、前記突起１３上への成長は自然に停止する
。その後、前記光の両側に成長させた第１クラッド層１
２を、第１クラッド層１２が前記堤上部の活性層の両端
をおおい、かつ、前記突起１３が残るように形成した。
気相エピタキシャル成長はさまたげられ、活性層１１は
前記光の斜面で分離され堤の上部と堤の両側に形成され
る。また、前記第１クラッド層１２の成長中、前記光の
上部では、（１１１）Ｂ面よりなる前記突起１３が形成
されるため、前記突起１３上への成長は自然に停止する
。その後、前記光の両側に成長させた第１クラッド層１
２を、第１クラッド層１２が前記堤上部の活性層の両端
をおおい、かつ、前記突起１３が残るように形成した。
なお、活性層１１及び第１クラッド層には発光波長１．
３μｍのＩｎＧａｋｓＰ結晶及びＺｎドープＩｎＰ結晶
をそれぞれ用いた。次に、電流ブロック層１４を成長さ
せると、前記突起の両側にのみ自動的に気相成長し、前
記堤上部に窓が形成された（第１図（３））。
３μｍのＩｎＧａｋｓＰ結晶及びＺｎドープＩｎＰ結晶
をそれぞれ用いた。次に、電流ブロック層１４を成長さ
せると、前記突起の両側にのみ自動的に気相成長し、前
記堤上部に窓が形成された（第１図（３））。
電流ブロック層１４にはＳドープＩｎＰ結晶を用いた。
最後に、電流ブロック層１４及び第１クラッド層により
なる前記突起の上端をＺｎドープＩｎＰ第２クラッド層
１５でおおい、続いて、オーミック抵抗の低減のための
ＺｎドープＰ＋形ＩｎＧａＡｓＰキャップ層１６を成長
した（第１図（４））。
なる前記突起の上端をＺｎドープＩｎＰ第２クラッド層
１５でおおい、続いて、オーミック抵抗の低減のための
ＺｎドープＰ＋形ＩｎＧａＡｓＰキャップ層１６を成長
した（第１図（４））。
本実施例では活性層の両端を第１クラッド層１２がおお
うまで第１クラッド層１２を気相成長させたが、必ずし
もおおわなくてもよい。これは活性層側面での電流リー
クをより劣詳、するためには、導電率のより低いＰ形エ
ピタキシャル層を側面に配することがよりよいためであ
る。
うまで第１クラッド層１２を気相成長させたが、必ずし
もおおわなくてもよい。これは活性層側面での電流リー
クをより劣詳、するためには、導電率のより低いＰ形エ
ピタキシャル層を側面に配することがよりよいためであ
る。
上記エピタキシャル成長（第１図（２）〜（４））には
ハイドライドＶＰＭ炉を用いた。また、成長条件は成長
温度６９０℃、 ＩｎＣｔ３．８ＳＣＣＭ、Ｇａ（、：
ｔＯ，２ＳＣＣＭ。
ハイドライドＶＰＭ炉を用いた。また、成長条件は成長
温度６９０℃、 ＩｎＣｔ３．８ＳＣＣＭ、Ｇａ（、：
ｔＯ，２ＳＣＣＭ。
ＰＨｓ ３．３ ＳＣＣＭ、ＡｓＨ３１，７ＳＣＣＭを
用いた。
用いた。
上記気相エピタキシャル工程では再現性も尚く、かつ、
均一性も高い。したがって、このような方法によって製
作された半導体レーザの特性は従来の１／２〜１／３の
低いばらつきと８０チ以上の高い歩留りを示した。
均一性も高い。したがって、このような方法によって製
作された半導体レーザの特性は従来の１／２〜１／３の
低いばらつきと８０チ以上の高い歩留りを示した。
上記実施例では活性層に１．３μｍで発光するＩ ｎ
ＧａＡｓＰ結晶を用いたが、この混晶組成は１．１μｍ
から１．６５μｍのどの波長にも設定可能である。
ＧａＡｓＰ結晶を用いたが、この混晶組成は１．１μｍ
から１．６５μｍのどの波長にも設定可能である。
上記実施例の成長条件は成長温度５００〜７５０℃の範
囲で可能であり、また、材料ガス濃度も００１〜１０％
の広い範囲に設定可能である。
囲で可能であり、また、材料ガス濃度も００１〜１０％
の広い範囲に設定可能である。
上記実施例ではＩｎＧａＡ、ｓＰ／ ＩｎＰ系の材料を
用いたが、（１１１）Ｂ面へ成長しない成長法、たとえ
ば、ハイドライドＶ’ＰＢ法、狗挽”’ｒイドＶＰＢ法
及（力 び減圧（〜１０Ｔｏｒｒ ）ＭＯ−ＣＶＤ法、等を用イ
テ成長できる材料であればどのような材料でも使用可能
である。
用いたが、（１１１）Ｂ面へ成長しない成長法、たとえ
ば、ハイドライドＶ’ＰＢ法、狗挽”’ｒイドＶＰＢ法
及（力 び減圧（〜１０Ｔｏｒｒ ）ＭＯ−ＣＶＤ法、等を用イ
テ成長できる材料であればどのような材料でも使用可能
である。
（発明の効果）
本発明による半導体レーザの製造方法は気相成長の均一
性と、成長条件の広い範囲で成立する選択成長特性を利
用しているため、ストライプ牧場の形状のばらつきの影
響をうけに＜＜、また、成長条件のばらつきによる変化
も微かである。したがって、活性層厚は±０．１μｍの
精度で制御でき、かつ、高い再現性を得た。その結果、
大変高い歩留りを得ることが出来た。
性と、成長条件の広い範囲で成立する選択成長特性を利
用しているため、ストライプ牧場の形状のばらつきの影
響をうけに＜＜、また、成長条件のばらつきによる変化
も微かである。したがって、活性層厚は±０．１μｍの
精度で制御でき、かつ、高い再現性を得た。その結果、
大変高い歩留りを得ることが出来た。
第１図は本発明の一実施例を説明する半導体レーザの製
造工程説明図である。
造工程説明図である。
Claims (1)
- 表面が（１００）面の半導体基板上に（ＯＩＴ）方向と
平行な方向にストライプ状堤を形成する工程と、この堤
を形成した基板上に活性層と、基板と逆導電形の第１ク
ラッド層を形成し、しかる後に前記基板と同導電形の電
流ブロック層を前記堤の両側に選択的に形成し、続いて
、前記堤と前記電流ブロック層上に前記基板と逆導電形
の第２クラッド層を形成する気相エピタキシャル成長工
程とを備えていることを特徴とする半導体レーザの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8931286A JPS62245691A (ja) | 1986-04-17 | 1986-04-17 | 半導体レ−ザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8931286A JPS62245691A (ja) | 1986-04-17 | 1986-04-17 | 半導体レ−ザの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62245691A true JPS62245691A (ja) | 1987-10-26 |
Family
ID=13967148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8931286A Pending JPS62245691A (ja) | 1986-04-17 | 1986-04-17 | 半導体レ−ザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62245691A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6425590A (en) * | 1987-07-22 | 1989-01-27 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor laser |
| JPH01501586A (ja) * | 1986-09-22 | 1989-06-01 | ブリテツシユ・テレコミユニケイシヨンズ・パブリツク・リミテツド・カンパニー | 半導体構造およびその製造方法 |
| JPH0265288A (ja) * | 1988-08-31 | 1990-03-05 | Sony Corp | 半導体レーザ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6046087A (ja) * | 1983-08-24 | 1985-03-12 | Nec Corp | 分布ブラッグ反射型半導体レ−ザ |
| JPS60158688A (ja) * | 1984-01-27 | 1985-08-20 | Matsushita Electric Ind Co Ltd | 半導体レ−ザ |
-
1986
- 1986-04-17 JP JP8931286A patent/JPS62245691A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6046087A (ja) * | 1983-08-24 | 1985-03-12 | Nec Corp | 分布ブラッグ反射型半導体レ−ザ |
| JPS60158688A (ja) * | 1984-01-27 | 1985-08-20 | Matsushita Electric Ind Co Ltd | 半導体レ−ザ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01501586A (ja) * | 1986-09-22 | 1989-06-01 | ブリテツシユ・テレコミユニケイシヨンズ・パブリツク・リミテツド・カンパニー | 半導体構造およびその製造方法 |
| JPS6425590A (en) * | 1987-07-22 | 1989-01-27 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor laser |
| JPH0265288A (ja) * | 1988-08-31 | 1990-03-05 | Sony Corp | 半導体レーザ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2547001B2 (ja) | 半導体構造の製造方法 | |
| JPS6318877B2 (ja) | ||
| JPS62245691A (ja) | 半導体レ−ザの製造方法 | |
| JPH05327112A (ja) | 半導体レーザの製造方法 | |
| JPS6349396B2 (ja) | ||
| JP3038424B2 (ja) | 埋め込み構造半導体レーザとその製造方法 | |
| JPS63124484A (ja) | 半導体レ−ザ素子 | |
| JPS6021586A (ja) | 化合物半導体装置 | |
| JPS5834988A (ja) | 半導体レ−ザの製造方法 | |
| JPH0437597B2 (ja) | ||
| JPH01304793A (ja) | 半導体レーザ装置の製造方法 | |
| JPH0214591A (ja) | 埋め込み型半導体レーザ素子 | |
| JPS5925217A (ja) | 半導体装置の製法 | |
| JPH0373584A (ja) | 半導体レーザ装置 | |
| JP2736382B2 (ja) | 埋め込み型半導体レーザおよびその製造方法 | |
| JPH06177487A (ja) | 高抵抗埋込層の製造方法 | |
| JPS6361793B2 (ja) | ||
| JP3787792B2 (ja) | 半導体装置の製造方法 | |
| JPS6237835B2 (ja) | ||
| JP2547459B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JPS6370474A (ja) | 半導体レ−ザ素子の製造方法 | |
| JPH027489A (ja) | 半導体レーザ | |
| JPH0936475A (ja) | リッジウェイブガイド半導体レーザの製造方法 | |
| JPS63169786A (ja) | 半導体レ−ザ装置 | |
| JPH0334485A (ja) | 半導体レーザおよびその製造方法 |