JPS6349396B2 - - Google Patents

Info

Publication number
JPS6349396B2
JPS6349396B2 JP17537283A JP17537283A JPS6349396B2 JP S6349396 B2 JPS6349396 B2 JP S6349396B2 JP 17537283 A JP17537283 A JP 17537283A JP 17537283 A JP17537283 A JP 17537283A JP S6349396 B2 JPS6349396 B2 JP S6349396B2
Authority
JP
Japan
Prior art keywords
type
layer
cladding layer
current blocking
type cladding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP17537283A
Other languages
English (en)
Other versions
JPS6066892A (ja
Inventor
Naoto Mogi
Yukio Watanabe
Naohiro Shimada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP17537283A priority Critical patent/JPS6066892A/ja
Publication of JPS6066892A publication Critical patent/JPS6066892A/ja
Publication of JPS6349396B2 publication Critical patent/JPS6349396B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223Buried stripe structure
    • H01S5/2231Buried stripe structure with inner confining structure only between the active layer and the upper electrode

Landscapes

  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、屈折率導波路構造を有する半導体レ
ーザ装置及びその製造方法に関する。
〔発明の技術的背景とその問題点〕
デイジタル・オーデイオ・デイスク(DAD)、
ビデオ・デイスク、ドキユメント・フアイル等の
光デイスク装置や光通信用光源として半導体レー
ザの応用が開けるにつれ、半導体レーザの量産化
技術が必要となつている。従来、半導体レーザ用
の薄膜多層ヘテロ接合結晶製作技術としては、ス
ライデイング・ボート方式による液相エピタキシ
ヤル成長法(LPE法)が用いられているが、
LPE法ではウエハ面積の大型化に限度がある。
このため、大面積で均一性及び制御性に優れた有
機金属気相成長法(MOCVD法)や分子線エピ
タキシー法(MBE法)等の結晶成長技術が注目
されている。
MOCVD法の特徴を生かした作り付け導波路
レーザと言えるものに、(アプライド・フイジツ
クスレター誌、第27号3号262頁、1980年)に発
表された第1図に示す如き半導体レーザがある。
なお、図中1はN−GaAs基板、2はN−
GaAlAsクラツド層、3はGaAlAs活性層、4は
P−GaAlAsクラツド層、5はN−GaAs電流阻
止層、6はP−GaAlAs被覆層、7はP−GaAs
コンタクト層、8,9は金属電極を示している。
この構造においては、電流阻止層5により活性層
への電流注入がストライプ状に限定されると同時
に、活性層に導波された光が電流阻止層5及び被
覆層まで滲み出し、その結果ストライプ直下とそ
れ以外の部分とで異つた複屈折率差を生じ、これ
によりストライプ直下部分に導波されたモードが
形成されることになる。すなわち、電流阻止層5
によつて、電流狭窄による利得導波路構造と作り
付け屈折率導波路構造とが自己整合的に形成され
ることになる。そして、著者等の報告によれば、
室温パルス発振では50〔mA〕程度とかなり低い
しきい値が得られ、また単一モード発振が達成さ
れ横モードが十分良く制御されることが示されて
いる。
なお、上記構造のレーザは基板1から電流阻止
層5までの第1回目の結晶成長と、電流阻止層5
の一部をストライプ状にエツチングしたのちの被
覆層6及びコンタクト層7を形成する第2回目の
結晶成長と言う2段階の結晶成長プロセスにより
作成される。ここで、第2回目の結晶成長の開始
時点におけるクラツド層7への成長は、一旦表面
が空気中に晒されたGaAlAs面上への成長であ
る。このため、従来のLPE法では成長が難しく、
GaAlAs面上への成長が容易なMOCVD法によつ
て始めて制御性良く製作できるようになつたもの
である。
ところで、この種のレーザで作り付け導波路効
果を生じせしめるためには、前記クラツド層4の
膜厚を十分薄くし、活性層3に導波された光が電
流阻止層5まで十分に滲み出すようにする必要が
ある。このため、活性層3の厚みや活性層3とク
ラツド層4との屈折率差にも大きく依存するが、
クラツド層4の膜厚は通常のダブル・ヘテロ接合
構造の場合0.5〔μm〕以下にする必要がある。し
かしながら、クラツド層4の厚みをこのように薄
くすることは、次の点から好ましくない。
すなわち、一旦大気に晒されたクラツド層4の
表面には多数の欠陥が含まれ、第2回目の結晶成
長ではこうした欠陥を取り込んだ形で成長が進め
られる。このような欠陥の影響が生じないように
するためには、活性層から上記欠陥の存在する結
晶表面までの距離を十分大きくする必要がある。
しかし、クラツド層4の膜厚が薄いと上記距離は
極めて短いものとなり、その結果得られるレーザ
の信頼性が低下する。
一方、前記電流阻止層5にはエツチングによつ
て溝を設ける必要があるが、このとき溝の深さを
電流阻止層5とクラツド層4との界面に厳しく制
御しなければならない。溝が深くなるのはクラツ
ド層4がより薄くなるので前記した理由から好ま
しくなく、また浅すぎる場合P型クラツド層4上
にn型層が残り溝部にPNPN接合が形成される
ことになり好ましくない。ウエハ表面の不均一性
を考慮すると、少なくとも0.1〔μm〕以上深めに
溝をエツチングする必要があり、結果として溝部
直下のクラツド層4の膜厚が0.4〔μm〕以下と薄
くならざるを得ない。つまり、レーザの信頼性が
益々低下することになる。
〔発明の目的〕
本発明の目的は、活性層と電流阻止層との間の
クラツド層を十分厚くしても、作り付け導波路効
果を生じせしめることができ、電流狭窄と作り付
け導波路構造とが自己整合的に形成される信頼性
の高い半導体レーザ装置を提供することにある。
また、本発明の他の目的は上記構造の半導体レ
ーザを製造する方法を提供することにある。
〔発明の概要〕
本発明の骨子は、P型クラツド層の不純物濃度
の制御により作り付け導波路効果を持たせること
にある。
すなわち本発明は、N型化合物半導体基板と、
この基板上にN型クラツド層、活性層及びP型ク
ラツド層を順次成長して形成されたダブルヘテロ
接合部と、上記P型クラツド層上に成長形成され
た、かつこのクラツド層に至る深さまでストライ
プ状の溝部が形成されたN型電流阻止層と、上記
溝部を含み上記電流阻止層上に成長形成されたP
型被覆層とを具備した半導体レーザ装置におい
て、前記P型クラツド層を前記ストライプ状溝部
下でそのP型不純物濃度が他の部位より低濃度と
なるように形成したものである。
また本発明は、上記構造の半導体レーザを製造
するに際し、N型化合物半導体基板上にN型クラ
ツド層、活性層及びP型クラツド層を順次成長し
てダブルヘテロ接合部を形成し、さらにP型クラ
ツド層上にN型電流阻止層を成長形成し、次いで
上記電流阻止層を前記P型クラツド層に至るまで
選択エツチングしてストライプ状の溝部を形成
し、次いでAs圧雰囲気下で高温処理することに
より上記ストライプ状溝部下のP型クラツド層の
P型不純物濃度を低下せしめ、しかるのち上記溝
部を含み前記電流阻止層上にP型被覆層を成長形
成するようにした方法である。
〔発明の効果〕
本発明によれば、P型クラツド層のストライプ
状溝部下の部分を他の部分より低濃度P型層とし
ているので、P型クラツド層のストライプ状溝部
下が他の部分よりも大きな屈折率を有することに
なる。このため、作り付け導波路効果を持たせる
ために活性層に導波された光を電流阻止層まで滲
み出させる必要はない。すなわち、活性層に導波
された光は、活性層に隣接するP型クラツド層中
に不純物濃度差によつて生じた屈折率差を感じ、
接合面と水平方向についてもP型不純物濃度の低
いストライプ直下の領域に導波されることにな
る。したがつて、P型クラツド層の厚みを十分厚
くしても作り付け導波路効果を生じせしめること
ができる。このため、活性層と結晶成長表面との
距離を十分大きくすることができ、半導体レーザ
の信頼性向上をはかり得る。また、N型電流阻止
層のストライプ状溝部形成プロセスが極めて容易
となり、素子製造歩留りが向上する等の利点もあ
る。
なお、P型クラツド層の不純物濃度を変えるこ
とによる屈折率差の発生及び、上記不純物濃度を
ストライプ状溝部下で低濃度にできる理由は以下
に説明する通りである。
P型キヤリア濃度と屈折率との関係はGaAsに
ついては詳しく調べられているが、GaAlAs結晶
については明らかでない。しかしながら、GaAs
とGaAlAsについては、P型不純物が関係すると
ころの価電子帯構造は類似しているため、
GaAlAsのP型キヤリア濃度と屈折率との関係は
GaAsにおける関係から容易に類推することがで
きる。D.D.Sell、H.C.Casey、Jr.、及びK.W.
Wechtらによるジヤーナル・オブ・アプライドフ
イジツクス訳第45巻2650頁、1974年によればP型
GaAs層の屈折率はキヤリア濃度が2×1018〔cm
-3〕以上となると急激に低下することが知られて
いる。このキヤリア濃度領域では、キヤリア濃度
が倍変化すると、−0.01以上の屈折率差が生じる
ことがわかる。P型GaAs層のP型キヤリア濃度
が2×1018〔cm-3〕以下の領域では屈折率変化は
少ないことがわかつている。P型GaAlAs結晶の
場合、P型GaAsの場合にくらべるとP型不純物
の束縛エネルギーが大きくなるため、活性化され
る不純物の割合が小さくなり、P型不純物濃度に
比し、キヤリア濃度は著しく小さくなる。例え
ば、P−Ga0.55Al0.45AsとP−GaAsの場合、同じ
キヤリア濃度でも、P型不純物濃度は数倍P−
Ga0.55Al0.45As層の方が高くなる。このため、P
型GaAlAs層の場合、P型キヤリア濃度が増加す
ることによる屈折率の低下は、P型GaAsの場合
にくらべて低いキヤリア濃度で起こることが予想
される。
一方、接合面に水平方向の横モードを制御する
のに必要な屈折率差はおおよそ10-3以上であるこ
とが知られている。したがつて以上のようなP型
キヤリア濃度に対する屈折率の依存性があるため
に、P型不純物が1018〔cm-3〕程度ドープされて
いるGaAlAs層の場合には、キヤリア濃度の1/10
程度の変化によつても充分に接合面に水平方向の
横モード制御が行われることがわかる。
P型GaAlAsクラツド層の低不純物濃度領域の
形成には、高温中での熱処理により、P型不純物
が気相中に蒸発する現象を用いる。GaAlAs結晶
の場合、良く用いられるP型不純物であるZnは
気相中での蒸気圧が高いため、Zn圧を加えない
条件で高温熱処理するとZnが蒸発して失われる。
但し、GaAlAsの場合には、Asが同様に蒸発しや
すいため、As圧雰囲気化で高温熱処理すること
が必要となる。Znの場合、GaAlAs結晶中のZn
の拡散速度は充分速いため、固相中のZnの蒸発
は極めて効果的に行われる。したがつて本発明の
場合のように、N型電流阻止層がエツチング除去
され、P型クラツド層が結晶表面にさらされてい
る場合には適当な高温処理を行うことにより、結
晶表面からP型不純物が蒸発してなくなり、結晶
中のP型不純物濃度は著しく低下することにな
る。一方、N型電流阻止層が表面を覆つているP
型クラツド層表面では、クラツド層界面を通して
の不純物の拡散は、気相中への拡散にくらべては
るかに遅くなる(すなわち、気相側のP型不純物
濃度は非常に低くなる)ために、P型クラツド層
のP型不純物濃度の低下は小さいままにとどまる
ことになる。P型Ga0.55Al0.45Asクラツド層の場
合には、750〔℃〕、1時間程度の熱処理により、
2×1018〔cm-3〕のキヤリア濃度を1×1018〔cm-3
以下にすることができた。これはつくりつけ導波
路効果を生じせしめるのに必要な屈折率差を与え
るキヤリア濃度差として充分な値である。
P型不純物低濃度領域は温度、熱処理時間を適
当に選ぶことにより、充分大きく形成することが
できる。P型Ga0.55Al0.45Asをクラツド層とした
場合、厚みを1μmとしても上記熱処理条件によ
り、低P型不純物低濃度領域を形成し、屈折率導
波路構造を実現できることが確かめられた。通常
MOCLD法でN型不純物として用いられるS、
Se、Si等は結晶成長温度においても固体中を拡
散することは殆んどない。したがつて、このクラ
ツド層中の不純物濃度を再現性良く制御すること
ができる。
〔発明の実施例〕
第2図は本発明の一実施例に係わる半導体レー
ザの概略構造を示す断面図である。図中11はN
−GaAs基板、12はN−Ga0.55Al0.45Asクラツド
層、13はGa0.85Al0.15As活性層、14はP−
Ga0.55Al0.45Asクラツド層、15はN−GaAs電流
阻止層、16はP−GaAs被覆層(コンタクト
層)、17,18は金属電極層をそれぞれ示して
いる。
上記構造のレーザは第3図a〜dに示す工程に
よつて実現される。まず、第3図aに示す如く面
方位(100)のN−GaAs基板11(Siドープ2
×1018cm-3)上に厚さ2〔μm〕のN−Ga0.55
Al0.45Asクラツド層12(Seドープ2×1017cm
-3)、厚さ0.1〔μm〕のアンドープGa0.85Al0.15As
活性層13、厚さ1〔μm〕のP−Ga0.55Al0.45As
クラツド層14(Znドープ2×1018cm-3)及び厚
さ1〔μm〕のN−GaAs電流阻止層15(Seド
ープ5×1018cm-3)を順次成長形成した。その第
1回目の結晶成長にはMOCVD法を用い、成長
条件は基板温度750〔℃〕、/=20、キヤリア
ガス(H2)の流量〜10〔/min〕、原料はトリ
メチルガリウム(TMG:(CH)3Ga)、トリメチ
ルアルミニウム(TMA:(CH33Al)、アルミン
(AsH3)、pドーパント:ジエチル亜鉛(DEZ:
(C2H52Zn)、nドーパント:セレン化水素
(H2Se)で、成長速度は0.25〔μm/min〕であつ
た。なお、第1回目の結晶成長では必ずしもMO
−CVD法を用いる必要はないが、大面積で均一
性の良い結晶成長が可能なMO−CVD法を用い
ることは、量産化を考えた場合LPE法に比べて
有利である。
次に、第3図bに示す如く電流阻止層15上に
フオトレジスト21を塗布し、該レジスト21に
幅3〔μm〕のストライプ状窓を形成し、これを
マスクとして電流阻止層15を選択エツチング
し、ストライプ状の溝部22を形成した。次い
で、レジスト21を除去し表面洗浄処理を施した
のち、第2回目の結晶成長に先立ち750〔℃〕で1
時間As圧を加えた条件下で試料を高温熱処理し
た。これによりP型クラツド層14中にドープさ
れたZnは一部気相中に蒸発する。そして、P型
クラツド層14のストライプ直下に位置する部分
には、第3図cに示す如くP型不純物濃度が他の
部分より低い領域(P-層)23が形成される。
その後、この高温熱処理に引き続いて第2回目の
結晶成長をMOCVD法で行つた。すなわち、第
3図dに示す如く全面に厚さ3〔μm〕のP−
GaAs被覆層(Znドープ3×108cm-3)16を成
長形成した。
これ以降は、通常の電極付け工程によりコンタ
クト層16上にCu−Ar電極層17を、基板11
下面にAu−Ge電極18を被着して前記第2図に
示す構造を得た。かくして得られた試料を、へき
開により共振器長250〔μm〕のフアブリペロー型
レーザに切り出した素子の特性は、しきい値電流
40〔mA〕と低く、微分・量子効率も70〔%〕と良
好であつた。また、レーザ端面より放射されたレ
ーザ光ビームの接合面に水平方向、垂直方向のビ
ームウエストの差は5〔μm〕以下と小さく、ス
トライプ部分に良くモードが導波されているのが
確認できた。
なお、本発明は上述した実施例に限定されるも
のではない。例えば、前記N型電流阻止層として
N−GaAsの代りにN−GaAlAs層を用いてもよ
く、またN型層を含む2層若しくは多層構造とし
てもよい。さらに、活性層を含むダブルヘテロ接
合構造は、対称3層構造に限らず、非対称や3層
以上の多層構造にしてもよい。また、P型不純物
としてはZnのみならず、高温での熱拡散により
注入することができる不純物種であれば、拡散に
よる注入の逆プロセスとして本発明に適用できる
のは勿論のことである。さらに、構成材料として
はGaAlAsに限るものではなく、InGaAsPや
GaAlInP等の化合物半導体材料を用いてもよい。
また、結晶成長法としてはMO−CVD法の代り
にMBE法を用いることも可能である。その他、
本発明の要旨を逸脱しない範囲で、種種変形して
実施することができる。
【図面の簡単な説明】
第1図は従来の半導体レーザの概略構造を示す
断面図、第2図は本発明の一実施例に係わる半導
体レーザの概略構造を示す断面図、第3図a〜d
は上記実施例レーザの製造工程を示す断面図であ
る。 11……N−GaAs基板、12……N−Ga0.55
Al0.45Asクラツド層、13……アンドープGa0.85
Al0.15As活性層、14……P−Ga0.55Al0.45Asク
ラツド層、15……N−GaAs電流阻止層、16
……P−GaAs被覆層(コンタクト層)、17,
18……金属電極層、22……ストライプ状溝
部、23……低濃度P型不純物領域(P-層)。

Claims (1)

  1. 【特許請求の範囲】 1 化合物半導体材料からなり、ダブルヘテロ接
    合構造を有する半導体レーザ装置において、N型
    半導体基板と、活性層をN型クラツド層及びP型
    クラツド層で挾んでなり上記基板上に成長形成さ
    れたダブルヘテロ接合部と、上記P型クラツド層
    上に成長形成され、かつこのクラツド層まで至る
    ストライプ状の溝部が形成されたN型電流阻止層
    と、上記溝部を含み上記電流阻止層上に成長形成
    されたP型被覆層とを具備し、前記P型クラツド
    層は前記ストライプ状溝部下でそのP型不純物濃
    度が他の部位より低濃度に形成されていることを
    特徴とする半導体レーザ装置。 2 化合物半導体材料からなり、ダブルヘテロ接
    合構造を有する半導体レーザ装置の製造方法にお
    いて、N型半導体基板上にN型クラツド層、活性
    層及びP型クラツド層を順次成長してダブルヘテ
    ロ接合を形成する工程と、上記P型クラツド層上
    にN型電流阻止層を成長形成する工程と、次いで
    上記N型電流阻止層を前記P型クラツド層に至る
    まで選択エツチングしてストライプ状の溝部を形
    成する工程と、次いでAs圧雰囲気下で高温熱処
    理し、上記ストライプ状溝部下のP型クラツド層
    のP型不純物濃度を低下せしめる工程と、しかる
    のち上記溝部を含み前記電流阻止層上にP型被覆
    層を成長形成する工程とを具備したことを特徴と
    する半導体レーザ装置の製造方法。 3 前記P型被覆層を成長形成する工程として、
    MO−CVD法を用いることを特徴とする特許請
    求の範囲第2項記載の半導体レーザ装置の製造方
    法。
JP17537283A 1983-09-22 1983-09-22 半導体レ−ザ装置及びその製造方法 Granted JPS6066892A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17537283A JPS6066892A (ja) 1983-09-22 1983-09-22 半導体レ−ザ装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17537283A JPS6066892A (ja) 1983-09-22 1983-09-22 半導体レ−ザ装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPS6066892A JPS6066892A (ja) 1985-04-17
JPS6349396B2 true JPS6349396B2 (ja) 1988-10-04

Family

ID=15994941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17537283A Granted JPS6066892A (ja) 1983-09-22 1983-09-22 半導体レ−ザ装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPS6066892A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06101433B2 (ja) * 1985-04-22 1994-12-12 日本電気株式会社 半導体素子の製造方法
JPH029502Y2 (ja) * 1985-06-07 1990-03-08
US4877382A (en) * 1986-08-22 1989-10-31 Copeland Corporation Scroll-type machine with axially compliant mounting
US5219281A (en) * 1986-08-22 1993-06-15 Copeland Corporation Fluid compressor with liquid separating baffle overlying the inlet port
US5141407A (en) * 1990-10-01 1992-08-25 Copeland Corporation Scroll machine with overheating protection
US5707210A (en) * 1995-10-13 1998-01-13 Copeland Corporation Scroll machine with overheating protection

Also Published As

Publication number Publication date
JPS6066892A (ja) 1985-04-17

Similar Documents

Publication Publication Date Title
JPS6014482A (ja) 半導体レ−ザ装置
JPS6343387A (ja) 半導体レ−ザ装置及びその製造方法
JPS6349396B2 (ja)
JPH067618B2 (ja) 半導体レ−ザ装置
JPH021386B2 (ja)
JPH05327112A (ja) 半導体レーザの製造方法
KR970011146B1 (ko) 반도체 레이저 다이오드 제조방법
JPS6352479B2 (ja)
JPS603178A (ja) 半導体レ−ザ装置
JPS63178574A (ja) 半導体レ−ザ装置の製造方法
JPH07254750A (ja) 半導体レーザ
JPS6180881A (ja) 半導体レ−ザ装置
JP2642403B2 (ja) 半導体レーザの製造方法
JPS60261184A (ja) 半導体レ−ザ装置およびその製造方法
JPS60137088A (ja) 半導体レ−ザ装置
JPS6077482A (ja) 半導体レ−ザの製造方法
US4358850A (en) Terraced substrate semiconductor laser
JPH0542150B2 (ja)
JPS621290A (ja) ヘテロ接合型半導体レ−ザ
JPH0449792B2 (ja)
JPH04345079A (ja) 半導体レーザ装置およびその製造方法
JPH0766992B2 (ja) AlGaInP系半導体レーザとその製造方法
JP2547459B2 (ja) 半導体レーザ素子及びその製造方法
JPH04130692A (ja) 半導体レーザ装置とその製造方法
JPS61187388A (ja) 半導体レ−ザの製造方法